CN110634882A - 半导体装置和用于制造该半导体装置的方法 - Google Patents

半导体装置和用于制造该半导体装置的方法 Download PDF

Info

Publication number
CN110634882A
CN110634882A CN201910556232.8A CN201910556232A CN110634882A CN 110634882 A CN110634882 A CN 110634882A CN 201910556232 A CN201910556232 A CN 201910556232A CN 110634882 A CN110634882 A CN 110634882A
Authority
CN
China
Prior art keywords
film
metal oxide
semiconductor device
pattern
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910556232.8A
Other languages
English (en)
Inventor
郑在景
宋润洽
崔畅桓
薛玹珠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110634882A publication Critical patent/CN110634882A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor

Abstract

提供一种半导体装置和用于制造该半导体装置的方法。所述半导体装置包括：基底；堆叠结构，包括交替地堆叠在基底上的栅极图案和层间绝缘膜；绝缘柱，在堆叠结构内沿基底的厚度方向延伸；多晶金属氧化物膜，在绝缘柱与堆叠结构之间沿绝缘柱的侧壁延伸；具有过渡金属的衬膜，在绝缘柱与多晶金属氧化物膜之间；以及隧道绝缘膜、电荷存储膜和阻挡绝缘膜，按次序设置在多晶金属氧化物膜与栅极图案之间。

Description

半导体装置和用于制造该半导体装置的方法
于2018年6月25日在韩国知识产权局提交的名称为“包括过渡金属诱导的多晶金属氧化物沟道层的薄膜晶体管和垂直非易失性存储器装置”的第10-2018-0072751号韩国专利申请通过引用全部包含于此。
技术领域
实施例涉及一种包括过渡金属诱导的多晶金属氧化物沟道层的薄膜晶体管和垂直非易失性存储器装置。
背景技术
氧化物半导体可以用作晶体管的沟道层。然而，需要形成氧化物半导体方面的进展。
发明内容
实施例涉及一种半导体装置，所述半导体装置包括：基底；堆叠结构，包括交替地堆叠在基底上的栅极图案和层间绝缘膜；绝缘柱，在堆叠结构内沿基底的厚度方向延伸；多晶金属氧化物膜，在绝缘柱与堆叠结构之间沿绝缘柱的侧壁延伸；具有过渡金属的衬(liner)膜，在绝缘柱与多晶金属氧化物膜之间；以及隧道绝缘膜、电荷存储膜和阻挡绝缘膜，按次序设置在多晶金属氧化物膜和栅极图案之间。
实施例还涉及一种半导体装置，所述半导体装置包括：基底；包括过渡金属的衬图案，位于基底上；多晶金属氧化物图案，位于衬图案上；绝缘膜，沿衬图案的侧壁、多晶金属氧化物图案的侧壁和多晶金属氧化物图案的上表面延伸；以及栅电极，设置在绝缘膜上。
实施例还涉及一种半导体装置，所述半导体装置包括：过渡金属氮氧化物膜；导电图案，位于过渡金属氮氧化物膜上；以及金属氧化物膜，位于过渡金属氮氧化物膜与导电图案之间。
实施例还涉及一种半导体装置，所述半导体装置包括：第一导电图案，在基底上沿第一方向延伸；金属氧化物膜，沿基底的厚度方向延伸并且包括彼此相对的第一端和第二端，金属氧化物膜的第一端连接到第一导电图案；绝缘膜，沿金属氧化物膜的第一侧壁延伸；衬膜，沿金属氧化物膜的与第一侧壁相对的第二侧壁延伸并且具有过渡金属；栅极图案，与基底分隔开并在绝缘膜上；以及第二导电图案，在金属氧化物膜上连接到金属氧化物膜的第二端。
实施例还涉及一种用于制造半导体装置的方法，所述方法包括以下步骤：在基底上顺序地形成衬膜和金属氧化物膜，衬膜包括过渡金属并且与金属氧化物膜接触；通过使衬膜和金属氧化物膜图案化在基底上形成衬图案和金属氧化物图案；形成沿衬图案的侧壁、金属氧化物图案的侧壁和金属氧化物图案的上表面延伸的绝缘膜；以及在绝缘膜上形成栅电极。
附图说明
通过参照附图详细地描述示例实施例，特征对于本领域普通技术人员将变得明显，在附图中：
图1A示出了根据示例实施例的薄膜晶体管的布局图，图1B是沿线I-I'截取的剖视图；
图2示出了根据示例实施例的制造薄膜晶体管的方法中的阶段的剖视图；
图3A和图3B示出了根据示例实施例的制造薄膜晶体管的方法中的阶段的剖视图；
图4A至图4F示出了根据示例实施例的制造垂直NAND闪存(flash memory，或称为“快闪存储器”)装置的方法中的阶段的剖视图；
图5A至图5D示出了根据示例实施例的制造垂直NAND闪存装置的方法中的阶段的剖视图；
图6A是示出了关于根据示例1至示例4的TFT的Ta/IGZO/SiO2/Si堆叠部分以及根据对比示例1和对比示例2的TFT的IGZO/SiO2/Si堆叠部分的X射线衍射(XRD)图谱，图6B示出了关于根据示例5至示例8的TFT的Ta/IGZO/SiO2/Si堆叠部分以及根据对比示例3和对比示例4的TFT的IGZO/SiO2/Si堆叠部分的XRD图谱；
图7A、图7B和图7C示出了关于根据示例1至示例3形成的TaOx/IGZO/SiO2/Si堆叠体的剖面的透射电子显微镜(TEM)图像和选区电子衍射(SAED)图案；
图8A和图8B示出了关于根据示例1和示例2形成的TFT的TaOx/IGZO/SiO2/Si堆叠体在深度方向上的原子组成分布；
图9是示出了根据示例1(b)、示例2(c)和对比示例5(a)的所得材料的IGZO层内的O1s XPS图谱；
图10示意性地示出了通过Ta的IGZO的结晶；以及
图11示出了根据示例1至示例3和对比示例5的TFT的输出特性(IDS-VDS)。
具体实施方式
图1A是根据示例实施例的薄膜晶体管的布局图，图1B是沿线I-I'截取的剖视图。
参照图1A和图1B，可以提供基底10。基底10可以是半导体、金属、玻璃或聚合物基底。栅电极20可以形成为在基底10上例如沿第一或y方向延伸。栅电极20可以通过使用Al、Cr、Cu、Ta、Ti、Mo、W或其合金来形成。栅极绝缘膜30可以形成在栅电极20上。栅极绝缘膜30可以是氧化硅膜、氮氧化硅膜、氧化铝膜、氮氧化铝膜或其组合膜。
(被图案化以例如沿第二或x方向跨越栅电极20的上部的)金属氧化物沟道层45可以形成在栅极绝缘膜30上。金属氧化物沟道层45可以为例如In-Ga氧化物层、In-Zn氧化物层或In-Ga-Zn氧化物层，并且可以在刚被沉积或被图案化时处于非晶态。金属氧化物沟道层45可以通过使用各种合适的方法来形成，并且例如可以通过使用诸如溅射的物理沉积方法或诸如化学气相沉积和原子层沉积的化学沉积方法等来形成，并且金属氧化物沟道层45还可以通过使用各种合适的方法而被图案化。金属氧化物沟道层45可以形成为例如第三或z方向上几nm至数十nm(例如10nm至50nm，例如10nm至30nm)的厚度。
例如，可以通过使用In源、氧化剂和Ga源和/或Zn源来执行通过使用原子层沉积形成金属氧化物沟道层45。例如，可以使用三甲基铟(In(CH3)3；TMIn)等作为In源，可以使用三甲基镓(Ga(CH3)3；TMGa)等作为Ga源，可以使用二乙基锌(Zn(C2H5)2；DEZ)、二甲基锌(Zn(CH3)2；DMZ)等作为Zn源。此外，例如，可以使用氧(O2)、臭氧(O3)、水气(H2O)、N2O、CO2等中的至少一种作为氧化剂。当金属氧化物沟道层45为In-Ga-Zn氧化物(IGZO)时，与In、Ga和Zn的总原子数相比，In的原子数可以为约20at％至80at％，例如约30at％至70at％。在该范围内，In-Ga-Zn氧化物(IGZO)在沉积之后的退火工艺期间可以表现出半导电性，下面将描述。例如，In:Ga:Zn的原子比可以为1:1:1或2:2:1。
可以通过在金属氧化物沟道层45的两侧的端部上形成源电极50S和漏电极50D而使金属氧化物沟道层45的位于源电极50S与漏电极50D之间的一部分表面(更具体地，金属氧化物沟道层45的与栅电极20叠置的区域)暴露。源电极50S和漏电极50D可以通过使用诸如铝(Al)、钕(Nd)、银(Ag)、铬(Cr)、钛(Ti)、钽(Ta)和钼(Mo)的至少一种金属或包括上述材料的合金，或者诸如氧化铟锡(ITO)的金属氧化物导电膜来形成。
可以对形成有源电极50S/漏电极50D的基底进行沉积后退火。例如，在上述沉积之后，可以在空气气氛中并且在约300℃至500℃(例如，约350℃至450℃)的温度下执行退火。在这种情况下，金属氧化物沟道层45的导电性可以从接近绝缘的状态增强到半导电，同时，可以在源电极50S/漏电极50D与金属氧化物沟道层45之间形成欧姆接触。
图案化的过渡金属层60可以例如直接形成在暴露于源电极50S与漏电极50D之间的金属氧化物沟道层45上。过渡金属层60可包括过渡金属，所述过渡金属具有与金属氧化物沟道层45内包含的金属相比更大的氧化倾向。例如，过渡金属层60可以是Ta层、Ti层或Mo层。又例如，过渡金属层60可以是包括少量氮(例如，含氮量可为5at％至35at％)且富含过渡金属的过渡金属氮化物膜。例如，过渡金属层60可以是富含Ti的TiN层、富含Ta的TaN层或富含Mo的MoN层。
例如，当金属氧化物沟道层45为In-Ga-Zn氧化物(IGZO)并且过渡金属层60中包含的过渡金属为Ta时，用于形成Ta2O5(其是Ta氧化物的示例)的吉布斯自由能(ΔGf)可以低于用于形成In2O3(其是In氧化物的示例)、Ga2O3(其是Ga氧化物的示例)、ZnO(其是Zn氧化物的示例)的每个吉布斯自由能。因此，Ta的氧化倾向大于In、Ga和Zn的氧化倾向。这里，用于形成In2O3、Ga2O3、ZnO和Ta2O5的吉布斯自由能分别为-830.7kJ/mol、-998.3kJ/mol、-348.1kJ/mol和-1911.2kJ/mol。
过渡金属层60可以形成为例如在垂直于基底10的上表面的第三或z方向上例如5nm至50nm的厚度(例如，20nm至30nm)的厚度。为了之后执行的金属氧化物沟道层45的均匀结晶，金属氧化物沟道层45例如在第三或z方向上的厚度与过渡金属层60例如在第三或z方向上的厚度之比可以为2:1至1:2，例如1:1至1:1.5。此外，过渡金属层60可以形成为例如在平面图中与形成在金属氧化物沟道层45下方的栅电极20叠置。例如，过渡金属层60可以形成为与栅电极20的中心或TFT的沟道区域的中心叠置。
在实施方式中，过渡金属层60可以形成为不与源电极50S/漏电极50D接触。例如，如图1A中所示，过渡金属层60可以具有例如第一或x方向上的长度L60，其比TFT的沟道长度L45(即，源电极50S/漏电极50D之间的间隔)短，过渡金属层60相对于源电极50S/漏电极50D可以基本上位于中心。可以在具有宽度W60的过渡金属层60的例如第二或y方向上的整个宽度上执行结晶(下面描述)，宽度W60在第二或y方向上可以与TFT的沟道宽度(即，金属氧化物沟道层45的宽度W45)同样宽或比其更宽。
在形成过渡金属层60之后，可以对所得材料进行结晶退火。可以在氧或氮气氛中执行结晶退火，并且可以在约150℃至500℃(例如，约200℃至400℃，例如，约250℃至400℃或约250℃至350℃)下执行结晶退火。
在不受到理论约束的情况下，相信的是，在结晶退火工艺期间，在过渡金属层60与金属氧化物沟道层45之间的界面附近与金属氧化物沟道层45内的金属原子松散地键合的氧物质(例如，填隙氧、羟基等)可以通过与过渡金属层60的金属反应以形成过渡金属氧化物(MaOx，其中Ma是过渡金属层60内的金属)而被去除或消耗。同时，当过渡金属氧化物在过渡金属层60内形成时，电子可以发射到金属氧化物沟道层45中。供应到与过渡金属层60接触的界面的金属氧化物沟道层45的电子可以被传递到金属氧化物沟道层45中的金属-氧键的反键轨道，使得界面的金属-氧键可变弱。因此，金属-氧键会断裂然后从界面重新排列。这样的重新排列可以在金属氧化物沟道层45的内部部分中传递。因此，整个金属氧化物沟道层45可以在相对较低的温度下转化为结晶的，例如，多晶的。结果，金属氧化物沟道层45内的金属-氧的晶格分数可增大，并且结晶度可增大。另一方面，金属氧化物沟道层45内的结晶度可以在与过渡金属层60接触的表面的相反表面的方向上(即，在栅极绝缘膜30的方向上)变得更低。
结晶的金属氧化物沟道层45可以转变为包括C轴的结晶晶粒的多晶金属氧化物沟道层45。例如，可以在XRD图谱中的约33°(2θ)附近观察多晶金属氧化物沟道层45，并且多晶金属氧化物沟道层45可以呈现出可识别的衍射峰(009)，衍射峰(009)表示在C轴上取向的晶面。结晶的金属氧化物沟道层45可以至少形成在与栅极绝缘膜30接触的界面的至少一部分内，使得非晶基体内的C轴上结晶的晶粒可以部分地形成为彼此隔离。因此，当结晶晶粒之间的晶界被限制或晶界不太清晰时，电荷迁移可以较少地被中断。结果，可以增强包括在C轴上结晶的金属氧化物沟道层45的装置的电特性。此外，结晶的金属氧化物沟道层45可以不显示表示(014)面和(015)面的峰，所述峰是当晶界强烈时同时会出现的、形成在XRD图谱中的衍射峰。此外，结晶的金属氧化物沟道层45可以不显示可对应于ZnO的(002)面或方铁锰矿(bixbyite)型In2O3的(400)相的峰。
当在氧气氛中执行结晶退火时，过渡金属层60可以被改性为过渡金属氧化物层(例如，Ta氧化物膜、Ti氧化物膜或Mo氧化物膜)。由于暴露于氧气氛的表面和与金属氧化物沟道层45接触的界面两者都被氧化，因此过渡金属氧化物层是绝缘材料。当在氮气氛中执行结晶退火时，过渡金属层60可以被改性为过渡金属氮氧化物层(例如，Ta氮氧化物膜、Ti氮氧化物膜或Mo氮氧化物膜)。由于过渡金属层60在与金属氧化物沟道层45接触的界面附近被氧化而在暴露于氮气氛的表面附近被氮化，因此过渡金属氮氧化物层是绝缘材料。
图2是根据示例实施例的制造薄膜晶体管的方法中的阶段的剖视图。除了下面描述的之外，根据示例实施例的薄膜晶体管的制造方法可以类似于参照图1A和图1B描述的薄膜晶体管的制造方法。
参照图2，可以形成在基底10上沿第一方向延伸的栅电极20，并且可以在栅电极20上形成栅极绝缘膜30。可以在栅极绝缘膜30上形成源电极50S和漏电极50D。可以使栅极绝缘膜30的位于源电极50S与漏电极50D之间与栅电极20叠置的至少一部分暴露，使得可以形成被暴露的栅极绝缘膜30以及覆盖源电极50S和漏电极50D的金属氧化物沟道层45。可以对形成有金属氧化物沟道层45的基底10进行沉积后退火。可以在空气气氛中并且在约300℃至500℃(例如，约350℃至450℃)的温度下执行沉积后退火。在这种情况下，金属氧化物沟道层45的导电性可以从接近绝缘的状态增强到半导电，同时，可以在源电极50S/漏电极50D与金属氧化物沟道层45之间形成欧姆接触。
然后，可以在金属氧化物沟道层45上形成过渡金属层60。然后，可以通过使过渡金属层和金属氧化物沟道层按次序图案化来形成在栅极绝缘膜30上按次序堆叠并被图案化的金属氧化物沟道层45和过渡金属层60。结果，图案化的金属氧化物沟道层45和过渡金属层60可以具有基本相同的宽度和长度。金属氧化物沟道层45可以在栅电极20的上部上跨越，并且还可以在两侧端部处分别连接到源电极50S和漏电极50D。因此，源电极50S和漏电极50D可以在金属氧化物沟道层45的两侧端部的下部上连接到图案化的金属氧化物沟道层45。
可以在过渡金属层60被沉积(被图案化或未被图案化)的状态下对所得材料进行结晶退火。在结晶退火工艺期间，金属氧化物沟道层45可以结晶，如以上参照图1A和图1B所描述的。
图3A和图3B是根据示例实施例的制造薄膜晶体管的方法中的阶段的剖视图。除了下面描述的之外，根据本示例实施例的薄膜晶体管的制造方法可以按照与参照图1A和图1B描述的薄膜晶体管的制造方法的方式类似的方式来执行。
参照图3A，可以在基底10上形成缓冲层15。缓冲层15可以是氧化硅膜、氮氧化硅膜、氮化硅膜或其复合膜。
当在缓冲层15上按次序形成过渡金属层和金属氧化物沟道层并且使金属氧化物沟道层和过渡金属层按次序图案化时，可以形成在缓冲层15上按次序堆叠并被图案化的过渡金属层60和金属氧化物沟道层45。结果，图案化的金属氧化物沟道层45和过渡金属层60可以具有彼此基本相同的宽度和长度。
可以在金属氧化物沟道层被沉积(被图案化或未被图案化)的状态下对所得材料进行结晶退火。在结晶退火工艺期间，金属氧化物沟道层45可以结晶，如以上参照图1A和图1B描述的。然而，尽管以上参照图1A和图1B描述的结晶退火工艺可以在氧或氮气氛中进行，但是根据示例实施例的结晶退火工艺可以在氧气氛中而不是在氮气氛中进行。此外，在结晶退火工艺期间，金属氧化物沟道层45的导电性可以从接近绝缘的状态增强到半导电，同时，可以通过包括在C轴上结晶的晶粒而结晶。参照图1A和图1B的上述说明提供了关于结晶退火的说明。
参照图3B，可以在金属氧化物沟道层45上形成栅极绝缘膜30。可以在栅极绝缘膜30上形成栅电极20，栅电极20跨越金属氧化物沟道层45的上部。可以在栅电极20上形成覆盖栅电极20的层间绝缘膜35。层间绝缘膜35可以是氧化硅膜、氮氧化硅膜、氮化硅膜或其复合膜。
可以在层间绝缘膜35和其下方的栅极绝缘膜30内形成分别使金属氧化物沟道层45的两侧端部暴露的接触孔，并且可以在接触孔内形成分别连接到金属氧化物沟道层45的两侧端部的源电极50S和漏电极50D。然后，可以执行退火以增强金属氧化物沟道层45与源电极50S/漏电极50D之间的欧姆接触。
图4A至图4F是根据示例实施例的制造垂直NAND闪存装置的方法中的阶段的剖视图。
参照图4A，可以在基底100上形成下绝缘膜113。可以形成其中多个控制栅极膜115和多个层间绝缘膜117交替地堆叠在下绝缘膜113上的堆叠体S。例如，可以堆叠n对控制栅极膜115和层间绝缘膜117以形成包括L1、L2……Ln的单元层的堆叠体。基底100可以包括通过掺杂有杂质而与体基底相比导电性增强的杂质区105。在一些示例实施例中，杂质区105可以被称为共源极线105。杂质区105也可被看作导电图案。
基底100可以是半导体基底，例如，单晶硅、诸如硅锗或碳化硅的IV-IV化合物、III-V化合物或II-VI化合物基底，或者形成在这些基底中的任何一种上的半导体层。控制栅极膜115可以包括半导体材料，例如掺杂的多晶硅，或者金属，例如钨、铜、铝、钽、钛、钴、氮化钛，或其合金。下绝缘膜113和层间绝缘膜117可以是氧化硅膜、氮氧化硅膜、氮化硅膜或其组合膜。
参照图4B，可以形成有开口部分H，以穿透堆叠体(即，穿透交替地堆叠的多个控制栅极膜115和多个层间绝缘膜117)和下绝缘膜113，并且开口部分H可使基底100(例如，杂质区105)暴露。
此后，随着暴露于开口部分H的侧壁的控制栅极膜115被选择性地凹陷，而可形成凹槽Ha(控制栅极图案115a在侧部上暴露于凹槽Ha，绝缘膜117、113在上部和下部上暴露于凹槽Ha)，从而形成设置在层间绝缘膜117之间的控制栅极图案115a。
参照图4C，可以在凹槽Ha的内表面和开口部分H的侧壁上共形地形成阻挡绝缘膜122。然后，可以在阻挡绝缘膜122上共形地形成电荷存储膜125，然后可以按次序对电荷存储膜125和阻挡绝缘膜122进行各向异性蚀刻。结果，可以形成共形地包覆凹槽Ha的内表面的阻挡绝缘膜122以及填充表面包覆有阻挡绝缘膜122的凹槽Ha的电荷存储膜125。阻挡绝缘膜122、电荷存储膜125和绝缘膜117、113可以暴露于开口部分H的侧壁中。根据示例实施例，阻挡绝缘膜122可以是栅极间电介质(IGD)，例如，它可以是氧化硅膜、氮氧化硅膜或具有高k介电常数的氧化铝膜。根据示例实施例，电荷存储膜125可以是由例如多晶硅形成的浮栅。
参照图4D，通过例如在包括开口部分H的侧壁表面上共形地形成隧道绝缘膜之后进行各向异性蚀刻，可以形成隧道绝缘膜133，以在开口部分H的侧壁上覆盖电荷存储膜125。在另一实施方式中，可以通过氧化在开口部分H的侧壁上暴露的电荷存储膜125来形成隧道绝缘膜133。隧道绝缘膜133可以是氧化硅膜。
可以在形成有隧道绝缘膜133的开口部分H的侧壁和共源极线105上共形地形成金属氧化物沟道层135。金属氧化物沟道层135可以是例如在刚被沉积时处于非晶态的In-Ga氧化物层、In-Zn氧化物层或In-Ga-Zn氧化物层。可以通过使用原子层沉积来形成金属氧化物沟道层135。可以通过使用原子层沉积来形成金属氧化物沟道层135，例如，通过使用In源、氧化剂和Ga源和/或Zn源形成金属氧化物沟道层135。例如，可以使用三甲基铟(In(CH3)3；TMIn)等作为In源，可以使用三甲基镓(Ga(CH3)3；TMGa)等作为Ga源，可以使用二乙基锌(Zn(C2H5)2；DEZ)、二甲基锌(Zn(CH3)2；DMZ)等作为Zn源。此外，例如，可以使用氧(O2)、臭氧(O3)、水气(H2O)、N2O、CO2等中的至少一种作为氧化剂。当金属氧化物沟道层135为In-Ga-Zn氧化物(IGZO)时，与In、Ga和Zn的总原子数相比，In的原子数可以为约20at％至80at％，例如约30at％至70at％。在该范围内，In-Ga-Zn氧化物(IGZO)在沉积之后的退火工艺期间可以提供半导电性，下面将描述。例如，In:Ga:Zn的原子比可以为1:1:1或2:2:1。
可以对形成有金属氧化物沟道层135的基底100进行沉积后退火。可以在空气气氛中并且在约300℃至500℃(例如，约350℃至450℃)的温度下执行上面描述的沉积后退火。在这种情况下，金属氧化物沟道层135的导电性可以从接近绝缘的状态增强到半导电，同时，可以在共源极线105与金属氧化物沟道层135之间形成欧姆接触。
可以在金属氧化物沟道层135上共形地形成过渡金属层137。可以通过使用原子层沉积来形成过渡金属层137。过渡金属层137是含有过渡金属的层，并且所含的过渡金属可以是与金属氧化物沟道层135内包含的金属相比具有更大氧化倾向的过渡金属。例如，过渡金属层137可以是Ta层、Ti层或Mo层。又例如，过渡金属层137可以是包括少量氮(例如，含氮量为5at％至35at％)的富含过渡金属的过渡金属氮化物膜。例如，过渡金属层137可以是富含Ti的TiN层、富含Ta的TaN层或富含Mo的MoN层。例如，当金属氧化物沟道层135为In-Ga-Zn氧化物(IGZO)并且过渡金属层137中包含的过渡金属为Ta时，用于形成Ta氧化物(例如Ta2O5)的吉布斯自由能(ΔGf)可以低于用于形成In氧化物(例如In2O3)、Ga氧化物(例如Ga2O3)、Zn氧化物(例如ZnO)的每个吉布斯自由能，并且这可以表示Ta与In、Ga和Zn相比具有更大的氧化倾向。这里，用于形成In2O3、Ga2O3、ZnO和Ta2O5的吉布斯自由能分别为-830.7kJ/mol、-998.3kJ/mol、-348.1kJ/mol和-1911.2kJ/mol。
过渡金属层137可以形成为5nm至50nm的厚度，并且可以通过原子层沉积来形成。例如，过渡金属层137可以形成为20nm至30nm的厚度。为了之后执行的金属氧化物沟道层的均匀结晶，金属氧化物沟道层135的厚度与过渡金属层137的厚度之比可以为2:1至1:2，例如1:1至1:1.5。
在形成过渡金属层137之后可以对所得材料进行结晶退火。可以在氧气或氮气氛下并且在约150℃至500℃(例如，约200℃至400℃，更具体地，约250℃至350℃)下执行结晶退火。
在结晶退火工艺期间，在过渡金属层137与金属氧化物沟道层135之间的界面附近与金属氧化物沟道层135内的金属原子松散地键合的氧物质(例如，填隙氧、羟基等)可以通过与过渡金属层137的金属反应并形成过渡金属氧化物(MaOx，其中Ma是过渡金属层137内的金属)而被去除或消耗，并且当过渡金属氧化物在过渡金属层137内形成时，电子可以发射到金属氧化物沟道层135中。供应到与过渡金属层135接触的界面的金属氧化物沟道层135的电子可以被传递到金属氧化物沟道层135中的金属-氧键的反键轨道，使得界面的金属-氧键变弱。因此，界面的金属-氧键会断裂然后从界面重新排列。这样的重新排列可以在金属氧化物沟道层135的内部部分中传递，并且整个金属氧化物沟道层135可以在相对较低的温度下转化为结晶的，例如，多晶的。结果，金属氧化物沟道层135内的金属-氧的晶格分数可增大，并且结晶度可增大。金属氧化物沟道层135的结晶度会在与过渡金属层137接触的表面的相反表面的方向上(即，隧道绝缘膜133的方向上)变低。
结晶的金属氧化物沟道层135可以转变为包括C轴的结晶晶粒的多晶金属氧化物沟道层135。例如，可以在XRD图谱中的约33°(2θ)附近观察多晶金属氧化物沟道层135，并且多晶金属氧化物沟道层135可以呈现出可识别的衍射峰(009)，衍射峰(009)表示在C轴上取向的晶面。结晶的金属氧化物沟道层135可以至少形成在与隧道绝缘膜133接触的界面的至少一部分内，使得非晶基体内的C轴结晶的晶粒可以部分地形成为彼此隔离。因此，当结晶晶粒之间的晶界被限制或晶界不太清晰时，电荷迁移可以较少地被中断。结果，可以增强包括在C轴上结晶的金属氧化物沟道层135的装置的电特性。此外，在XRD图谱中，结晶的金属氧化物沟道层135可以不显示(014)面和(015)面的峰，所述峰是晶界变得强烈时可能出现的衍射峰。此外，结晶的金属氧化物沟道层135可以不显示可对应于ZnO的(002)面或方铁锰矿(bixbyite)型In2O3的(400)相的峰。
当在氧气氛中执行结晶退火时，由于暴露于氧气氛的表面和与金属氧化物沟道层135接触的界面两者都被氧化，因此过渡金属层137可以被改性为过渡金属氧化物层(例如，Ta氧化物膜、Ti氧化物膜或Mo氧化物膜)，过渡金属氧化物层是绝缘材料。当在氮气氛中执行结晶退火时，由于过渡金属层137在与金属氧化物沟道层135接触的界面附近被氧化而在暴露于氮气氛的表面附近被氮化，因此过渡金属层137可以被改性为过渡金属氮氧化物层(例如，Ta氮氧化物膜、Ti氮氧化物膜或Mo氮氧化物膜)，过渡金属氮氧化物层是绝缘材料。
参照图4E，可以按次序对氧化或氮氧化的过渡金属层137和金属氧化物沟道层135进行各向异性蚀刻，以形成按次序堆叠在隧道绝缘膜133(其形成在开口部分H的侧壁上)上的图案化的金属氧化物沟道层135'和氧化或氮氧化的过渡金属层137'，并同时使共源极线105暴露于开口部分H内。在形成图案化的金属氧化物沟道层135'之后，可以另外对氧化或氮氧化的过渡金属层137'进行各向异性蚀刻。结果，可以在开口部分H的入口处产生其中金属氧化物沟道层135'被暴露而不被过渡金属层137'覆盖的区域。可以在各向异性蚀刻之后执行参照图4D描述的结晶退火。如上所述，过渡金属层137'可以在结晶退火工艺中被氧化或氮氧化为绝缘图案。
参照图4F，可以用掩埋绝缘层来填充形成有金属氧化物沟道层135'和氧化或氮氧化的过渡金属层137'的开口部分H，并且可以对该掩埋绝缘层进行平坦化蚀刻。因此，当使堆叠体S的上平面暴露时，可以同时使绝缘柱141a以及围绕绝缘柱141a的金属氧化物沟道层135'的上端部暴露。因此，可以形成覆盖绝缘柱141a和金属氧化物沟道层135'的上电极155。上电极155可以是位线或连接到位线的导电垫。
在图4F中，描述了根据示例实施例的垂直非易失性存储器装置的结构。根据示例实施例的垂直非易失性存储器装置可以包括在基底100的上部的方向上延伸的绝缘柱141a。可以设置层间绝缘膜117和控制栅极图案115a，以交替地堆叠在绝缘柱141a的侧部上。可以设置氧化或氮氧化的过渡金属层137'和多晶金属氧化物沟道层135'，以在绝缘柱141a与控制栅极图案115a之间按次序堆叠在绝缘柱141a上并沿绝缘柱141a延伸。例如，绝缘柱141a的侧壁可以被设置为被氧化或氮氧化的过渡金属层137'包围，并且位于氧化或氮氧化的过渡金属层137'上的多晶金属氧化物沟道层135'可以被设置为包围绝缘柱141a的侧壁。
隧道绝缘膜133、电荷存储膜125和阻挡绝缘膜122可以按次序设置在多晶金属氧化物沟道层135'与每个控制栅极图案115a之间。在示例实施例中，控制栅极图案115a的平行于基底表面的水平宽度可以比位于上部和下部的层间绝缘膜117的水平宽度窄。因此，(在侧部上暴露控制栅极图案115a并且在上部和下部上暴露层间绝缘膜117的)凹槽Ha可以限定在层间绝缘膜117之间。阻挡绝缘膜122可以共形地包覆凹槽Ha的内表面。电荷存储膜125可以填充共形地包覆有阻挡绝缘膜122的凹槽Ha。隧道绝缘膜133可以覆盖电荷存储膜125。垂直NAND闪存装置还可包括在堆叠体S与基底100之间沿堆叠体S的底表面延伸的导电图案，导电图案连接到多晶金属氧化物沟道层135'。在这种情况下，可以省略杂质区105；然而，本公开不限于此，可以保留杂质区105。
图5A至图5D是根据示例实施例的制造垂直NAND闪存装置的方法中的阶段的剖视图。除了如下面的描述之外，根据示例实施例的装置的制造方法可以与以上参照图4A至图4F描述的装置的制造方法类似。
参照图5A，可以在基底100上形成下绝缘膜113。可以在下绝缘膜113上形成其中多个控制栅极膜115和多个层间绝缘膜117交替地堆叠的堆叠体S。例如，可以堆叠n对控制栅极膜115和层间绝缘膜117以形成包括L1、L2……Ln的单元层的堆叠体。基底100可以包括通过掺杂有杂质而与体基底相比导电性增强的杂质区105。杂质区105可以是共源极线。
可以形成开口部分H，以穿透堆叠体(即，交替地堆叠的多个控制栅极膜115和多个层间绝缘膜117)和下绝缘膜113并使基底100(例如，底表面内的杂质区105)暴露。通过形成开口部分H，可以限定置于绝缘膜117、113之间的控制栅极图案115a，并且可以使控制栅极图案115a暴露于开口部分H的侧壁内。
参照图5B，可以沿基底100(具有暴露于开口部分H的侧壁内的控制栅极图案115a)上的表面轮廓共形地形成阻挡绝缘膜123、电荷存储膜126和隧道绝缘膜133，并且可以对阻挡绝缘膜123、电荷存储膜126和隧道绝缘膜133进行各向异性蚀刻。结果，可以形成按次序堆叠在开口部分H的侧壁上的阻挡绝缘膜123、电荷存储膜126和隧道绝缘膜133。根据示例实施例，电荷存储膜126可以是氮化硅膜。阻挡绝缘膜123可以是氧化硅膜、氮氧化硅膜或具有高k介电常数的氧化铝膜。隧道绝缘膜133可以是氧化硅膜。
可以在形成有隧道绝缘膜133的开口部分H的侧壁和共源极线105上共形地形成金属氧化物沟道层135。可以对形成有金属氧化物沟道层135的基底100进行沉积后退火。可以在金属氧化物沟道层135上共形地形成过渡金属层137。在形成过渡金属层137之后，可以对所得材料进行结晶退火。金属氧化物沟道层135、沉积后退火、过渡金属层137和结晶退火可以与以上参照图4D所描述的相同。可以使用以上结晶退火使金属氧化物沟道层135结晶，并且金属氧化物沟道层135可以被改性为包括在C轴上结晶的晶粒的多晶金属氧化物沟道层135，此外，过渡金属层137可以被氧化或氮氧化并且被改性为作为绝缘材料的过渡金属氧化物或过渡金属氮氧化物。
参照图5C，随着对过渡金属层137和金属氧化物沟道层135进行各向异性蚀刻，当使共源极线105暴露于开口部分H内时，可以同时形成按次序堆叠在隧道绝缘膜133(形成在开口部分H的侧壁上)上的图案化的金属氧化物沟道层135'和氧化或氮氧化的过渡金属层137'。在形成图案化的金属氧化物沟道层135'之后，可以另外对氧化或氮氧化的过渡金属层137'进行各向异性蚀刻。结果，可以在开口部分H的入口处产生其中金属氧化物沟道层135'被暴露而不被过渡金属层137'覆盖的区域。在各向异性蚀刻之后，可以执行参照图5B描述的结晶退火。如上所述，过渡金属层137'可以在结晶退火工艺中被氧化或氮氧化为绝缘图案。
参照图5D，随着用掩埋绝缘膜来填充形成有金属氧化物沟道层135'以及氧化或氮氧化的过渡金属层137'的开口部分H并且对掩埋绝缘膜进行平坦化蚀刻，当使绝缘柱141a以及围绕绝缘柱141a的金属氧化物沟道层135'的上端部暴露时，可以同时使堆叠体S的上部暴露。此外，可以形成上电极155，上电极155覆盖绝缘柱141a以及在围绕绝缘柱141a时暴露上部的金属氧化物沟道层135'。上电极155可以是位线或连接到位线的导电垫。
在图5D中，描述了根据示例实施例的垂直非易失性存储器装置的结构。根据示例实施例的垂直非易失性存储器装置可以包括在基底100的上部的方向上延伸的绝缘柱141a。可以设置层间绝缘膜117和控制栅极图案115a，以交替地堆叠在绝缘柱141a的侧部上。可以设置氧化或氮氧化的过渡金属层137'和多晶金属氧化物沟道层135'，以在绝缘柱141a与控制栅极图案115a之间按次序堆叠在绝缘柱141a上，并沿绝缘柱141a延伸。例如，绝缘柱141a的侧壁可以被设置为被氧化或氮氧化的过渡金属层137'包围，并且位于氧化或氮氧化的过渡金属层137'上的多晶金属氧化物沟道层135'可以被设置为包围绝缘柱141a的侧壁。
隧道绝缘膜133、电荷存储膜126和阻挡绝缘膜123可以按次序设置在多晶金属氧化物沟道层135'与控制栅极图案115a之间。隧道绝缘膜133、电荷存储膜126和阻挡绝缘膜123可以被设置为在多晶金属氧化物沟道层135'与层间绝缘膜117之间的区域中延伸。因此，隧道绝缘膜133、电荷存储膜126和阻挡绝缘膜123可以被设置为在多晶金属氧化物沟道层135'上包围绝缘柱141a的侧壁。
为了突出一个或更多个实施例的特性，提供下面的示例和对比示例，但将理解的是，示例和对比示例不被解释为限制实施例的范围，对比示例也不被解释为在实施例的范围之外。此外，将理解的是，实施例不限于示例和对比示例中描述的具体细节。
示例1至示例8：TFT制造
通过使p型Si晶圆热氧化，在p型Si晶圆上生长100nm SiO2层。通过在Ar气氛中进行RF溅射并使用阴影掩模在SiO2层上沉积15nm非晶IGZO(In:Ga:Zn＝1:1:1at％)半导体图案。RF功率为100W，腔室压力为3mTorr。通过在半导体图案上设置阴影掩模并在Ar气氛下利用DC溅射来沉积ITO，在半导体图案的两侧端部上形成ITO源电极/漏电极。DC功率为50W，操作压力为5mTorr。半导体图案的宽度为1000μm，半导体图案在源电极/漏电极之间的暴露长度为300μm。然后，在O2气氛中在400℃下执行沉积后退火(PDA)一小时。在暴露于源电极/漏电极之间的半导体图案上使用阴影掩模通过溅射形成20nm的Ta层。Ta层的宽度为2300μm，大于半导体图案的宽度，并且Ta层的长度为150μm，小于半导体图案的在源电极/漏电极之间的暴露长度。制造多个这样的样品并在不同的温度和气氛下对多个这样的样品进行结晶退火一小时。样品的结晶退火条件总结在下面的表1中。
对比示例1至对比示例4
除了未形成Ta层之外，以与示例1至示例8类似的方式制造TFT，并且结晶退火条件总结在下面的表1中。
对比示例5
除了未形成Ta层并且未执行结晶退火之外，以与示例1至示例8类似的方式制造TFT。
[表1]
Figure BDA0002106956460000151
在表1中，在结晶退火气氛中可以包括少量空气。
图6A示出了关于根据示例1至示例4的TFT的Ta/IGZO/SiO2/Si堆叠部分以及根据对比示例1和对比示例2的TFT的IGZO/SiO2/Si堆叠部分的X射线衍射(XRD)图谱。
图6B示出了关于根据示例5至示例8的TFT的Ta/IGZO/SiO2/Si堆叠部分以及根据对比示例3和对比示例4的TFT的IGZO/SiO2/Si堆叠部分的XRD图谱。
以其中步长(2θ)为0.02°的步进扫描模式进行XRD分析，并使用0.3秒每步和Cu-Kα辐射(40kV，30mA)。
参照图6A和图6B，出现在每个样品中的56°附近的XRD峰是由Si基底引起的。根据对比示例1和对比示例3的在氧或氮气氛中在400℃下退火的IGZO/SiO2/Si堆叠体在约33°附近仅显示出宽的图案而没有尖的衍射峰，这表示IGZO层保持非晶态。根据对比示例2和对比示例4的在氧或氮气氛中在700℃下退火的IGZO/SiO2/Si堆叠体的XRD图谱显示出可识别的衍射峰(009)，这表示IGZO层结晶。
参照图6A，在根据示例1至示例4的其中将Ta层应用于非晶IGZO层并且在氧气氛中在200℃至500℃下执行退火的Ta/IGZO/SiO2/Si堆叠体之中，当在200℃下执行退火(示例1)时，在33.7°和38.5°处出现强衍射峰，其分别显示出四方β-Ta层的(002)面和(110)面。此外，当执行300℃退火(示例2)时，显示出Ta层的峰以较小的角度移动，这表示晶格之间的距离由于Ta层内的热应力的增大而增大，并且在33°附近观察到清晰的峰，这可以是由IGZO的(009)面引起的，IGZO的(009)面是在C轴上取向的晶面。
从以上结果可以分析，当执行300℃退火(示例2)时，在Ta/IGZO的界面上产生晶格排列和根据晶格排列的部分结晶。在未形成Ta层的状态下，即使在执行400℃退火(对比示例1)之后，IGZO层也不结晶，最终在执行700℃退火(对比示例2)之后，IGZO层结晶。另一方面，当在IGZO层上形成Ta层时，可以确认的是，即使在300℃的较低温度下IGZO层也结晶，并且从结果中可以看到，当在IGZO层上形成Ta层时，IGZO层的结晶温度可以显著降低。
此外，当将Ta层应用于非晶IGZO层并且在氧气氛中在400℃下退火(示例3)时，IGZO(014)峰、(015)峰与尖的IGZO(009)峰一起出现，这表示IGZO层处于明确限定的结晶状态。同时，金属Ta峰不再出现，这表示在O2气氛中退火时Ta层被氧化并被改性为TaOx层。当将Ta层应用于非晶IGZO层并且在500℃下退火(示例4)时，IGZO峰的尺寸减小，并且在35°处出现可对应于ZnO的(002)面或方铁锰矿(bixbyite)型In2O3的(400)相的尖峰，这表示在高退火温度下，阳离子之间的键变得更弱而不是重新排列为InGaZnO4的晶粒，并且形成小的ZnO或In2O3晶粒。
再次参照图6B，在根据示例5至示例8的其中将Ta层应用于非晶IGZO层并且在氮气氛中在200℃至500℃下执行退火的Ta/IGZO/SiO2/Si堆叠体之中，当在200℃下执行退火(示例5)时，确认显示出TaON(201)面的峰。此外，当在300℃下执行退火(示例6)时，确认在33°附近与显示出TaON的(201)面的峰一起被观察到的并由IGZO的(009)面引起的峰。从该结果中，类似于当在氧气氛中在300℃下执行退火(示例2)时，当在300℃下在氮气氛中执行退火(示例6)时，可以看到的是，产生在Ta/IGZO的界面处的晶格排列以及其部分结晶。此外，由于从IGZO层供应的氧以及从退火气氛供应的空气和氮，当在氮气氛中退火时显示来自Ta层的TaON(201)面的峰的产生可以被看到，其为Ta层的氮氧化。
如上所述，当在IGZO层上形成Ta层时，确认的是IGZO层即使在相对较低的300℃温度下也不仅在氧气氛中而且在氮气氛中结晶，从而利用Ta层使结晶温度显著降低。
此外，当将Ta层应用于非晶IGZO层并且在氮气氛中在400℃下退火(示例7)时，IGZO(009)峰的强度变得更大，这表示IGZO层处于明确限定的结晶状态。当将Ta层应用于非晶IGZO层并且在氮气氛中在500℃下退火(示例8)时，IGZO峰的尺寸减小，并且出现与ZnO的(002)面或方铁锰矿(bixbyite)型In2O3的(400)相对应的、在35°处的尖峰，并且该结果表示在高退火温度下，阳离子之间的键变弱而不是重新排列为InGaZnO4的晶粒，并且形成小的ZnO或In2O3晶粒。同时，TaON(201)峰不再出现，这表明在N2气氛中退火时Ta层被进一步氮化并被改性为TaNx层。
图7A、图7B和图7C示出了分别根据示例1至示例3形成的TFT的TaOx/IGZO/SiO2/Si堆叠体的剖面透射电子显微镜(TEM)图像和选区电子衍射(SAED)图案。
参照图7A，当在200℃下执行退火(示例1)时，在TaOx/IGZO的界面A或作为IGZO/SiO2界面的沟道区域的邻近位置B的任何地方都未观察到结晶区域。
参照图7B，当在300℃下执行退火(示例2)时，在整个IGZO层以及TaOx/IGZO界面C和作为IGZO/SiO2界面的沟道区域的邻近位置D中形成了小的晶粒。因此，分析的是，IGZO层在整个区域上重新排列，同时在非晶基体内形成小的晶粒。这里，小的晶粒可以设置为彼此隔离。
参照图7C，当在400℃下执行退火(示例3)时，与在300℃下执行退火相比，在整个IGZO层中晶粒的尺寸变大，并且IGZO/SiO2的界面F的结晶度增大。此外，由于TaOx/IGZO的界面E的结晶度高于IGZO/SiO2的界面F的结晶度，假设在TaOx/IGZO界面中从其开始通过Ta的结晶之后，在IGZO层的深度方向上(即，在作为栅极绝缘膜的SiO2的方向上)执行结晶。
图8A和图8B是分别被提供以示出关于根据示例1和示例2形成的TFT的TaOx/IGZO/SiO2/Si堆叠体在深度方向上的原子组成分布的图示。以上可以通过使用X射线光电子能谱(XPS,SIGMAPROBE ThermoG,UK)法在堆叠体表面上溅射1keV能量的Ar+离子来获得。
参照图8A和图8B，由于Ta层在退火之后被氧化并被改性为TaOx层，确认形成TaOx/IGZO/SiO2堆叠体。在图8B中，由于In原子和Ga原子的分数在Ta层内的界面上略微增大，因此假设与In和Ga键合的氧原子与Ta反应。
图9是被提供以示出根据示例1(b)、示例2(c)和对比示例5(a)的所得材料的IGZO层内的O 1s XPS图谱的视图。
参照图9，530.9eV和532.0eV的子峰分别表示与金属离子键合而完全配位(M-O晶格)的氧和羟基相关的氧键。与其中未形成Ta层并且不执行结晶退火的IGZO层(对比示例5，(a))相比，关于其中Ta层形成在上部上并且在氧气氛中在300℃下执行退火的IGZO层(示例2，(c))，M-O晶格分数从87％至97％大幅增大，而羟基相关的分数从13％至3％大幅减小。因此，考虑到羟基相关的分数的减小，在退火工艺过程中，与IGZO层内的金属原子松散地键合的氧物质(例如填隙氧、羟基等)通过与Ta反应而形成TaOx的同时被去除并消耗。此外，M-O晶格分数的增大表示IGZO的结晶速率的增大，这在下面参照图10进行描述。
图10是被提供以解释通过Ta的IGZO的结晶的示意图。
参照图10，当用与IGZO层内的金属原子松散地键合的氧物质将IGZO层上的Ta层的界面氧化为TaOx时，Ta层可以将电子发射到IGZO层中。这样的电子可以被传递到M-O键的反键轨道，因此，界面的M-O键会变弱。此外，随着在退火工艺期间界面的M-O键变弱，它在断裂之后可从界面重新排列并且这样的重新排列在IGZO层内传递。因此，整个IGZO层可以在相对低的温度下被改性为结晶的，例如，多晶的。
下面的表2示出了根据示例1至示例3和对比示例5的TFT的场效应电子迁移率(μFE)、亚阈值摆幅(SS)、亚阈值电压(VTH)和Ion/off。
[表2]
Figure BDA0002106956460000191
参照表2，与根据对比示例5(其中未在IGZO层上形成Ta层并且未执行第二退火)的TFT相比，根据示例1、示例2和示例3(其中在IGZO层上形成Ta层并且在200℃、300℃、400℃下执行第二退火)的TFT显示出高μFE值和低VTH值。关于其中在300℃下执行退火的示例2，获得了增强的μFE值，其是对比示例5的μFE值的三倍。然而，与示例2相比，关于其中在400℃下执行退火的示例3，获得了较低的μFE值，即较低的电子迁移率。
考虑到上述结果，假设关于示例3，结晶进行得太多，并且强烈地形成了可作为电子传导的能垒的晶界。另一方面，关于示例2，由于一定程度上进行结晶，而在没有过度的情况下产生晶界并且/或者晶粒不会生长得如晶界形成一样多，因此获得了优异的电子迁移率。
图11是被提供以示出根据示例1至示例3和对比示例5的TFT的输出特性(IDS-VDS)的图示。
参照图11，尽管根据示例1的TFT的输出特性与根据对比示例5的TFT相比增强并且根据示例2的TFT的输出特性增强，然而根据示例3的TFT的输出特性与对比示例5相比增强但与示例1相比减弱。
如上参照表2所述，理解的是，关于根据其中强烈地产生晶界的示例4的TFT，输出特性也由于电子迁移率的降低而降低。
通过总结和回顾，对于用作晶体管的半导体膜的硅膜，可以使用非晶硅膜或多晶硅膜。例如，关于包括在大型显示设备中的晶体管，可以使用其中即使在形成为大尺寸时膜特性也相对均匀的非晶硅膜。又例如，关于包括驱动电路等的装置，可以使用多晶硅膜，以实现高的场效应迁移率。可以使用在高温下对非晶硅膜进行退火或用激光束处理的方法来形成多晶硅膜。
当使用氧化物半导体作为晶体管的沟道层时，非晶氧化物半导体层会具有关于电稳定性和化学稳定性的缺点。相反，从非晶层形成结晶氧化物半导体层会涉及在高温(例如，大于700℃)下退火或执行原位加热方法。
如上所述，实施例可以提供一种薄膜晶体管和一种垂直NAND闪存装置，其包括在相对低的温度范围下形成并表现出高的场效应迁移率的多晶氧化物半导体薄膜。
这里已经公开了示例实施例，并且尽管采用了特定的术语，但它们仅以一般的和描述性的含义来使用和解释，而不是为了限制的目的。在一些情况下，如对于截止到本申请提交时的本领域普通技术人员将清楚的，结合具体实施例描述的特征、特性和/或元件可以单独使用，或与结合其他实施例描述的特征、特性和/或元件组合使用，除非另有明确指示。因此，本领域技术人员将理解的是，在不脱离本发明的如下面的权利要求中阐述的精神和范围的情况下，可以做出形式和细节上的各种改变。

Claims (42)

1.一种半导体装置，所述半导体装置包括：
基底；
堆叠结构，包括交替地堆叠在基底上的栅极图案和层间绝缘膜；
绝缘柱，在堆叠结构内沿基底的厚度方向延伸；
多晶金属氧化物膜，在绝缘柱与堆叠结构之间沿绝缘柱的侧壁延伸；
具有过渡金属的衬膜，在绝缘柱与多晶金属氧化物膜之间；以及
隧道绝缘膜、电荷存储膜和阻挡绝缘膜，按次序设置在多晶金属氧化物膜与栅极图案之间。
2.根据权利要求1所述的半导体装置，其中，堆叠结构包括使基底暴露的沟道孔，并且电荷存储膜和隧道绝缘膜均沿沟道孔的侧壁延伸。
3.根据权利要求2所述的半导体装置，其中，电荷存储膜包括绝缘材料。
4.根据权利要求1所述的半导体装置，其中：
栅极图案包括彼此相邻的第一栅极图案和第二栅极图案，
电荷存储膜包括分别对应于第一栅极图案和第二栅极图案的第一电荷存储膜和第二电荷存储膜，并且
第一电荷存储膜和第二电荷存储膜彼此不连接。
5.根据权利要求4所述的半导体装置，其中，第一电荷存储膜和第二电荷存储膜中的每个包括半导体材料。
6.根据权利要求4所述的半导体装置，其中：
层间绝缘膜包括彼此相邻的第一层间绝缘膜和第二层间绝缘膜，
第一栅极图案设置在第一层间绝缘膜的上表面与第二层间绝缘膜的下表面之间，
第一栅极图案包括在第一层间绝缘膜的上表面与第二层间绝缘膜的下表面之间延伸的侧壁，并且
第一电荷存储膜设置在由第一层间绝缘膜的上表面、第一栅极图案的侧壁和第二层间绝缘膜的下表面限定的凹陷内。
7.根据权利要求4所述的半导体装置，其中：
层间绝缘膜包括彼此相邻的第一层间绝缘膜和第二层间绝缘膜，
第一栅极图案设置在第一层间绝缘膜的上表面与第二层间绝缘膜的下表面之间，并且
第一电荷存储膜设置在第一层间绝缘膜的上表面与第二层间绝缘膜的下表面之间。
8.根据权利要求4所述的半导体装置，其中，隧道绝缘膜与层间绝缘膜接触。
9.根据权利要求1所述的半导体装置，其中，从基底的上表面到衬膜的最下部的距离大于从基底的上表面到多晶金属氧化物膜的最下部的距离。
10.根据权利要求1所述的半导体装置，其中：
基底包括半导体基底，
其中，所述半导体装置还包括位于半导体基底上的半导体图案，并且
半导体图案连接到多晶金属氧化物膜。
11.根据权利要求1所述的半导体装置，所述半导体装置还包括在堆叠结构与基底之间沿堆叠结构的底表面延伸的导电图案，
其中，导电图案连接到多晶金属氧化物膜。
12.根据权利要求1所述的半导体装置，其中，衬膜包括过渡金属氧化物。
13.根据权利要求1所述的半导体装置，其中，衬膜包括过渡金属氮氧化物。
14.根据权利要求1所述的半导体装置，其中，多晶金属氧化物膜包括In-Ga氧化物膜、In-Zn氧化物膜或In-Ga-Zn氧化物膜。
15.根据权利要求14所述的半导体装置，其中：
多晶金属氧化物膜包括In-Ga-Zn氧化物膜，并且
在多晶金属氧化物膜内，In的原子数与In、Ga和Zn的原子总数之比为20％至80％。
16.根据权利要求1所述的半导体装置，其中，过渡金属包括Ta、Ti和Mo中的至少一种。
17.一种半导体装置，所述半导体装置包括：
基底；
包括过渡金属的衬图案，位于基底上；
多晶金属氧化物图案，位于衬图案上；
绝缘膜，沿衬图案的侧壁、多晶金属氧化物图案的侧壁和多晶金属氧化物图案的上表面延伸；以及
栅电极，在绝缘膜上。
18.根据权利要求17所述的半导体装置，所述半导体装置还包括在栅电极的至少一侧上的接触件，
其中，接触件连接到多晶金属氧化物图案并穿透绝缘膜。
19.根据权利要求17所述的半导体装置，其中，绝缘膜不沿栅电极的上表面延伸。
20.根据权利要求17所述的半导体装置，所述半导体装置还包括位于基底与衬图案之间的插入绝缘膜。
21.根据权利要求17所述的半导体装置，其中，衬图案包括过渡金属氧化物或过渡金属氮氧化物。
22.根据权利要求17所述的半导体装置，其中，多晶金属氧化物图案包括In-Ga氧化物膜、In-Zn氧化物膜或In-Ga-Zn氧化物膜。
23.根据权利要求17所述的半导体装置，其中，过渡金属包括Ta、Ti和Mo中的至少一种。
24.一种半导体装置，所述半导体装置包括：
过渡金属氮氧化物膜；
导电图案，位于过渡金属氮氧化物膜上；以及
金属氧化物膜，位于过渡金属氮氧化物膜与导电图案之间。
25.根据权利要求24所述的半导体装置，其中，过渡金属氮氧化物膜和金属氧化物膜彼此接触。
26.根据权利要求24所述的半导体装置，其中，金属氧化物膜是多晶金属氧化物膜。
27.根据权利要求24所述的半导体装置，其中，金属氧化物膜包括In-Ga氧化物膜、In-Zn氧化物膜或In-Ga-Zn氧化物膜。
28.根据权利要求24所述的半导体装置，其中，包括在过渡金属氮氧化物膜中的过渡金属包括Ta、Ti和Mo中的至少一种。
29.一种半导体装置，所述半导体装置包括：
第一导电图案，在基底上沿第一方向延伸；
金属氧化物膜，沿基底的厚度方向延伸并且包括彼此相对的第一端和第二端，金属氧化物膜的第一端连接到第一导电图案；
绝缘膜，沿金属氧化物膜的第一侧壁延伸；
衬膜，沿金属氧化物膜的与第一侧壁相对的第二侧壁延伸并且包括过渡金属；
栅极图案，与基底分隔开并在绝缘膜上；以及
第二导电图案，在金属氧化物膜上连接到金属氧化物膜的第二端。
30.根据权利要求29所述的半导体装置，其中，金属氧化物膜包括多晶金属氧化物材料。
31.根据权利要求29所述的半导体装置，其中，金属氧化物膜包括In-Ga氧化物膜、In-Zn氧化物膜和In-Ga-Zn氧化物膜中的一种。
32.根据权利要求29所述的半导体装置，其中，衬膜包括过渡金属氧化物。
33.根据权利要求29所述的半导体装置，其中，衬膜包括过渡金属氮氧化物。
34.根据权利要求29所述的半导体装置，其中，过渡金属包括Ta、Ti和Mo中的至少一种。
35.一种用于制造半导体装置的方法，所述方法包括以下步骤：
在基底上顺序地形成衬膜和金属氧化物膜，衬膜包括过渡金属并且与金属氧化物膜接触；
通过使衬膜和金属氧化物膜图案化在基底上形成衬图案和金属氧化物图案；
形成沿衬图案的侧壁、金属氧化物图案的侧壁和金属氧化物图案的上表面延伸的绝缘膜；以及
在绝缘膜上形成栅电极。
36.根据权利要求35所述的方法，所述方法还包括在使衬膜和金属氧化物膜图案化之前通过退火工艺使金属氧化物膜结晶。
37.根据权利要求36所述的方法，其中，在氮气氛中或在氧气氛中执行退火工艺。
38.根据权利要求35所述的方法，所述方法还包括在形成绝缘膜之前通过退火工艺使金属氧化物图案结晶。
39.根据权利要求38所述的方法，其中，在氮气氛中或在氧气氛中执行退火工艺。
40.根据权利要求35所述的方法，其中，金属氧化物膜包括In-Ga氧化物膜、In-Zn氧化物膜或In-Ga-Zn氧化物膜。
41.根据权利要求35所述的方法，其中，过渡金属包括Ta、Ti和Mo中的至少一种。
42.根据权利要求35所述的方法，所述方法还包括形成位于栅电极的至少一侧上的接触件，并且
接触件连接到金属氧化物图案并穿透绝缘膜。
CN201910556232.8A 2018-06-25 2019-06-25 半导体装置和用于制造该半导体装置的方法 Pending CN110634882A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0072751 2018-06-25
KR1020180072751A KR102142268B1 (ko) 2018-06-25 2018-06-25 전이금속에 의해 결정화 유도된 다결정질 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자

Publications (1)

Publication Number Publication Date
CN110634882A true CN110634882A (zh) 2019-12-31

Family

ID=68968324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910556232.8A Pending CN110634882A (zh) 2018-06-25 2019-06-25 半导体装置和用于制造该半导体装置的方法

Country Status (3)

Country Link
US (2) US10892366B2 (zh)
KR (1) KR102142268B1 (zh)
CN (1) CN110634882A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112164657A (zh) * 2020-09-24 2021-01-01 山东华芯半导体有限公司 通过低温退火来降低氧化物半导体表面粗糙度的方法
CN112420520A (zh) * 2020-11-23 2021-02-26 山东华芯半导体有限公司 一种利用金属诱导半导体氧化物结晶的方法
CN113284906A (zh) * 2020-02-20 2021-08-20 爱思开海力士有限公司 半导体装置以及半导体装置的制造方法
CN114438449A (zh) * 2021-12-30 2022-05-06 中国科学院宁波材料技术与工程研究所 一种金属辅助氧化镓结晶薄膜及其制备方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10734398B2 (en) * 2018-08-29 2020-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory structure with enhanced floating gate
JP7326795B2 (ja) * 2019-03-20 2023-08-16 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
KR102436433B1 (ko) * 2019-08-28 2022-08-25 한양대학교 산학협력단 빅스비아이트 결정을 함유하는 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자
KR102524882B1 (ko) * 2020-02-18 2023-04-25 한양대학교 산학협력단 결정성 izto 산화물 반도체를 구비하는 박막트랜지스터 및 이의 제조방법
KR102321729B1 (ko) * 2020-04-16 2021-11-05 주식회사 한솔케미칼 반도체층 및 그 제조방법, 그리고 이를 포함하는 트랜지스터.
DE102020127831A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Speicherarray-gatestrukturen
US11695073B2 (en) 2020-05-29 2023-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array gate structures
KR102389220B1 (ko) * 2020-06-25 2022-04-21 한양대학교 산학협력단 결정성 izto 산화물 반도체를 구비하는 박막트랜지스터 및 이의 제조방법
US11856781B2 (en) 2020-07-22 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
US11963352B2 (en) 2020-08-31 2024-04-16 Sandisk Technologies Llc Three-dimensional memory device with vertical field effect transistors and method of making thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621076A (zh) * 2008-06-30 2010-01-06 三星移动显示器株式会社 薄膜晶体管及其制造方法和平板显示装置
CN105261617A (zh) * 2015-10-28 2016-01-20 中国科学院微电子研究所 三维半导体器件及其制造方法
CN107768446A (zh) * 2016-08-22 2018-03-06 三星电子株式会社 具有电荷固定层的半导体器件

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
KR100984574B1 (ko) * 2008-06-06 2010-09-30 파나소닉 주식회사 유기 ｅｌ 디스플레이 패널 및 그 제조 방법
CN105428424A (zh) 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
JP5591523B2 (ja) * 2009-11-19 2014-09-17 出光興産株式会社 長期成膜時の安定性に優れたＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物焼結体スパッタリングターゲット
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101689886B1 (ko) * 2010-06-11 2016-12-26 엘지디스플레이 주식회사 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법
KR101763420B1 (ko) * 2010-09-16 2017-08-01 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
JP5910294B2 (ja) * 2012-05-10 2016-04-27 富士通株式会社 電子装置及び積層構造体の製造方法
KR102010928B1 (ko) * 2012-06-07 2019-10-21 삼성전자주식회사 저항 변화 메모리 장치, 그 동작 방법 및 제조 방법
KR102018614B1 (ko) * 2012-09-26 2019-09-05 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102031187B1 (ko) 2012-10-05 2019-10-14 삼성전자주식회사 수직형 메모리 장치
CN103474471B (zh) * 2013-08-29 2016-05-25 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
US9461126B2 (en) * 2013-09-13 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit
KR102170770B1 (ko) * 2014-03-03 2020-10-28 삼성전자주식회사 반도체 장치
US9224747B2 (en) * 2014-03-26 2015-12-29 Sandisk Technologies Inc. Vertical NAND device with shared word line steps
CN113793872A (zh) * 2014-12-10 2021-12-14 株式会社半导体能源研究所 半导体装置及其制造方法
US9818880B2 (en) * 2015-02-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR102357992B1 (ko) * 2015-05-26 2022-02-04 삼성전자주식회사 반도체 장치
CN105098076B (zh) * 2015-06-16 2018-03-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
KR20170088108A (ko) * 2016-01-22 2017-08-01 삼성전자주식회사 반도체 메모리 장치 및 그 제조방법
KR102049081B1 (ko) * 2016-08-19 2019-11-26 한양대학교 산학협력단 박막 트랜지스터 및 이의 제조 방법
US9805805B1 (en) * 2016-08-23 2017-10-31 Sandisk Technologies Llc Three-dimensional memory device with charge carrier injection wells for vertical channels and method of making and using thereof
CN109791949B (zh) * 2016-09-27 2022-02-25 夏普株式会社 半导体装置及其制造方法
KR20180046964A (ko) * 2016-10-28 2018-05-10 삼성전자주식회사 반도체 메모리 소자
US10083982B2 (en) * 2016-11-17 2018-09-25 Sandisk Technologies Llc Three-dimensional memory device having select gate electrode that is thicker than word lines and method of making thereof
US10381229B2 (en) * 2017-08-24 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device with straddling drain select electrode lines and method of making thereof
US10608012B2 (en) * 2017-08-29 2020-03-31 Micron Technology, Inc. Memory devices including memory cells and related methods
US10256252B1 (en) * 2017-12-13 2019-04-09 Sandisk Technologies Llc Three-dimensional memory device containing structurally reinforced pedestal channel portions and methods of making the same
US10290643B1 (en) * 2018-01-22 2019-05-14 Sandisk Technologies Llc Three-dimensional memory device containing floating gate select transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621076A (zh) * 2008-06-30 2010-01-06 三星移动显示器株式会社 薄膜晶体管及其制造方法和平板显示装置
CN105261617A (zh) * 2015-10-28 2016-01-20 中国科学院微电子研究所 三维半导体器件及其制造方法
CN107768446A (zh) * 2016-08-22 2018-03-06 三星电子株式会社 具有电荷固定层的半导体器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113284906A (zh) * 2020-02-20 2021-08-20 爱思开海力士有限公司 半导体装置以及半导体装置的制造方法
CN112164657A (zh) * 2020-09-24 2021-01-01 山东华芯半导体有限公司 通过低温退火来降低氧化物半导体表面粗糙度的方法
CN112420520A (zh) * 2020-11-23 2021-02-26 山东华芯半导体有限公司 一种利用金属诱导半导体氧化物结晶的方法
CN114438449A (zh) * 2021-12-30 2022-05-06 中国科学院宁波材料技术与工程研究所 一种金属辅助氧化镓结晶薄膜及其制备方法

Also Published As

Publication number Publication date
KR20200000664A (ko) 2020-01-03
US20210104632A1 (en) 2021-04-08
US10892366B2 (en) 2021-01-12
KR102142268B1 (ko) 2020-08-12
US11942553B2 (en) 2024-03-26
US20190393353A1 (en) 2019-12-26

Similar Documents

Publication Publication Date Title
CN110634882A (zh) 半导体装置和用于制造该半导体装置的方法
US8617947B2 (en) Method of manufacturing semiconductor device
US7928502B2 (en) Transistor devices with nano-crystal gate structures
JP6338361B2 (ja) 半導体物質とそれを含む薄膜トランジスタ及び該薄膜トランジスタを含む電子素子
KR102637107B1 (ko) 전자 소자 및 그 제조방법
KR102144992B1 (ko) 반도체 물질과 이를 포함하는 트랜지스터 및 트랜지스터를 포함하는 전자소자
US20230170406A1 (en) Forming semiconductor structures with two-dimensional materials
KR102076057B1 (ko) 전이금속에 의해 결정화 유도된 다결정질 금속 산화물 채널층 및 알루미늄 산화막을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자
KR102436433B1 (ko) 빅스비아이트 결정을 함유하는 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자
KR102524882B1 (ko) 결정성 izto 산화물 반도체를 구비하는 박막트랜지스터 및 이의 제조방법
KR20090059494A (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
CN111952188A (zh) 具有隔离层的场效应晶体管及其制备方法
WO2024032536A1 (en) Mram integration with self-aligned direct back side contact
KR20230085291A (ko) 스피넬 단일 결정상의 izto 산화물 반도체를 구비하는 박막트랜지스터
US20230108600A1 (en) Thin film transistor comprising crystalline izto oxide semiconductor, and method for producing same
KR102304800B1 (ko) Igo 채널층 기반의 메모리 장치 및 그 제조방법
KR101135422B1 (ko) 플라즈마 증착 기술을 이용한 나노결정 실리콘막 구조체, 그의 형성방법, 나노결정 실리콘막 구조체를 구비하는 비휘발성 메모리 소자 및 그의 형성방법
KR20100069790A (ko) 플라즈마 증착 기술을 이용한 나노결정 실리콘막 구조체, 그의 형성방법, 나노결정 실리콘막 구조체를 구비하는 비휘발성 메모리 소자 및 그의 형성방법
JP2024022494A (ja) 薄膜トランジスタおよびその製造方法
TW202347792A (zh) 半導體結構及其形成方法
KR20090086874A (ko) 전하 트랩층을 갖는 불휘발성 메모리소자의 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination