CN103779182A - 纳米线的制造方法 - Google Patents

纳米线的制造方法 Download PDF

Info

Publication number
CN103779182A
CN103779182A CN201210413840.1A CN201210413840A CN103779182A CN 103779182 A CN103779182 A CN 103779182A CN 201210413840 A CN201210413840 A CN 201210413840A CN 103779182 A CN103779182 A CN 103779182A
Authority
CN
China
Prior art keywords
nano wire
support column
manufacture method
silicon substrate
body silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210413840.1A
Other languages
English (en)
Other versions
CN103779182B (zh
Inventor
宋化龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210413840.1A priority Critical patent/CN103779182B/zh
Publication of CN103779182A publication Critical patent/CN103779182A/zh
Application granted granted Critical
Publication of CN103779182B publication Critical patent/CN103779182B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种纳米线的制造方法，包括：提供体硅衬底；在所述体硅衬底上形成支撑柱；利用外延工艺在所述支撑柱的侧边形成纳米线，所述纳米线的材料与所述支撑柱的材料不同；去除所述支撑柱，使得所述纳米线悬空。在本发明提供的纳米线的制造方法中，所述纳米线在体硅衬底上形成，避免了对于SOI衬底的使用，从而降低了生产成本。

Description

纳米线的制造方法
技术领域
本发明涉及集成电路制造工艺技术领域，特别涉及一种纳米线的制造方法。
背景技术
通过缩小晶体管的尺寸来提高芯片的工作速度和集成度、减小芯片功耗密度一直是微电子工业发展所追求的目标。在过去的四十年里，微电子工业发展一直遵循着摩尔定律。当前，CMOS晶体管的物理栅长已接近20nm，栅介质也仅有几个氧原子层的厚度，通过缩小传统CMOS晶体管的尺寸来提高性能已面临一些困难，这主要是因为小尺寸下短沟道效应和栅极漏电流破坏了晶体管的开关性能。
周围栅纳米线晶体管（GAA nanowire transistor）有望解决短沟道效应和栅极漏电流的问题。一方面，周围栅纳米线晶体管中的沟道厚度和宽度都较小，使得栅极更接近于沟道的各个部分，有助于增强晶体管的栅极调制能力，并且由于采用围栅结构，栅极从多个方向对沟道进行调制，进一步增强了栅极的调制能力，改善亚阈值特性。因此，周围栅纳米线晶体管可以很好地抑制短沟道效应，使晶体管尺寸得以进一步缩小。
另一方面，周围栅纳米线晶体管利用自身的细沟道和围栅结构改善栅极调制力和抑制短沟道效应，缓解了减薄栅介质厚度的要求，从而可减小栅极漏电流。此外，纳米线沟道可以不掺杂，减少了沟道内杂质离散分布和库仑散射。对于一维纳米线沟道，由于量子限制效应，沟道内载流子远离表面分布，故载流子输运受表面散射和沟道横向电场影响小，可以获得较高的迁移率。基于以上优势，周围栅纳米线晶体管越来越受到科研人员的关注。
在周围栅纳米线晶体管的制造中，对于纳米线的制造是其中最关键的一个步骤。对于纳米线的制造主要通过两种途径实现，一种是自下而上（bottom-up）的方式，就是通过催化剂生长纳米线的方法，但是这种途径一方面很难实现定位生长，另一方面与传统的集成电路工艺不兼容，因此很难被集成电路工艺实现。另一种途径是自上而下（top-down）的方式，这种途径就是传统的形成CMOS晶体管的工艺方式，即该方式与传统工艺兼容，因此也就更具发展潜力。
现有的自上而下的方式形成纳米线的方法主要在SOI衬底上形成。SOI衬底的价格相较于常规的体硅衬底的价格高出很多，由此将导致制造纳米线的成本较高。因此，如何降低制造纳米线的成本，即如何利用体硅衬底制造纳米线成了本领域技术人员亟待解决的一个问题。
发明内容
本发明的目的在于提供一种纳米线的制造方法，以实现利用体硅制造纳米线。
为解决上述技术问题，本发明提供一种纳米线的制造方法，包括：
提供体硅衬底；
在所述体硅衬底上形成支撑柱；
利用外延工艺在所述支撑柱的侧边形成纳米线，所述纳米线的材料与所述支撑柱的材料不同；
去除所述支撑柱，使得所述纳米线悬空。
可选的，在所述的纳米线的制造方法中，在所述体硅衬底上形成支撑柱的工艺包括：
利用外延工艺在所述体硅衬底上形成锗硅层；
刻蚀所述锗硅层，形成多个支撑柱。
可选的，在所述的纳米线的制造方法中，在所述体硅衬底上形成支撑柱的工艺还包括：
形成多个支撑柱后，在相邻的两个支撑柱之间填充氧化层，所述氧化层露出部分支撑柱。
可选的，在所述的纳米线的制造方法中，所述纳米线为硅纳米线。
可选的，在所述的纳米线的制造方法中，在所述体硅衬底上形成支撑柱的工艺包括：
刻蚀部分体硅衬底，形成多个支撑柱。
可选的，在所述的纳米线的制造方法中，在所述体硅衬底上形成支撑柱的工艺还包括：
形成多个支撑柱后，在相邻的两个支撑柱之间填充氧化层，所述氧化层露出部分支撑柱。
可选的，在所述的纳米线的制造方法中，所述纳米线为锗硅纳米线。
可选的，在所述的纳米线的制造方法中，利用选择性腐蚀液刻蚀去除所述支撑柱，使得所述纳米线悬空。
可选的，在所述的纳米线的制造方法中，还包括：
对悬空的纳米线执行退火工艺。
可选的，在所述的纳米线的制造方法中，利用氢气或者氩气对悬空的纳米线执行退火工艺。
与现有技术相比，本发明提供的纳米线的制造方法中，所述纳米线在体硅衬底上形成，避免了对于SOI衬底的使用，从而降低了生产成本。
附图说明
图1是本发明实施例的纳米线的制造方法的流程示意图；
图2a~2h是本发明实施例一的纳米线的制造方法所形成器件的剖面示意图；
图3a~3f是本发明实施例二的纳米线的制造方法所形成器件的剖面示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的纳米线的制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，其为本发明实施例的纳米线的制造方法的流程示意图。如图1所示，所述纳米线的制造方法包括：
S10：提供体硅衬底；
S11：在所述体硅衬底上形成支撑柱；
S12：利用外延工艺在所述支撑柱的侧边形成纳米线，所述纳米线的材料与所述支撑柱的材料不同；
S13：去除所述支撑柱，使得所述纳米线悬空。
在此，通过在体硅衬底上形成纳米线，避免了对于SOI衬底的使用，从而降低了生产成本。
具体的，请参考图2a~2h，其为本发明实施例一的纳米线的制造方法所形成器件的剖面示意图。
【实施例一】
如图2a所示，提供体硅衬底20，所述体硅衬底20可以为单晶硅衬底也可以为多晶硅衬底。
接着，如图2b所示，在所述体硅衬底20上形成锗硅层21，优选的，利用外延工艺形成所述锗硅层21。其中，所述锗硅层21的厚度为50nm~500nm。在本实施例中，在形成所述锗硅层21之后，接着在所述锗硅层21上形成硬掩膜层22。优选的，所述硬掩膜层22的材料为氮化硅，其可以通过化学气相沉积工艺、物理气相沉积工艺等半导体工艺形成。
接着，如图2c所示，刻蚀所述锗硅层21，形成多个支撑柱23，即在所述体硅衬底20上形成支撑柱23。通过刻蚀所述锗硅层21，在所述锗硅层21中形成沟槽200，即同时形成多个支撑柱23，相邻的两个支撑柱23之间为沟槽200。在此所述沟槽200露出所述体硅衬底20，在本发明的其他实施例中，所述沟槽20也可以不露出所述体硅衬底20。
优选的，所述沟槽200的截面宽度大于两个纳米线的截面宽度之和，更优选的，所述沟槽200的截面宽度为三个纳米线的截面宽度之和。本实施例中，所述沟槽200的截面宽度为15nm~200nm。
在本实施例中，所述支撑柱23的形成具体包括：图案化所述硬掩膜层22，利用图案化的硬掩膜层22’为掩膜，对所述锗硅层23进行刻蚀。在此，可以利用湿法刻蚀工艺，也可以利用干法刻蚀工艺对所述锗硅层23进行刻蚀，本申请对此不做限定。
接着，如图2d所示，形成氧化层24，所述氧化层24填满所述沟槽200，同时所述氧化层24也可覆盖所述图案化的硬掩膜层22’。其中，所述氧化层24可通过化学气相沉积工艺、物理气相沉积工艺等方法形成。
接着，请参考图2e，对所述氧化层24执行回刻工艺，使得所述氧化层24露出部分支撑柱23。
紧接着，请参考图2f，利用外延工艺在所述支撑柱23的侧边形成纳米线25，在此，所述纳米线25为硅纳米线，即所述纳米线25的材料与所述支撑柱23的材料不同。通常的，所述纳米线25的形状为一截面为正方形（图2f中所示）的长方体形。具体的，所述正方形截面的截面宽度为5nm~30nm。
接着，如图2g所示，去除图案化的硬掩膜层22’、支撑柱23及氧化层24，使得所述纳米线25悬空。具体的，首先通过湿法刻蚀工艺或者干法刻蚀工艺去除图案化的硬掩膜层22’。接着，利用选择性腐蚀液腐蚀去除支撑柱23，即利用易于腐蚀锗硅材料而不易腐蚀硅材料的腐蚀液，对支撑柱23执行腐蚀工艺。在此，由于所述支撑柱23的部分与所述纳米线25的部分位于同一平面，因此选用选择性腐蚀液去除支撑柱23，由此可避免对于纳米线25的伤害。优选的，所述选择性腐蚀液对于锗硅材料和硅材料的腐蚀比大于等于100:1，其中，所述选择性腐蚀液为现有技术，本实施例对此不再赘述。最后，通过湿法刻蚀工艺去除氧化层24。
如图2h所示，在本实施例中，进一步的，对悬空的纳米线25执行退火工艺。通过所述退火工艺可修复去除硬掩膜层22’、支撑柱23及氧化层24的过程中对纳米线25可能造成的伤害；同时，还可以降低所述纳米线25的应力。通常的，经过所述退火工艺之后，所述纳米线25的截面形状将由正方形变成圆形，从而获得应力最小的纳米线，提高了纳米线的质量。
优选的，利用氢气（H2）或者氩气（Ar）对悬空的纳米线25执行退火工艺；所述退火工艺的温度优选为600℃~1200℃。
通过上述工艺，便可在体硅衬底20上形成硅纳米线25，由此避免了对于SOI衬底的使用，从而降低了生产成本。
在本实施例中，所形成的纳米线为硅纳米线，在本发明的另一实施例中，还可以形成锗硅纳米线。具体的，请参考图3a～3f，其为本发明实施例二的纳米线的制造方法所形成器件的剖面示意图。
【实施例二】
如图3a所示，提供体硅衬底30。
接着，如图3b所示，刻蚀部分体硅衬底30，形成多个支撑柱31，即所述支撑柱31的材料为硅。在此，同样的，可先在所述体硅衬底30上形成硬掩膜层，接着图案化所述硬掩膜层，利用图案化的硬掩膜层作为掩膜对所述体硅衬底30进行刻蚀工艺，形成支撑柱31。对此，可相应参考实施例一，本实施例不再赘述。
接着，如图3c所示，在相邻的两个支撑柱31之间填充氧化层32，所述氧化层32露出部分支撑柱31。对此，可相应参考实施例一，本实施例不再赘述。
接着，如图3d所示，利用外延工艺在所述支撑柱31的侧边形成纳米线33，所述纳米线33为锗硅材料，即所述纳米线33的材料与所述支撑柱31的材料不同。
接着，如图3e所示，去除氧化层32及支撑柱31，使得纳米线33悬空。具体的，可相应参考实施例一，本实施例不再赘述。
最后，如图3f所示，对悬空的纳米线33执行退火工艺。
其中，在本实施例二中未提及的工艺步骤可相应参考实施例一，本实施例二不再赘述。
通过上述工艺，便可在体硅衬底30上形成锗硅纳米线33，由此避免了对于SOI衬底的使用，从而降低了生产成本。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种纳米线的制造方法，其特征在于，包括：
提供体硅衬底；
在所述体硅衬底上形成支撑柱；
利用外延工艺在所述支撑柱的侧边形成纳米线，所述纳米线的材料与所述支撑柱的材料不同；
去除所述支撑柱，使得所述纳米线悬空。
2.如权利要求1所述的纳米线的制造方法，其特征在于，在所述体硅衬底上形成支撑柱的工艺包括：
利用外延工艺在所述体硅衬底上形成锗硅层；
刻蚀所述锗硅层，形成多个支撑柱。
3.如权利要求2所述的纳米线的制造方法，其特征在于，在所述体硅衬底上形成支撑柱的工艺还包括：
形成多个支撑柱后，在相邻的两个支撑柱之间填充氧化层，所述氧化层露出部分支撑柱。
4.如权利要求2所述的纳米线的制造方法，其特征在于，所述纳米线为硅纳米线。
5.如权利要求1所述的纳米线的制造方法，其特征在于，在所述体硅衬底上形成支撑柱的工艺包括：
刻蚀部分体硅衬底，形成多个支撑柱。
6.如权利要求5所述的纳米线的制造方法，其特征在于，在所述体硅衬底上形成支撑柱的工艺还包括：
形成多个支撑柱后，在相邻的两个支撑柱之间填充氧化层，所述氧化层露出部分支撑柱。
7.如权利要求5所述的纳米线的制造方法，其特征在于，所述纳米线为锗硅纳米线。
8.如权利要求1至8中的任一项所述的纳米线的制造方法，其特征在于，利用选择性腐蚀液刻蚀去除所述支撑柱，使得所述纳米线悬空。
9.如权利要求1至8中的任一项所述的纳米线的制造方法，其特征在于，还包括：
对悬空的纳米线执行退火工艺。
10.如权利要求9所述的纳米线的制造方法，其特征在于，利用氢气或者氩气对悬空的纳米线执行退火工艺。
CN201210413840.1A 2012-10-25 2012-10-25 纳米线的制造方法 Active CN103779182B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210413840.1A CN103779182B (zh) 2012-10-25 2012-10-25 纳米线的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210413840.1A CN103779182B (zh) 2012-10-25 2012-10-25 纳米线的制造方法

Publications (2)

Publication Number Publication Date
CN103779182A true CN103779182A (zh) 2014-05-07
CN103779182B CN103779182B (zh) 2016-08-24

Family

ID=50571313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210413840.1A Active CN103779182B (zh) 2012-10-25 2012-10-25 纳米线的制造方法

Country Status (1)

Country Link
CN (1) CN103779182B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104966669A (zh) * 2015-07-22 2015-10-07 上海华力微电子有限公司 一种全包围栅结构的制造方法
CN105161535A (zh) * 2015-07-22 2015-12-16 上海华力微电子有限公司 多沟道全包围栅极鳍式半导体器件制备方法
US9627330B2 (en) 2015-07-13 2017-04-18 International Business Machines Corporation Support for long channel length nanowire transistors
CN110047734A (zh) * 2019-03-26 2019-07-23 中国科学院物理研究所 硅衬底上有序锗纳米线及其制备方法和应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070145431A1 (en) * 2005-12-24 2007-06-28 Samsung Electronics Co., Ltd. Fin-FET having GAA structure and methods of fabricating the same
CN101060135A (zh) * 2007-06-05 2007-10-24 北京大学 一种双硅纳米线围栅场效应晶体管及其制备方法
CN102315170A (zh) * 2011-05-26 2012-01-11 北京大学 一种基于湿法腐蚀制备硅纳米线场效应晶体管的方法
CN102427023A (zh) * 2011-12-06 2012-04-25 上海集成电路研发中心有限公司 一种硅纳米线的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070145431A1 (en) * 2005-12-24 2007-06-28 Samsung Electronics Co., Ltd. Fin-FET having GAA structure and methods of fabricating the same
CN101060135A (zh) * 2007-06-05 2007-10-24 北京大学 一种双硅纳米线围栅场效应晶体管及其制备方法
CN102315170A (zh) * 2011-05-26 2012-01-11 北京大学 一种基于湿法腐蚀制备硅纳米线场效应晶体管的方法
CN102427023A (zh) * 2011-12-06 2012-04-25 上海集成电路研发中心有限公司 一种硅纳米线的制备方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627330B2 (en) 2015-07-13 2017-04-18 International Business Machines Corporation Support for long channel length nanowire transistors
US9691715B2 (en) 2015-07-13 2017-06-27 International Business Machines Corporation Support for long channel length nanowire transistors
US9922942B2 (en) 2015-07-13 2018-03-20 International Business Machines Corporation Support for long channel length nanowire transistors
US9997472B2 (en) 2015-07-13 2018-06-12 International Business Machines Corporation Support for long channel length nanowire transistors
US10354960B2 (en) 2015-07-13 2019-07-16 International Business Machines Corporation Support for long channel length nanowire transistors
CN104966669A (zh) * 2015-07-22 2015-10-07 上海华力微电子有限公司 一种全包围栅结构的制造方法
CN105161535A (zh) * 2015-07-22 2015-12-16 上海华力微电子有限公司 多沟道全包围栅极鳍式半导体器件制备方法
CN105161535B (zh) * 2015-07-22 2018-09-18 上海华力微电子有限公司 多沟道全包围栅极鳍式半导体器件制备方法
CN110047734A (zh) * 2019-03-26 2019-07-23 中国科学院物理研究所 硅衬底上有序锗纳米线及其制备方法和应用

Also Published As

Publication number Publication date
CN103779182B (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
CN103563080A (zh) 具有嵌入的栅电极的自对准碳电子装置
CN103311305B (zh) 硅基横向纳米线多面栅晶体管及其制备方法
CN102623321B (zh) 基于体硅的纵向堆叠式后栅型SiNWFET制备方法
CN102983171B (zh) 垂直无结环栅mosfet器件的结构及其制造方法
TWI630719B (zh) 磊晶再成長之異質結構奈米線側向穿隧場效電晶體
CN103594512A (zh) 半导体器件及其制造方法
CN103915316A (zh) 堆叠纳米线制造方法
CN103779182A (zh) 纳米线的制造方法
CN103311123A (zh) 半导体器件制造方法
CN103633123B (zh) 一种纳米线衬底结构及其制备方法
CN102623322B (zh) 基于体硅的纵向堆叠式SiNWFET制备方法
CN104253048A (zh) 堆叠纳米线制造方法
CN102623382B (zh) 基于soi的三维阵列式硅纳米线场效应晶体管制备方法
CN104934479A (zh) 基于soi衬底的ⅲ-v族纳米线平面晶体管及制备方法
CN102129981B (zh) 一种纳米线及纳米线晶体管的制作方法
CN104465354B (zh) 全包围栅极结构及其制造方法
CN103928342B (zh) 一种硅纳米线隧穿场效应晶体管及其制作方法
CN107204311A (zh) 纳米线半导体器件及其制造方法
CN103700578B (zh) 一种锗硅纳米线叠层结构的制作方法
CN102623347B (zh) 基于体硅的三维阵列式SiNWFET制备方法
CN102683202B (zh) 一种制作内建应力硅纳米线、以及制作半导体的方法
CN104992972A (zh) 基于soi衬底的横向纳米线叉指结构晶体管及制备方法
CN103700660A (zh) 一种全环栅cmos场效应晶体管和制备方法
CN103117227A (zh) 多栅鳍式场效应管的制备方法
CN103700582B (zh) 一种锗纳米线叠层结构的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant