CN110047734A - 硅衬底上有序锗纳米线及其制备方法和应用 - Google Patents

硅衬底上有序锗纳米线及其制备方法和应用 Download PDF

Info

Publication number
CN110047734A
CN110047734A CN201910231276.3A CN201910231276A CN110047734A CN 110047734 A CN110047734 A CN 110047734A CN 201910231276 A CN201910231276 A CN 201910231276A CN 110047734 A CN110047734 A CN 110047734A
Authority
CN
China
Prior art keywords
silicon substrate
silicon
orderly
layer
nanoline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910231276.3A
Other languages
English (en)
Other versions
CN110047734B (zh
Inventor
张建军
高飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Physics of CAS
Original Assignee
Institute of Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Physics of CAS filed Critical Institute of Physics of CAS
Priority to CN201910231276.3A priority Critical patent/CN110047734B/zh
Publication of CN110047734A publication Critical patent/CN110047734A/zh
Application granted granted Critical
Publication of CN110047734B publication Critical patent/CN110047734B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种硅衬底上有序锗纳米线，包括表面具有周期性凹槽结构和平台结构的硅衬底、位于所述硅衬底上的硅锗层以及位于所述硅锗层上的纯锗层。本发明还提供一种制备本发明的硅衬底上有序锗纳米线的方法，包括以下步骤：(1)在硅衬底上获得有序的周期性凹槽结构和平台结构；(2)在具有周期性凹槽结构和平台结构的硅衬底表面外延生长硅锗层；(3)在所述硅锗层表面外延生长纯锗层，然后对材料进行原位退火。本发明还提供本发明的硅衬底上有序锗纳米线在空穴自旋量子比特及其集成器件中的应用。本发明提供的硅衬底上有序锗纳米线，其空穴迁移率高，有助于重空穴和轻空穴的分离，从而有利于量子比特退相干时间的提高。

Description

硅衬底上有序锗纳米线及其制备方法和应用
技术领域
本发明属于材料领域。具体地，本发明涉及一种硅衬底上有序锗纳米线及其制备方法和应用。
背景技术
信息时代的高速发展使经典计算机无法满足庞大的数据运算和处理需求，而量子计算则被认为是大幅提高数据运算和处理的有效途径，这使得Intel、IBM、谷歌等科技巨头以及国内外科研领域纷纷投入巨资展开量子计算的研究。量子计算的基本单元是量子比特，而基于半导体纳米线量子点的自旋量子比特，因在信息读取与可扩展可集成等方面存在很大优势而得到了广泛关注。其中，有序纳米线的制备是实现量子比特及其集成技术研究的重要基础。
IV族半导体纳米线可通过同位素纯化获得无核自旋的材料，从而可以大幅提高量子比特的退相干时间，有利于量子比特性能的提高。锗纳米线由于具备高的空穴迁移率，强的自旋-轨道耦合作用以及与硅兼容等优势，在制备空穴型量子比特器件中具有不可替代的作用。然而若想实现锗量子比特的集成，首先需要实现锗纳米线在硅平面内的有序排列，从而可以实现量子比特的寻址和集成。
现有技术中，大多采用气液固(VLS)方法制备锗硅核壳纳米线，通常需要利用金属颗粒(Au、Ag等)作为催化剂，金属催化剂会对半导体纳米线产生污染，严重影响半导体纳米线的性能，而且纳米线是非面内生长，因此无法大规模集成。为了与当前硅工艺兼容以及实现器件集成，需要利用辅助技术实现纳米线在硅衬底上面内且有序的排列。
现有技术获得的纳米线，存在的问题主要包括：
1.常用的气液固方法获得锗纳米线中存在金属污染，影响器件性能；
2.锗纳米线是非面内生长，与当前工艺不兼容；
3.锗纳米线辅助转移排列技术复杂、效率低、难以实现高密度有序排列；
4.锗纳米线内轻重空穴混合，不利于量子比特退相干时间的提高。
发明内容
为了克服现有技术中存在的困难，实现硅衬底上面内锗纳米线的有序生长，本发明提供了一种硅衬底上有序锗纳米线。本发明还提供了制备本发明的硅衬底上有序锗纳米线的方法。本发明还提供了本发明的硅衬底上有序锗纳米线的应用。
第一方面，本发明提供一种硅衬底上有序锗纳米线，包括表面具有周期性凹槽结构和平台结构的硅衬底、位于所述硅衬底上的硅锗层以及位于所述硅锗层上的纯锗层。
优选地，在本发明所述的硅衬底上有序锗纳米线中，所述硅衬底的晶面为(001)晶面。
优选地，在本发明所述的硅衬底上有序锗纳米线中，所述凹槽结构的方向为[100]或[010]方向。
优选地，在本发明所述的硅衬底上有序锗纳米线中，所述周期性凹槽结构和平台结构的周期为400-1000nm，优选为500-800nm。
优选地，在本发明所述的硅衬底上有序锗纳米线中，所述凹槽结构的深度为50-150nm，优选为60-80nm。
优选地，在本发明所述的硅衬底上有序锗纳米线中，所述凹槽结构的侧壁的倾斜角为50-90°，优选为60-90°。
优选地，在本发明所述的硅衬底上有序锗纳米线中，所述硅锗层的厚度为2-5nm，优选为3-4nm。
优选地，在本发明所述的硅衬底上有序锗纳米线中，所述硅锗层中锗的含量为20wt％-40wt％，优选为25wt％-33wt％。
优选地，在本发明所述的硅衬底上有序锗纳米线中，所述纯锗层的厚度为0.4-1nm，优选为0.5-0.7nm。
优选地，在本发明所述的硅衬底上有序锗纳米线中，所述纯锗层的生长速率为优选为
优选地，在本发明所述的硅衬底上有序锗纳米线中，位于所述平台结构上的硅锗层的横截面的形状为梯形。
优选地，在本发明所述的硅衬底上有序锗纳米线中，位于平台结构上的硅锗层上的纯锗层的横截面的形状为三角形，优选地，所述横截面的形状为三角形的纯锗层的侧壁晶面为(105)晶面。
第二方面，本发明提供一种制备本发明的硅衬底上有序锗纳米线的方法，包括以下步骤：
(1)在硅衬底上获得有序的周期性凹槽结构和平台结构；
(2)在具有周期性凹槽结构和平台结构的硅衬底表面外延生长硅锗层；
(3)在所述硅锗层表面外延生长纯锗层，然后对材料进行原位退火。
优选地，在本发明所述的方法中，所述步骤(1)中在硅衬底上获得有序的周期性凹槽结构和平台结构是通过包括如下步骤的方法进行的：在所述硅衬底表面旋涂抗刻蚀剂(聚甲基丙烯酸甲酯，PMMA)，利用电子束曝光技术在所述抗刻蚀剂上形成周期性凹槽结构，然后利用电感耦合等离子体反应离子刻蚀技术将周期性凹槽结构转移到所述硅衬底上，最后利用氧等离子体去除所述硅衬底表面上的残余抗刻蚀剂。
优选地，在本发明所述的方法中，所述步骤(2)中的外延生长硅锗层是通过包括如下步骤的方法进行的：采用分子束外延生长技术于520-560℃下在所述硅衬底上外延生长硅锗层。
优选地，在本发明所述的方法中，所述步骤(3)中的原位退火进行0.5-2h。
第三方面，本发明提供了本发明的硅衬底上有序锗纳米线在空穴自旋量子比特及其集成器件中的应用。
本发明具有如下有益效果：
(1)本发明提供的硅衬底上有序锗纳米线，其空穴迁移率高，且位于平台结构上的硅锗层上的纯锗层的横截面的形状为三角形，有助于重空穴和轻空穴的分离，从而有利于量子比特退相干时间的提高。
(2)本发明利用硅衬底上的凹槽结构，实现了硅衬底上面内有序锗纳米线的生长，制备方法简单。本发明提供的制备方法能够实现大面积内纳米线尺寸均匀、纳米线的长度和密度均可控，有利于多量子比特器件的制备以及其器件的集成。
附图说明
以下，结合附图来详细说明本发明的实施方案，其中：
图1是本发明实施例1的步骤(1)中制备的表面具有周期性凹槽结构和平台结构的硅衬底的原子力显微镜图；插图为单个凹槽的横截面线扫描图。
图2是本发明实施例1的步骤(2)中硅衬底表面外延生长硅锗层后的表面原子力显微镜图。
图3是本发明实施例1制备的硅衬底上有序锗纳米线的表面原子力显微镜图；插图为硅衬底上有序锗纳米线的表面角度分析图。
图4是本发明实施例1制备的硅衬底上有序锗纳米线结构中单个凹槽的横截面线扫描图。
图5是本发明实施例1制备的硅衬底上有序锗纳米线的横截面低分辨率以及高分辨率扫描透射电子显微镜图。
图6是本发明实施例1制备的硅衬底上有序锗纳米线的沿线方向的低分辨率以及高分辨率扫描透射电子显微镜图。
图7是本发明实施例2的步骤(1)中制备的表面具有周期性凹槽结构和平台结构的硅衬底的原子力显微镜图；插图为单个凹槽的横截面线扫描图。
图8是本发明实施例2的步骤(2)中硅衬底表面外延生长硅锗层后的表面原子力显微镜图。
图9是本发明实施例2制备的硅衬底上有序锗纳米线的表面原子力显微镜图。
图10是本发明实施例3制备的硅衬底上有序锗纳米线的表面原子力显微镜图。
具体实施方式
下面结合具体实施方式对本发明进行进一步的详细描述，给出的实施例仅为了阐明本发明，而不是为了限制本发明的范围。
实施例1
本实施例用于说明本发明的有序的锗纳米线及其制备方法。
(1)在硅(001)衬底上获得具有周期性的凹槽结构：
在硅(001)衬底表面旋涂抗刻蚀剂(PMMA)；利用电子束曝光技术在抗刻蚀剂上形成沿[100]或[010]方向的周期性凹槽结构；利用电感耦合等离子体反应离子刻蚀技术将周期性凹槽结构转移到硅(001)衬底上；利用氧等离子体去除衬底表面的残余抗刻蚀剂。
(2)采用分子束外延生长技术在周期性凹槽结构的硅(001)衬底上外延生长3nm硅锗层，锗的含量为25％，生长温度为550℃，在每个凹槽的边缘形成有序的梯形线状结构。
(3)采用分子束外延生长技术在上述硅锗层上外延生长0.6nm纯锗层，生长速率为生长温度为550℃，并进行原位退火，退火温度为550℃，退火时间为1h，在凹槽的边缘形成有序的锗纳米线。
由图1可知，实施例1的步骤(1)制备的表面具有周期性凹槽结构和平台结构的周期为600nm，凹槽结构的方向为[010]方向。由插图可知，凹槽结构的深度为68nm，凹槽结构的侧壁倾角为58°。
由图2可知，实施例1的步骤(2)制备得到了在硅衬底表面具有均匀的线状结构的硅锗层。
由图3可知，实施例1制备得到了周期性排列且尺寸均匀的面内锗纳米线，其长度依赖于凹槽的长度。由插图可知，纳米线的侧壁晶面为稳定的(105)晶面。
由图4可知，位于平台结构上的硅锗层的横截面的形状为梯形；位于平台结构上的硅锗层上的纯锗层的横截面的形状为三角形。
由图5中低分辨率扫描透射电子显微镜图可知，硅锗层与纯锗层存在明显的界面，纯锗层形成的纳米线位于硅锗层顶部平台上方，且纯锗形成的锗纳米线横截面为三角形，高度为3.8nm，底部宽度为38nm。由图5中高分辨率扫描透射电子显微镜图可知，纳米线的晶体结构非常完美，没有任何缺陷。
由图6可知，本发明制备的硅衬底上有序锗纳米线在沿线方向的晶体结构非常完美，没有任何缺陷。
实施例2
本实施例用于说明本发明的有序的锗纳米线及其制备方法。
(1)在硅(001)衬底上获得具有周期性的凹槽结构：
在硅(001)衬底表面旋涂抗刻蚀剂(PMMA)；利用电子束曝光技术在抗刻蚀剂上形成沿[100]或[010]方向的周期性凹槽结构；利用电感耦合等离子体反应离子刻蚀技术将周期性凹槽结构转移到硅(001)衬底上；利用氧等离子体去除衬底表面的残余抗刻蚀剂。
(2)采用分子束外延生长技术在周期性凹槽结构的硅(001)衬底上外延生长5nm硅锗层，锗的含量为20％，生长温度为540℃，在每个凹槽的边缘形成有序的梯形线状结构。
(3)采用分子束外延生长技术在上述硅锗层上外延生长0.5nm纯锗层，生长速率为生长温度为540℃，并进行原位退火，退火温度为540℃，退火时间为1h，在凹槽的边缘形成有序的锗纳米线。
由图7可知，实施例2的步骤(1)制备的表面具有周期性凹槽结构和平台结构的周期为1000nm，凹槽结构的方向为[010]方向。由插图可知，凹槽结构的深度为50nm，凹槽结构的侧壁倾角为50°。
由图8可知，实施例2的步骤(2)制备得到了在硅衬底表面具有均匀的线状结构的硅锗层。
由图9可知，实施例2制备得到了周期性排列且尺寸均匀的面内锗纳米线，其长度依赖于凹槽的长度。
实施例3
本实施例用于说明本发明的有序的锗纳米线及其制备方法。
(1)在硅(001)衬底上获得具有周期性的凹槽结构：
在硅(001)衬底表面旋涂抗刻蚀剂(PMMA)；利用电子束曝光技术在抗刻蚀剂上形成沿[100]或[010]方向的周期性凹槽结构；利用电感耦合等离子体反应离子刻蚀技术将周期性凹槽结构转移到硅(001)衬底上；利用氧等离子体去除衬底表面的残余抗刻蚀剂。
(2)采用分子束外延生长技术在周期性凹槽结构的硅(001)衬底上外延生长4nm硅锗层，锗的含量为33％，生长温度为550℃。
(3)采用分子束外延生长技术在上述硅锗层上外延生长0.4nm纯锗层，生长速率为生长温度为550℃，并进行原位退火，退火温度为550℃，退火时间为0.5h，在凹槽的边缘形成有序的锗纳米线。
由图10可知，实施例3中步骤(1)中周期性凹槽结构和平台结构的周期为400nm，实施例3制备得到了周期性排列且尺寸均匀的面内锗纳米线，其长度依赖于凹槽的长度。

Claims (10)

1.一种硅衬底上有序锗纳米线，包括表面具有周期性凹槽结构和平台结构的硅衬底、位于所述硅衬底上的硅锗层以及位于所述硅锗层上的纯锗层。
2.根据权利要求1所述的硅衬底上有序锗纳米线，其中，所述硅衬底的晶面为(001)晶面；
优选地，所述凹槽结构的方向为[100]或[010]方向。
3.根据权利要求1所述的硅衬底上有序锗纳米线，其中，所述周期性凹槽结构和平台结构的周期为400-1000nm，优选为500-800nm；
优选地，所述凹槽结构的深度为50-150nm，优选为60-80nm；
优选地，所述凹槽结构的侧壁的倾斜角为50-90°，优选为60-90°。
4.根据权利要求1所述的硅衬底上有序锗纳米线，其中，所述硅锗层的厚度为2-5nm，优选为3-4nm；
优选地，所述硅锗层中锗的含量为20wt％-40wt％，优选为25wt％-33wt％。
5.根据权利要求1所述的硅衬底上有序锗纳米线，其中，所述纯锗层的厚度为0.4-1nm，优选为0.5-0.7nm；
优选地，所述纯锗层的生长速率为优选为
6.根据权利要求1所述的硅衬底上有序锗纳米线，其中，位于所述平台结构上的硅锗层的横截面的形状为梯形；
优选地，位于平台结构上的硅锗层上的纯锗层的横截面的形状为三角形，优选地，所述横截面的形状为三角形的纯锗层的侧壁晶面为(105)晶面。
7.一种制备权利要求1-6中任一项所述的硅衬底上有序锗纳米线的方法，包括以下步骤：
(1)在硅衬底上获得有序的周期性凹槽结构和平台结构；
(2)在具有周期性凹槽结构和平台结构的硅衬底表面外延生长硅锗层；
(3)在所述硅锗层表面外延生长纯锗层，然后对材料进行原位退火。
8.根据权利要求7所述的方法，其中，所述步骤(1)中在硅衬底上获得有序的周期性凹槽结构和平台结构是通过包括如下步骤的方法进行的：在所述硅衬底表面旋涂抗刻蚀剂，利用电子束曝光技术在所述抗刻蚀剂上形成周期性凹槽结构，然后利用电感耦合等离子体反应离子刻蚀技术将周期性凹槽结构转移到所述硅衬底上，最后利用氧等离子体去除所述硅衬底表面上的残余抗刻蚀剂。
9.根据权利要求7所述的方法，其中，所述步骤(2)中的外延生长硅锗层是通过包括如下步骤的方法进行的：采用分子束外延生长技术于520-560℃下在所述硅衬底上外延生长硅锗层；
优选地，所述步骤(3)中的原位退火进行0.5-2h。
10.权利要求1-6中任一项所述的硅衬底上有序锗纳米线在空穴自旋量子比特及其集成器件中的应用。
CN201910231276.3A 2019-03-26 2019-03-26 硅衬底上有序锗纳米线及其制备方法和应用 Active CN110047734B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910231276.3A CN110047734B (zh) 2019-03-26 2019-03-26 硅衬底上有序锗纳米线及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910231276.3A CN110047734B (zh) 2019-03-26 2019-03-26 硅衬底上有序锗纳米线及其制备方法和应用

Publications (2)

Publication Number Publication Date
CN110047734A true CN110047734A (zh) 2019-07-23
CN110047734B CN110047734B (zh) 2021-04-27

Family

ID=67275241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910231276.3A Active CN110047734B (zh) 2019-03-26 2019-03-26 硅衬底上有序锗纳米线及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN110047734B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080014689A1 (en) * 2006-07-07 2008-01-17 Texas Instruments Incorporated Method for making planar nanowire surround gate mosfet
US20090170251A1 (en) * 2007-12-31 2009-07-02 Been-Yih Jin Fabrication of germanium nanowire transistors
CN102428561A (zh) * 2009-05-04 2012-04-25 英派尔科技开发有限公司 受控量子点生长
CN103779182A (zh) * 2012-10-25 2014-05-07 中芯国际集成电路制造(上海)有限公司 纳米线的制造方法
CN105374679A (zh) * 2014-08-26 2016-03-02 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN106711226A (zh) * 2016-11-29 2017-05-24 东莞市广信知识产权服务有限公司 一种硅基锗纳米鳍状结构
CN106847664A (zh) * 2015-12-04 2017-06-13 中国科学院微电子研究所 一种纳米线的制造方法及用于制造纳米线的沟槽结构
US9876079B2 (en) * 2014-04-10 2018-01-23 Semiconductor Manufacturing International (Shanghai) Corporation Nanowire device and method of manufacturing the same
CN109309004A (zh) * 2017-07-26 2019-02-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080014689A1 (en) * 2006-07-07 2008-01-17 Texas Instruments Incorporated Method for making planar nanowire surround gate mosfet
US20090170251A1 (en) * 2007-12-31 2009-07-02 Been-Yih Jin Fabrication of germanium nanowire transistors
CN102428561A (zh) * 2009-05-04 2012-04-25 英派尔科技开发有限公司 受控量子点生长
CN103779182A (zh) * 2012-10-25 2014-05-07 中芯国际集成电路制造(上海)有限公司 纳米线的制造方法
US9876079B2 (en) * 2014-04-10 2018-01-23 Semiconductor Manufacturing International (Shanghai) Corporation Nanowire device and method of manufacturing the same
CN105374679A (zh) * 2014-08-26 2016-03-02 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN106847664A (zh) * 2015-12-04 2017-06-13 中国科学院微电子研究所 一种纳米线的制造方法及用于制造纳米线的沟槽结构
CN106711226A (zh) * 2016-11-29 2017-05-24 东莞市广信知识产权服务有限公司 一种硅基锗纳米鳍状结构
CN109309004A (zh) * 2017-07-26 2019-02-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN110047734B (zh) 2021-04-27

Similar Documents

Publication Publication Date Title
Fang et al. Towards atomic and close-to-atomic scale manufacturing
Hsu et al. Wafer-scale silicon nanopillars and nanocones by Langmuir–Blodgett assembly and etching
Luo et al. Directed block copolymer thin film self-assembly: emerging trends in nanopattern fabrication
Giermann et al. Solid-state dewetting for ordered arrays of crystallographically oriented metal particles
Lei et al. Shape and size control of regularly arrayed nanodots fabricated using ultrathin alumina masks
Hobbs et al. Fabrication of nanoring arrays by sputter redeposition using porous alumina templates
US7215456B2 (en) Method for patterning self-assembled colloidal photonic crystals and method for fabricating 3-dimensional photonic crystal waveguides of an inverted-opal structure using the patterning method
Zdorovets et al. Investigation of phase transformations and corrosion resistance in Co/CoCo2O4 nanowires and their potential use as a basis for lithium-ion batteries
Ţălu et al. Effect of electric field direction and substrate roughness on three-dimensional self-assembly growth of copper oxide nanowires
Li et al. One-dimensional perovskite manganite oxide nanostructures: recent developments in synthesis, characterization, transport properties, and applications
Bollani et al. Templated dewetting of single-crystal sub-millimeter-long nanowires and on-chip silicon circuits
Freeney et al. Electronic quantum materials simulated with artificial model lattices
Keller et al. Sub-5 nm Anisotropic Pattern Transfer via Colloidal Lithography of a Self-Assembled GdF3 Nanocrystal Monolayer
Sanyal Advanced functional materials: a perspective from theory and experiment
CN110047734A (zh) 硅衬底上有序锗纳米线及其制备方法和应用
KR20080072981A (ko) 1ｄ 나노와이어 채널을 이용한 박막트랜지스터의 제조방법
Cui et al. Large area 50nm period grating by multiple nanoimprint lithography and spatial frequency doubling
Hu et al. Review on 3D growth engineering and integration of nanowires for advanced nanoelectronics and sensor applications
Xia et al. Fabrication of enclosed nanochannels using silica nanoparticles
Tian et al. Templated growth strategy for highly ordered topological ferroelectric quad-domain textures
Zhu et al. Controllable, surfactant-free growth of 2D, scroll-like tellurium nanocrystals via a modified polyol process
Luo et al. Enhanced magnetic performance of metal-organic nanowire arrays by FeCo/polypyrrole co-electrodeposition
Summers et al. Fabrication of silicon submicrometer ribbons by glancing angle deposition
Yan et al. Fabrication of in situ ultrathin anodic aluminum oxide layers for nanostructuring on silicon substrate
Zhou et al. Wave functions of elliptical quantum dots in a magnetic field

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant