KR20080072981A - 1ｄ 나노와이어 채널을 이용한 박막트랜지스터의 제조방법 - Google Patents
1ｄ 나노와이어 채널을 이용한 박막트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR20080072981A KR20080072981A KR1020070011370A KR20070011370A KR20080072981A KR 20080072981 A KR20080072981 A KR 20080072981A KR 1020070011370 A KR1020070011370 A KR 1020070011370A KR 20070011370 A KR20070011370 A KR 20070011370A KR 20080072981 A KR20080072981 A KR 20080072981A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- manufacturing
- nanowire
- template
- Prior art date
Links
- 239000002070 nanowire Substances 0.000 title claims abstract description 65
- 239000010409 thin film Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims description 52
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 24
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 24
- 239000010408 film Substances 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000011521 glass Substances 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 7
- 238000002048 anodisation reaction Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 239000002904 solvent Substances 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 2
- 230000008569 process Effects 0.000 description 21
- 239000002086 nanomaterial Substances 0.000 description 7
- 239000011148 porous material Substances 0.000 description 5
- 239000002071 nanotube Substances 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000007743 anodising Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000002105 nanoparticle Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 239000002073 nanorod Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nanotechnology (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Materials Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 1D 나노와이어 채널을 이용한 박막트랜지스터의 제조방법에 관한 것으로서, 더욱 상세하게는 알루미늄 양극산화를 통해 형성된 1차원(Dimensional) 나노 홀 어레이를 템플릿으로 채용하여 균일한 크기와 주기적인 간격을 가지는 나노와이어를 제작하고, 이를 수직형 박막트랜지스터의 채널에 적용하는 방법으로 별도의 트랜스퍼 과정이 필요하지 않아 나노와이어의 소실과 위치변화를 방지하고 안정된 제조 공정을 가질 수 있으며, 수직형 박막트랜지스터와 연동하여 기존의 복잡한 미세 식각과정 없이 절연층의 두께만으로 채널의 길이를 조절하여 보다 미세하고 뛰어난 성능의 소자를 구현할 수 있다.
이를 위해, 본 발명은 유리 기판 상에 소스전극, 소스영역의 오믹반도체층, 절연층, 드레인영역의 오믹반도체층을 형성하는 제1단계; 상기 소스전극 상에 나노와이어 생성용 템플릿을 형성하는 제2단계; 상기 템플릿에 채널 재료를 증착시켜 1차원 나노와이어 어레이를 형성하는 제3단계; 상기 결과물 상에 드레인전극, 게이트 절연막 및 게이트전극을 형성하는 제4단계; 및 상기 1차원 나노와이어 어레이를 노출시키는 제5단계를 포함하여 이루어지는 것을 특징으로 한다.
양극산화, 나노와이어, 수직형 박막트랜지스터
Description
도 1 내지 도 4는 본 발명의 바람직한 실시예에 따른 박막트랜지스터의 제조방법을 설명하기 위한 공정 단면도이고,
도 5는 본 발명의 바람직한 실시예에 따른 나노와이어 생성용 템플릿을 나타내는 사시도이고,
도 6은 종래기술에 따른 2D 알루미늄 벌크에 양극산화를 했을 때 나타나는 알루미늄 양극산화 피막의 구조를 설명하기 위한 사시도이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 유리기판 11 : 소스전극
12 : 소스영역의 오믹반도체층 13 : 절연층
14 : 드레인영역의 오믹반도체층 15 : 나노기공
16 : 나노와이어 생성용 템플릿 17 : 드레인전극
18 : 게이트절연막 19 : 게이트전극
101 : 알루미늄 102 : 활성층
103 : 다공층
본 발명은 1D 나노와이어 채널을 이용한 박막트랜지스터의 제조방법에 관한 것으로서, 더욱 상세하게는 알루미늄 양극산화를 통해 형성된 1차원(Dimensional) 나노 홀 어레이를 템플릿으로 채용하여 균일한 크기와 주기적인 간격을 가지는 나노와이어를 제작하고, 이를 수직형 박막트랜지스터의 채널에 적용하는 방법으로 별도의 트랜스퍼 과정이 필요하지 않아 나노와이어의 소실과 위치변화를 방지하고 안정된 제조 공정을 가질 수 있으며, 수직형 박막트랜지스터와 연동하여 기존의 복잡한 미세 식각과정 없이 절연층의 두께만으로 채널의 길이를 조절하여 보다 미세하고 뛰어난 성능의 소자를 구현할 수 있도록 한 1Ｄ 나노와이어 채널을 이용한 박막트랜지스터의 제조방법에 관한 것이다.
일반적으로 나노 소자의 형성 방법은 크게 탑다운(top-down)방식과 바텀업(bottom-up)방식으로 나눌 수 있다.
탑다운 방식은 기존의 반도체 공정에서 사용되고 있는 포토 리소그라피와 같은 미세가공을 통해 물체를 나노 크기 수준으로 초미세화하는 방법으로, 최근에는 초자외선(extreme ultraviolet, EUV)이나 레이저(laser), 싱크로트론(synchrotron) 등의 초단파장 광원을 사용하여 극미세 패턴을 형성하고 있다.
그리고 바텀업 방식은 원자, 분자, 세포 레벨을 요소로써 조합하여 구조를 만드는 기술로, 주사형 터널링현미경(scanning tunneling microscope, STM) 등을 이용하여 원자를 하나씩 쌓아가는 가공 기술 등을 들 수 있다.
최근에는 분자나 원자의 상호 작용에 의해 균일한 상태로부터 임의의 질서 정연한 상태가 일어나는 자기 조직화 현상을 이용하여 특정한 구조나 결정을 성장시켜 원하는 나노 소자를 얻는 기술이 등장하고 있다.
나노 스케일 물질은 나노 미립자와 같은 0차원, 나노튜브(nano tube)나 나노와이어(nano wire), 나노로드(nano rod)와 같은 1차원, 나노 박막과 같은 2차원, 나노 미립자가 집합하여 벌크체를 형성한 나노 구조재료와 같은 3차원 나노 구조로 나누어진다.
이 중에서 1차원 나노 구조에 해당하는 나노와이어는 탄소 나노튜브의 발견을 계기로 다양한 접근을 통한 제조법이 소개되고 있다.
특히, 바텀업 방식의 VLS(vapor liquid solid) 성장법은 가장 많이 연구되고 있는 방법으로, 3차원적인 넓이를 가진 원료공급의 장소인 기상(V)으로부터 나노 크기의 액체(L)속에 목적 물질성분이 용해하여 과포화상태를 형성하고, 이것으로부터 1차원 고체(S)가 연속적으로 석출되는 프로세스이다.
대부분의 반도체, 금속 물질의 나노와이어 성장에 이용되고 있으며, 기상(V) 대신에 용액상(S)이 관여하는 SLS 프로세스도 연구되고 있다.
이러한 성장법 외에 임의의 방법으로 만들어진 1차원 나노 구조를 템플릿으로 이용하여 새로운 1차원 나노 구조를 만드는 템플릿법이 있다.
템플릿이 되는 구조는 나노 튜브의 내벽이나 다공성 알루미늄 양극산화 피막 또는 단결정 표면상의 스탭을 이용하는 경우로 크게 나눌 수 있다.
상기 나노튜브의 내벽을 템플릿으로 이용할 경우 나노튜브에 원료를 용해시키거나 아크 방전등을 통해 내벽으로 용이하게 도입해 1차원 나노 구조를 얻을 수 있지만, 결함이 많고 다결정이 되기 쉽다.
상기 다공성 알루미늄 양극산화 피막은 1차원 나노포어(nano pore) 구조를 가진 가장 범용성이 높은 템플릿으로 알려져 있다. 특히, 전압이나 전해액의 농도, 온도와 같은 전해 조건을 조절해 수~수백 nm까지 기공의 직경을 바꿀 수 있고 막의 두께도 100㎛까지 실현가능하다.
상기 단결정면의 스텝을 이용할 경우 박막형성 초기과정에서 계단 부근에 석출물이 모여 와이어 모양의 물질이 형성되고 플라스틱으로 전사하여 분리하면 나노 와이어를 얻을 수 있다. 이때 와이어의 굵기는 석출 조건에 따라서 제어가능하다.
위의 방법들을 통하여 성장시킨 나노와이어는 소자로 제작되기 위해서는 소자로서 동작할 수 있는 위치에 전사가 가능해야하고, 전사과정 중 손상이 없어야 하며, 전사 이후에도 일정한 주기성을 잃지 않고 정렬되어야 한다.
그러나, 상기 방식들을 통해 생성된 나노와이어는 통상 일정하지 않은 배열을 한 응집체로 얻게 되고, 기판 상에서 규칙적인 위치를 갖고 성장시키더라도 전이 과정에서 배향성을 잃게 되므로, 이를 보완하기 위해서는 추가적인 공정이 불가피하게 되고 결과적으로도 신뢰할만한 수율을 기대하기 어려운 문제점이 있다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 별도의 전사과정 없이 소자 제작 과정 내에서 나노와이어를 생성할 수 있게 하여 나노와이어의 소실과 재정렬 없이 소자에 적용할 수 있도록 한 1D 나노와이어 채널을 이용한 박막트랜지스터의 제조방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 미세 공정을 위한 기존의 복잡한 사진 식각과정 없이 절연층의 두께만으로 채널 길이를 조절할 수 있는 수직형 트랜지스터와 나노와이어 채널을 결합하여 소자의 집적도와 성능을 향상시킬 수 있는 1D 나노와이어 채널을 이용한 박막트랜지스터의 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 박막트랜지스터의 제조방법에 있어서,
유리 기판 상에 소스전극, 소스영역의 오믹반도체층, 절연층, 드레인영역의 오믹반도체층을 형성하는 제1단계; 상기 소스전극 상에 나노와이어 생성용 템플릿을 형성하는 제2단계; 상기 템플릿에 채널 재료를 증착시켜 1차원 나노와이어 어레이를 형성하는 제3단계; 상기 결과물 상에 드레인전극, 게이트 절연막 및 게이트전극을 형성하는 제4단계; 및 상기 1차원 나노와이어 어레이를 노출시키는 제5단계를 포함하여 이루어지는 것을 특징으로 한다.
바람직한 구현예로서, 상기 제1단계는 절연층 및 드레인영역의 오믹반도체층이 소스영역의 오믹반도체층의 패턴을 형성한 후 적층되는 단계를 포함하는 것을 특징으로 한다.
더욱 바람직한 구현예로서, 상기 제1단계는 소스영역의 오믹반도체층, 절연층 및 드레인 영역의 오믹반도체층의 측벽이 비등방 식각에 의해 수직하게 형성되는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 제2단계는 나노와이어 생성용 템플릿이 상기 소스영역의 오믹반도체층, 절연층 및 드레인 영역의 오믹반도체층의 측벽에 수직방향으로 형성되는 단계를 포함하는 것을 특징으로 한다.
특히, 상기 제2단계는 나노와이어 생성용 템플릿이 알루미늄 박막을 증착한 후 양극산화시켜 형성되고, 상기 알루미늄 박막 내부에는 다수의 나노기공이 일렬로 형성되는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 제2단계는 상기 알루미늄 박막 증착 후 양극산화 전에 알루미늄 산화 피막의 나노기공들이 일렬로 정렬될 수 있도록 증착될 알루미늄의 폭을 결정하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 제2단계는 일정한 두께의 알루미늄 박막을 산화시켜 나노와이어 생성용 템플릿으로 사용될 활성층이 소스영역의 오믹반도체층과 접촉하게 한 후, 용매를 사용하여 상기 활성층을 제거하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 제2단계의 나노와이어 생성용 템플릿은 박막트랜지스터 제조 공정 중에 사용되는 것을 특징으로 한다.
또한, 상기 제5단계는 상기 나노와이어 생성용 템플릿을 선택적으로 제거하여 나노와이어를 노출시키는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 제5단계는 알루미늄 산화 피막을 선택적으로 용해하여 나노와이어를 노출시키는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명한다.
첨부한 도 1 내지 도 4는 본 발명의 바람직한 실시예에 따른 박막트랜지스터의 제조방법을 설명하기 위한 공정 단면도를 도시한 것이다.
도 1을 참조하면, 유리 기판(10)에 소스 전극(11)과 소스 영역의 오믹반도체층(12)(ohmic contacts)을 형성한다. 소스 전극(11)은 금속 재료를 사용하고, 오믹반도체층(12)은 접촉 저항을 최소화할 수 있는 n+μc-Si:H 혹은 그 이외 사용가능한 재료를 포함한다.
도 2를 참조하면, 상기 소스 영역의 오믹반도체층(12)의 패턴을 형성한 후 절연층(13)과 드레인 영역의 오믹반도체층(14)을 적층한다.
여기서 절연층(13)의 두께는 완성될 박막트랜지스터의 채널 길이를 결정한다. 그리고 오믹반도체층(소스영역)(12) / 절연층(13) / 오믹반도체층(드레인영역)(14) 구조의 측벽으로 수직한 단면을 구현하기 위해 CH4/H2 RIE(reactive ion etching)와 같은 높은 종횡비를 얻을 수 있는 비등방 식각 공정을 사용한다.
상기 RIE 공정 후 측벽에 생성된 폴리머 층은 유기용매를 통해 제거한다.
한편, 템플릿에 대해 설명하면, 도 6은 기존의 2D 알루미늄 벌크에 양극산화를 했을 때 나타나는 알루미늄 양극산화 피막의 구조를 나타낸 것이다.
양극산화 후, 남은 알루미늄 위로 열적 및 기계적으로 안정한 활성층(102)과 다공층(103)이 형성된다.
여기서, 전압이나 전해액의 농도, 온도와 같은 전해 조건을 조절할 경우, 기공의 직경은 물론 간격과 분포를 변화시킬 수 있어 원하는 직경과 길이를 갖는 나노와이어 생성을 위한 다양한 템플릿을 만들어 낼 수 있다.
도 4를 참조하면, 상기의 2D 다공성 알루미늄 산화 피막의 생성 조건을 바탕으로 생성될 기공의 직경을 고려하여 1D 나노기공(15) 행렬이 발생하도록 알루미늄 박막의 폭을 조절하여 양극산화를 시행하면 1D 알루미늄 산화피막을 구현할 수 있다.
상기 도 2까지의 과정을 통해 제작된 결과물 상에 1D 나노기공(15) 행렬만이 형성되도록 적당한 폭의 알루미늄을 증착하고 양극산화를 시행하여 나노와이어 생성용 템플릿(16)을 제작한다.
이때 주어진 두께의 알루미늄을 모두 산화시켜 활성층이 소스의 오믹반도체(11)층과 맞닿게 한 후, 질산이나 인산 등과 같은 산성용매를 사용하여 활성층을 제거한다.
도 5를 참조하면, 상기 나노와이어 생성용 템플릿에 채널재료를 증착하여 나노와이어가 형성되게 하고, 상기 제거된 활성층으로 인해 나노와이어(20)의 하단부가 소스영역의 오믹반도체층(11)과 접촉하게 되며, 피막 위로 과다하게 증착된 부분은 폴리싱(polishing)을 통해 제거한다.
그 다음 드레인 전극(17), 게이트 절연막(18), 게이트 전극(19)을 각각 차례대로 증착한다. 그리고 알루미늄 산화 피막을 선택적으로 용해하는 수산화나트륨과 같은 용매를 이용해 템플릿을 제거하여 1D 나노 와이어 어레이(20)가 노출되도록 한다.
이로써, 본 발명에 따른 1D 나노와이어 채널을 이용한 수직형 박막트랜지스터가 제조된다.
이상에서는 본 발명을 특정의 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 이러한 실시예에 한정되지 않으며, 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 특허청구범위에서 청구하는 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 실시할 수 있는 다양한 형태의 실시예들을 모두 포함한다.
이상에서 본 바와 같이, 본 발명에 따른 1D 나노와이어 채널을 이용한 박막트랜지스터의 제조방법에 의하면, 나노와이어의 형성과 소자 제작에 있어서 별도의 전사과정 없이 소자 제작 과정 내에서 나노와이어를 생성할 수 있게 하여 나노와이어 생성을 위한 별도의 공정과 전사 과정을 생략할 수 있고, 나노와이어의 소실과 부가적인 재배치 과정이 필요하지 않아 간단하고 향상된 수율을 갖는 공정이 가능한 효과가 있다.
본 발명은 알루미늄 양극산화 피막을 템플릿으로 하여 나노 와이어를 생성하고 채널 물질로 사용하기 위해 수직형 박막트랜지스터를 채용하여 기존의 평면 트랜지스터보다 보다 집적도가 높고, 높은 이동도의 채널을 갖는 소자를 제조할 수 있는 효과가 있다.
Claims (10)
- 박막트랜지스터의 제조방법에 있어서,유리 기판 상에 소스전극, 소스영역의 오믹반도체층, 절연층, 드레인영역의 오믹반도체층을 형성하는 제1단계;상기 소스전극 상에 나노와이어 생성용 템플릿을 형성하는 제2단계;상기 템플릿에 채널 재료를 증착시켜 1차원 나노와이어 어레이를 형성하는 제3단계;상기 결과물 상에 드레인전극, 게이트 절연막 및 게이트전극을 형성하는 제4단계; 및상기 1차원 나노와이어 어레이를 노출시키는 제5단계;를 포함하여 이루어지는 것을 특징으로 하는 1D 나노와이어 채널을 이용한 박막트랜지스터의 제조방법.
- 청구항 1에 있어서,상기 제1단계는 절연층 및 드레인영역의 오믹반도체층이 소스영역의 오믹반도체층의 패턴을 형성한 후 적층되는 단계를 포함하는 것을 특징으로 하는 1D 나노와이어 채널을 이용한 박막트랜지스터의 제조방법.
- 청구항 1에 있어서,상기 제1단계는 소스영역의 오믹반도체층, 절연층 및 드레인 영역의 오믹반도체층의 측벽이 비등방 식각에 의해 수직하게 형성되는 단계를 포함하는 것을 특징으로 하는 1D 나노와이어 채널을 이용한 박막트랜지스터의 제조방법.
- 청구항 1 내지 청구항 3 중 선택된 어느 한 항에 있어서,상기 제2단계는 나노와이어 생성용 템플릿이 상기 소스영역의 오믹반도체층, 절연층 및 드레인 영역의 오믹반도체층의 측벽에 수직방향으로 형성되는 단계를 포함하는 것을 특징으로 하는 1D 나노와이어 채널을 이용한 박막트랜지스터의 제조방법.
- 청구항 4에 있어서,상기 제2단계는 나노와이어 생성용 템플릿이 알루미늄 박막을 증착한 후 양극산화시켜 형성되고, 상기 알루미늄 박막 내부에는 다수의 나노기공이 일렬로 형성되는 단계를 포함하는 것을 특징으로 하는 1D 나노와이어 채널을 이용한 박막트랜지스터의 제조방법.
- 청구항 5에 있어서,상기 제2단계는 상기 알루미늄 박막 증착 후 양극산화 전에 알루미늄 산화 피막의 나노기공들이 일렬로 정렬될 수 있도록 증착될 알루미늄의 폭을 결정하는 단계를 더 포함하는 것을 특징으로 하는 1D 나노와이어 채널을 이용한 박막트랜지스터의 제조방법.
- 청구항 5에 있어서,상기 제2단계는 일정한 두께의 알루미늄 박막을 산화시켜 나노와이어 생성용 템플릿으로 사용될 활성층이 소스영역의 오믹반도체층과 접촉하게 한 후, 용매를 사용하여 상기 활성층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 1D 나노와이어 채널을 이용한 박막트랜지스터의 제조방법.
- 청구항 5에 있어서,상기 제2단계의 나노와이어 생성용 템플릿은 박막트랜지스터 제조 공정 중에 사용되는 것을 특징으로 하는 1D 나노와이어 채널을 이용한 박막트랜지스터의 제조방법.
- 청구항 5에 있어서,상기 제5단계는 상기 나노와이어 생성용 템플릿을 선택적으로 제거하여 나노와이어를 노출시키는 단계를 포함하는 것을 특징으로 하는 1D 나노와이어 채널을 이용한 박막트랜지스터의 제조방법.
- 청구항 5에 있어서,상기 제5단계는 알루미늄 산화 피막을 선택적으로 용해하여 나노와이어를 노출시키는 단계를 포함하는 것을 특징으로 하는 1D 나노와이어 채널을 이용한 박막트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070011370A KR100852628B1 (ko) | 2007-02-05 | 2007-02-05 | 1ｄ 나노와이어 채널을 이용한 박막트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070011370A KR100852628B1 (ko) | 2007-02-05 | 2007-02-05 | 1ｄ 나노와이어 채널을 이용한 박막트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080072981A true KR20080072981A (ko) | 2008-08-08 |
| KR100852628B1 KR100852628B1 (ko) | 2008-08-18 |
Family
ID=39882923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070011370A KR100852628B1 (ko) | 2007-02-05 | 2007-02-05 | 1ｄ 나노와이어 채널을 이용한 박막트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100852628B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101040137B1 (ko) * | 2009-12-08 | 2011-06-10 | 한국과학기술연구원 | 비대칭 전극 구조를 적용한 박막 트랜지스터 및 그 제조 방법 |
| WO2011132824A1 (ko) * | 2010-04-23 | 2011-10-27 | 전북대학교산학협력단 | 수평 성장된 나노와이어를 포함하는 다양한 구조를 갖는 박막 트랜지스터 및 그 제조방법 |
| CN105047819A (zh) * | 2015-06-23 | 2015-11-11 | 福州大学 | 一种有机半导体纳米线阵列导电沟道薄膜晶体管制备方法 |
| US9530841B1 (en) * | 2015-11-12 | 2016-12-27 | United Microelectronics Corp. | Gate-all-around nanowire field-effect transistor device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101082230B1 (ko) | 2011-09-15 | 2011-11-09 | 전북대학교산학협력단 | 수평 성장된 나노와이어를 포함하는 다양한 구조를 갖는 박막 트랜지스터 제조방법 |
| KR101903565B1 (ko) | 2011-10-13 | 2018-10-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050001936A (ko) * | 2003-06-28 | 2005-01-07 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 및 그 제조 방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법 |
| KR20060053506A (ko) * | 2004-11-17 | 2006-05-22 | 삼성전자주식회사 | 박막 트랜지스터 및 그의 제조 방법 |
| KR101137865B1 (ko) * | 2005-06-21 | 2012-04-20 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판의 제조방법 및 이를 이용한 박막트랜지스터 기판 |
| JP4864358B2 (ja) | 2005-06-28 | 2012-02-01 | 富士通株式会社 | カーボンナノ細線トランジスタの製造方法 |
-
2007
- 2007-02-05 KR KR1020070011370A patent/KR100852628B1/ko not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101040137B1 (ko) * | 2009-12-08 | 2011-06-10 | 한국과학기술연구원 | 비대칭 전극 구조를 적용한 박막 트랜지스터 및 그 제조 방법 |
| WO2011132824A1 (ko) * | 2010-04-23 | 2011-10-27 | 전북대학교산학협력단 | 수평 성장된 나노와이어를 포함하는 다양한 구조를 갖는 박막 트랜지스터 및 그 제조방법 |
| CN105047819A (zh) * | 2015-06-23 | 2015-11-11 | 福州大学 | 一种有机半导体纳米线阵列导电沟道薄膜晶体管制备方法 |
| CN105047819B (zh) * | 2015-06-23 | 2017-09-22 | 福州大学 | 一种有机半导体纳米线阵列导电沟道薄膜晶体管制备方法 |
| US9530841B1 (en) * | 2015-11-12 | 2016-12-27 | United Microelectronics Corp. | Gate-all-around nanowire field-effect transistor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100852628B1 (ko) | 2008-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Deng et al. | Development of solid-state nanopore fabrication technologies | |
| US9803292B2 (en) | Barrier guided growth of microstructured and nanostructured graphene and graphite | |
| Lei et al. | Highly ordered nanostructures with tunable size, shape and properties: A new way to surface nano-patterning using ultra-thin alumina masks | |
| Sulka et al. | Anodic porous alumina as a template for nanofabrication | |
| Wu et al. | Electrochemical synthesis and applications of oriented and hierarchically quasi-1D semiconducting nanostructures | |
| Hernández-Vélez | Nanowires and 1D arrays fabrication: An overview | |
| KR100852628B1 (ko) | 1ｄ 나노와이어 채널을 이용한 박막트랜지스터의 제조방법 | |
| US20090117741A1 (en) | Method for fabricating monolithic two-dimensional nanostructures | |
| GB2442768A (en) | A method of encapsulating low dimensional structures | |
| Wang et al. | Fabrication techniques of graphene nanostructures | |
| Chong et al. | Combinational template-assisted fabrication of hierarchically ordered nanowire arrays on substrates for device applications | |
| Shen et al. | Three-dimensional nanolithography guided by DNA modular epitaxy | |
| JP2004193523A (ja) | ナノ構造体、電子デバイス、及びその製造方法 | |
| Leprince-Wang et al. | Fabrication of ZnO micro-and nano-structures by electrodeposition using nanoporous and lithography defined templates | |
| TWI457474B (zh) | 一維金屬奈米結構之製造方法 | |
| Sulka et al. | AAO templates with different patterns and channel shapes | |
| US20100075130A1 (en) | Controlled fabrication of hierarchically branched nanopores, nanotubes, and nanowires | |
| Ono et al. | Fabrication and structure modulation of high-aspect-ratio porous GaAs through anisotropic chemical etching, anodic etching, and anodic oxidation | |
| Monaico et al. | Electrochemical deposition by design of metal nanostructures | |
| US9691849B2 (en) | Ultra-long silicon nanostructures, and methods of forming and transferring the same | |
| Asoh et al. | Au-Capped GaAs Nanopillar arrays fabricated by metal-assisted chemical etching | |
| KR100810983B1 (ko) | 위치 선택적 수직형 나노선 성장 방법, 수직형 나노선을포함하는 반도체 나노 소자 및 이의 제조 방법 | |
| KR101220522B1 (ko) | 다공성 다층 금속박막을 이용한 실리콘 나노선 어레이 제조방법 | |
| KR20070099778A (ko) | 나노구조체를 이용한 다공성 물질의 제조방법 및 그에의하여 제조된 다공성 물질 | |
| Pribat et al. | Lateral alumina templates for carbon nanotubes and semiconductor nanowires synthesis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130729 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150812 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160805 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |