JP2004193523A - ナノ構造体、電子デバイス、及びその製造方法 - Google Patents

ナノ構造体、電子デバイス、及びその製造方法 Download PDF

Info

Publication number
JP2004193523A
JP2004193523A JP2002363128A JP2002363128A JP2004193523A JP 2004193523 A JP2004193523 A JP 2004193523A JP 2002363128 A JP2002363128 A JP 2002363128A JP 2002363128 A JP2002363128 A JP 2002363128A JP 2004193523 A JP2004193523 A JP 2004193523A
Authority
JP
Japan
Prior art keywords
atomic
less
nanostructure according
film
nanostructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002363128A
Other languages
English (en)
Other versions
JP2004193523A5 (ja
JP4428921B2 (ja
Inventor
Toru Den
透 田
Kazuhiko Fukutani
和彦 福谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2002363128A priority Critical patent/JP4428921B2/ja
Priority to PCT/JP2003/015948 priority patent/WO2004054922A2/en
Priority to AU2003285771A priority patent/AU2003285771A1/en
Priority to US10/533,565 priority patent/US7348670B2/en
Publication of JP2004193523A publication Critical patent/JP2004193523A/ja
Publication of JP2004193523A5 publication Critical patent/JP2004193523A5/ja
Application granted granted Critical
Publication of JP4428921B2 publication Critical patent/JP4428921B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7888—Transistors programmable by two single electrons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/89—Deposition of materials, e.g. coating, cvd, or ald
    • Y10S977/893—Deposition in pores, molding, with subsequent removal of mold

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Composite Materials (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Silicon Compounds (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】Ａｌ主成分とするシリンダーを（Ｓｉ，Ｇｅ）のマトリックス中に規則配列させる。
【解決手段】Ａｌを主成分とした複数のシリンダー１３と、複数のシリンダーを取り囲むＳｉ又は／及びＧｅを主成分としたマトリックス領域１２とを有する混合膜状のナノ構造体であって、混合膜１１はＳｉ又は／及びＧｅの総量が２０ａｔｏｍｉｃ％以上７０ａｔｏｍｉｃ％以下の割合で含まれており、シリンダー１３は規則配列しており、シリンダー１３の径が１ｎｍ以上３０ｎｍ以下であり、且つシリンダー１３どうしの間隔が３０ｎｍ以下である
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、ＡｌとＳｉ又は／及びＧｅとを含む混合体からなるナノ構造体、電子デバイス、及びその製造方法に関するものである。本明細書において（Ｓｉ，Ｇｅ）はＳｉもしくはＧｅもしくはＳｉとＧｅとを含む混合体を意味するものとする。特に、本発明はハニカム配列を有するのＡｌのシリンダーを（Ｓｉ，Ｇｅ）のマトリックス領域内に規則的に形成した構造体に関するものである。
【０００２】
【従来の技術】
近年、機能性材料及び機能デバイスへ応用されうるナノサイズの微細構造体及びその作製方法への関心が高まっている。
【０００３】
こうした微細構造体の作製手法としては、フォトリソグラフィーなどの微細パターン形成技術を代表される半導体加工技術によって直接的に微細構造体を作製する手法が挙げられる。
【０００４】
また、上述の半導体加工技術とは別に、材料の自己組織化現象あるいは自己形成化現象を利用する手法がある。即ち、自然に形成される規則的な構造をベースに、新規な微細構造体を実現しようというものである。
【０００５】
この自己組織化現象あるいは自己形成化現象を利用する手法では、ミクロンオーダーは勿論、ナノオーダーの構造体を簡易に実現できる可能性があるため、多くの研究が行われ始めている。例えば、微粒子金属がお互いの電気あるいは磁気的な相互作用により、自己組織的に分離することを利用して、ワイヤ状の金属微粒子集合体を形成する方法が、特許文献１に開示されている。
【０００６】
また、規則的な細孔を形成する方法として陽極酸化アルミナ皮膜が挙げられる。陽極酸化アルミナ膜は多孔質な膜であり、細孔が膜表面に膜面から垂直方向に成長している（たとえば、非特許文献１等参照）。この多孔質酸化皮膜の特徴は直径が数ｎｍ〜数１００ｎｍの極めて微細な細孔が、数１０ｎｍ〜数１００ｎｍの間隔でほぼ平行に配列するという特異的な幾何学的構造を有することにある。この細孔は、高いアスペクト比を有し、断面の径の一様性にも優れている。またこの細孔の直径および間隔は、陽極酸化の際の電流、電圧を調整することによりある程度の制御が可能である。
【０００７】
また、Ｓｉの陽極化成法によりＳｉ基板表面に微細な細孔を形成させる技術が一般的に知られている。この陽極化成は一般的にフッ酸溶液中で基板に正の電圧を印加してＳｉをエッチング除去しながら細孔が形成されていく。
【０００８】
【特許文献１】
特開平１０−３２１８３４号公報
【非特許文献１】
R.C.Furneaux, W.R.Rigby & A.P.Davidson NATURE Vol.337 P147(1989)
【０００９】
【発明が解決しようとする課題】
上述のように微細構造体に関して種々の研究が行われているものの、よりサイズが小さく、且つ制御された新規な微細構造体やその製造方法の確立が求められていた。
【００１０】
例えば、陽極酸化アルミナ皮膜においては細孔径は若干１０ｎｍを下回るものの、細孔間隔は１０ｎｍより大きくなるのが一般的であり、またそのようなサイズで規則的な構造を作製することは非常に困難であった。
【００１１】
また、Ｓｉの陽極化成では細孔は枝分かれしやすく、また基板も限られたものであった。またナノサイズの規則的な細孔を得ることは困難であった。またその細孔中へ金属などを充填することは困難であった。
【００１２】
そこで、本発明の目的は、ナノ構造体の提供、及びその製造方法を提供することにある。特に１０ｎｍのサイズを下回る規則的な構造を有するナノ構造体の作製方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明のナノ構造体は、Ａｌを主成分とした複数のシリンダーと、前記複数のシリンダーを取り囲むＳｉ又は／及びＧｅを主成分としたマトリックス領域とを有する混合膜状のナノ構造体であって、
前記混合膜はＳｉ又は／及びＧｅの総量が２０ａｔｏｍｉｃ％以上７０ａｔｏｍｉｃ％以下の割合で含まれており、前記シリンダーは規則配列しており、前記シリンダーの径が１ｎｍ以上３０ｎｍ以下であり、且つ前記シリンダーどうしの間隔が３０ｎｍ以下であるナノ構造体である。
【００１４】
また本発明のナノ構造体の製造方法は、基板上にＡｌを優先的に成長させるための規則的領域を形成し、その後Ｓｉ又は／及びＧｅの総量が２０ａｔｏｍｉｃ％以上７０ａｔｏｍｉｃ％以下の割合で含まれたＡｌとＳｉ又は／及びＧｅとを主成分とした混合膜を形成して、直径が１ｎｍ以上３０ｎｍ以下であり間隔が３０ｎｍ以下であるＡｌを主成分とした複数のシリンダーと、前記複数のシリンダーを取り囲むＳｉ又は／及びＧｅを主成分としたマトリックス領域とを有する混合膜を作製する、混合膜状のナノ構造体の製造方法である。
【００１５】
本発明に係るＡｌ−（Ｓｉ，Ｇｅ）混合膜状のナノ構造体の製造方法は、前記混合膜をＡｌが（Ｓｉ，Ｇｅ）と比較して優先的に成長もしくは付着する規則的な領域を、基板上にあらかじめ作製しておくものである。
本発明において、（Ｓｉ，Ｇｅ）と表記した場合にはＳｉ、もしくはＧｅ、もしくはＳｉとＧｅの混合物（ＳｉxＧｅ1-x（０＜ｘ＜１））を表すものとする。
【００１６】
以下、本発明を成すに至った経緯について説明する。
【００１７】
本発明者らは、Ａｌを用いた微細構造体に関して研究を進めていたところ、下記のような知見に至った。
【００１８】
即ち、基板上にＡｌの膜を形成する際に、（Ｓｉ，Ｇｅ）を添加したところ所定条件下では自己形成的に柱状構造のＡｌが形成される場合があることを見出したのである。
【００１９】
また、Ａｌ成長しやすい個所に選択的にＡｌ柱状構造を成長されられることも見出した。そこで、本発明者らは上記知見に基づき鋭意研究を進め、本発明を成すに至った。
【００２０】
本発明におけるＡｌ−（Ｓｉ，Ｇｅ）混合体は、種々の母材や様々なデバイスとして応用が考えられ、例えば単電子トランジスタや単電子メモリなど様々な量子電子デバイスに適用できる。また、Ａｌは超伝導体であり、微細な超伝導のシリンダーやシリンダー同士の微小な間隔を利用すれば、超伝導ジョセフソン素子や量子コンピューティング素子への応用も可能である。
【００２１】
また、本発明おけるＡｌ−（Ｓｉ，Ｇｅ）混合体を、別の基板あるいは基板上の膜を加工する目的で、ドライエッチング用あるいはウエットエッチング用マスクとして使用することもできる。
また、本発明に係る構造体は、第１の材料と第２の材料を含み構成される構造体であって、該第１の材料を含み構成される柱状の部材が、該第２の材料を含み構成される領域に取り囲まれており、且つ該構造体には該第２の材料が、該第１の材料と第２の材料の全量に対して２０ａｔｏｍｉｃ％以上７０ａｔｏｍｉｃ％以下の割合で含まれており、且つ前記柱状の部材は予め設けられた成長開始部上に配置されていることを特徴とする。
また、本発明に係る構造体に製造方法は、成長開始部を有する基板を用意する工程、該基板上に第１の材料を含み構成される柱状の部材と、第２の材料を含み構成され該柱状の部材を取り囲む領域とを有する構造体であって、該構造体に該第２の材料が、該第１の材料と第２の材料の全量に対して２０ａｔｏｍｉｃ％以上７０ａｔｏｍｉｃ％以下の割合で含まれるように該構造体を形成する工程を有することを特徴とする。成長開始部とは、当該部分の上には少なくとも該柱状の部材が形成されるものであり、凸部あるいは突起形状を有している。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態について図面を用いて詳細に説明する。
【００２３】
（ナノ構造体の構成）
図１（ａ）は、本発明に係るナノ構造体の斜視図である。また、図１（ｂ）は本発明の膜を上部から見た平面図である。図１において、１１はＡｌ−（Ｓｉ，Ｇｅ）ナノ構造体であり、１２はシリンダーを取り囲む（Ｓｉ，Ｇｅ）を主成分とするマトリックス領域であり、１３はＡｌを主成分とするシリンダーであり、１４は基板である。
【００２４】
基板１４上に形成された、膜状のＡｌ−（Ｓｉ，Ｇｅ）ナノ構造体１１は、その全量に対するＳｉとＧｅの合計の割合が２０ａｔｏｍｉｃ％以上７０ａｔｏｍｉｃ％以下である。好ましくは、２５ａｔｏｍｉｃ％以上６５ａｔｏｍｉｃ％以下、さらに好ましくは３０ａｔｏｍｉｃ％以上６０ａｔｏｍｉｃ％以下である。なお、Ｓｉ＋Ｇｅの割合が上記範囲内であれば、マトリックス領域１２内にシリンダー１３が分散したＡｌ−（Ｓｉ，Ｇｅ）混合膜が得られる。
【００２５】
上記割合（ａｔｏｍｉｃ％）とは、例えば誘導結合型プラズマ発光分析法でＡｌ−（Ｓｉ，Ｇｅ）混合膜中のＳｉ、ＧｅとＡｌの量を定量分析したときの値である。ｗｔ％を単位として用いる場合には、例えば、２０ａｔｏｍｉｃ％以上７０ａｔｏｍｉｃ％以下とは２０．６５ｗｔ％以上７０．８４ｗｔ％以下となる（Ａｌの原子量を２６．９８２、Ｓｉの原子量を２８．０８６として換算している）。
【００２６】
なお、ＳｉとＡｌとＧｅの全量に対するＳｉとＧｅの総量の割合とは、モル比で（Ｓｉ＋Ｇｅ）／（Ｓｉ＋Ｇｅ＋Ａｌ）×１００で表される値のことである。つまり、Ｓｉ＋Ｇｅ＋Ａｌを１００ａｔｏｍｉｃ％としたときに、その中のＳｉ＋Ｇｅの割合である。
【００２７】
Ａｌを主成分シリンダー１３の組成は、Ａｌを主成分とするが、柱状構造の微細構造体が得られていれば、Ｓｉ、Ｇｅ、酸素、アルゴン、窒素、水素などの他の元素を含有していてもよい。
【００２８】
また、シリンダーの周囲を取り囲んでいる（Ｓｉ，Ｇｅ）領域部の組成は、ＳｉやＧｅを主成分とするが、Ａｌを主成分とする柱状構造の微細構造体の周囲を囲んでさえいれば、Ａｌ、酸素、アルゴン、窒素、水素などの各種の元素を含有してもよい。
【００２９】
なお、マトリックス領域１２は、非晶質、あるいは微（多）結晶を用いることができる。但し、前記マトリックス領域１２が非晶質（Ｓｉ，Ｇｅ）である方が絶縁性と言う観点からは好ましい。その理由は、非晶質（Ｓｉ，Ｇｅ）とすることで結晶質Ｓｉ、Ｇｅに比べて、バンドギャップが増加し、シリンダーを隔てる母体材料の電気的な絶縁性が向上するからである。
【００３０】
なお、ここで用いている混合体とは、マトリックス領域とその中にシリンダーが成長している状態を示している。
【００３１】
Ａｌを含むシリンダー１３は、膜上面から見たその平面形状は円形、あるいは楕円形である。勿論、マトリックス１２に前記シリンダー１３が適度に分散していれば、任意の形状であってもよい。
【００３２】
本発明に係るナノ構造体におけるシリンダーの径としては、平均径が１ｎｍ以上３０ｎｍ以下、好ましくは１ｎｍ以上１５ｎｍ以下、さらに好ましくは２ｎｍ以上８ｎｍ以下であるのがよい。なお、楕円等の場合は、最も長い外径部が、上記範囲内であればよい。ここで平均径とは、例えば、実際の膜表面のＳＥＭ写真（約１００ｎｍ×１００ｎｍの範囲）で観察されるＡｌ部分をコンピュータで画像処理して、そのＡｌ部分を楕円と仮定したとき、長軸として導出される長さの平均値である。
【００３３】
また、シリンダーの平均直径は（Ｓｉ，Ｇｅ）の総量が大きいほど小さくなる傾向があり、また（Ｓｉ，Ｇｅ）の総量が同じ場合にはＳｉの比率が大きい方が微細なシリンダーとなる。したがって、（Ｓｉ，Ｇｅ）の総量、又はマトリックス領域にＳｉとＧｅの混合物を用いる場合にはＳｉの比率を制御することでシリンダーの直径を制御可能である。
【００３４】
ところで、ナノメートルサイズのナノ構造体（概ねサブｎｍ〜１００ｎｍの範囲）においては、ある特徴的な長さ（平均自由工程等）より小さいサイズとなることで、特異な電気的、光学的、化学的性質を示すことがある。このような観点から、機能性材料としてナノ構造体は有用であり、本発明に係るナノ構造体においても、当該混合体を構成するシリンダーの径が１ｎｍ以上３０ｎｍ以下、特に１５ｎｍ以下である場合には、ナノ構造体として種々の利用が可能である。
【００３５】
また、複数のシリンダー１３の間隔、即ち中心間距離は、３０ｎｍ以下、好ましくは１５ｎｍ以下、より好ましくは１０ｎｍであるのがよい。
もちろん、間隔はシリンダーどうしが接触しない間隔は有する。複数のシリンダー１３の間隔は後述するシリンダー成長点としての規則的領域を設けることで制御可能である。
【００３６】
たとえば、柱状構造をした前記Ａｌシリンダーの径が１〜１５ｎｍであり、かつ、前記Ａｌシリンダーの間隔が７〜３０ｎｍであり、かつ、前記Ａｌシリンダーの高さと径の比、すなわちアスペクト比が０．１〜１０００００であり、かつ、前記Ａｌシリンダーが基板に対してほぼ垂直である微細構造体などが挙げられる。
【００３７】
また、シリンダー１３の基板断面からみた形状は、図１（ａ）のように長方形形状でも良いし、正方形や台形など形状が可能である。シリンダーの長さとしては、１ｎｍ〜１００μｍの範囲で適用できる。
【００３８】
特に、シリンダーの径が例えば１〜１５ｎｍであり、その中心間距離が１０ｎｍ〜２０ｎｍである場合に、長さを１ｎｍ〜数μｍの範囲で制御する場合を考える。長さが数ｎｍ〜数十ｎｍのとき（長さと径の比が低いとき）、シリンダー１はアルミニウム量子ドット（０次元）として作用し、それよりも大きい場合はアルミニウム量子細線（１次元）として作用する。
【００３９】
また、前記アルミニウム含有のシリンダー１３は、図１（ｂ）に示されているように（Ｓｉ，Ｇｅ）を主成分とするマトリックス１２により互いに分離されている。即ち、複数の柱状構造が（Ｓｉ，Ｇｅ）領域中に分散している。
【００４０】
シリンダー１３は、特定方向に整列しているのがよい。図１（ａ）に示すように、特に基板に対して垂直方向に整列しているのがよい。
【００４１】
シリンダー１３は、特定の規則的配列しているのがよい。これは応用上も重要なことである。即ち規則的な構造であるがゆえに、シリンダーの大きさが均一化され、物性などの制御性が高められる。また規則的なためシリンダー間の距離も均一になり、シリンダー間の電子のトンネル障壁なども一定になってくる。
【００４２】
基板１４としては、特に限定されるものではないが、石英ガラスやプラスチックなどの絶縁性基板、シリコン基板、ゲルマニウム基板、ガリウム砒素、あるいはインジウム燐などの半導体基板、あるいは支持部材としての基板上に混合膜が形成できるのであれば、フレキシブルな基板（例えばポリイミド樹脂など）も用いることができる。さらには、支持基板上に一層以上の膜が形成されているものを使用してもかまわない。
【００４３】
（ナノ構造体の作製方法）
図２を用いて、本発明に係るナノ構造体の作製方法について説明する。ここでは、Ａｌを優先的に成長させる規則的領域すなわちシリンダー成長点としてＡｌドットの例を示す。なお、図２において、１４が基板、２１がシリンダー成長点である。
【００４４】
シリンダー成長点２１はＡｌを優先的に成長させる規則的領域であれば形状の差異や材料の差異など用いることができる。最も有効な方法はＡｌシリンダーを成長させる部分にＡｌを主成分とするドットをあらかじめ形成しておくことである。
【００４５】
シリンダー成長点２１の配列としては、所望するシリンダー配列と一致していることが最も効果的であるが、そのような成長点を形成するのが困難である場合には、所望するシリンダー配列の一部であっても効果が認められる。例えばハニカム状のシリンダー配列を得たい場合には、ハニカム配列が一部欠損した図３（ａ）に示したグラファイト配列が利用可能である。図３（ｂ）に示すように、このようにシリンダー成長点２１を起点としてシリンダー３３が形成されるとともに、シリンダー成長点２１を形成しない箇所からもシリンダー３２が成長する。これは材料の自己組織化作用によるものである。ただし、この場合には成長点におけるシリンダーと自己組織的に発生したシリンダーでは若干径が異なるなどの差異が認められる場合がある。シリンダー成長点２１の配列はハニカム配列である必要性はなく、正方配列や長方配列なども用いることが可能であるが、この場合にはアスペクト比の高いシリンダーを得ることは難しくなる。
【００４６】
このような成長開始点を作製する手法としてはＳＰＭ法によりＡｌ表面の一部を酸化させ、酸化させないポイントをシリンダー成長点２１とすることも可能であるが、より効率的にはナノインプリントや陽極酸化法を用いる方法が挙げられる。例えば、図４に示した様にＡｌ膜４２を基板上で陽極酸化して適度な時点で陽極酸化を終了すると、基板表面にはＡｌが酸化されなかった部分４６がグラファイト配列で残留することになる（図４（ｂ））。酸化された陽極酸化皮膜をエッチング除去することにより（図４（ｃ））、基板上にグラファイト配列したＡｌドット４６が形成される（図４（ｄ））。これをシリンダー成長点２１としてシリンダーを作製すると、自己組織作用も働いてハニカム配列になる。ここで重要なことは元のＡｌの陽極酸化膜における細孔の密度より、シリンダーの密度の方が３倍大きいということである。
【００４７】
ここでは成膜法として、非平衡状態で物質を形成する成膜法であるマグネトロンスパッタリング法により、Ａｌ−（Ｓｉ，Ｇｅ）混合膜を形成した例について述べる。
【００４８】
原料としてのターゲットは、図７に示すように、Ａｌのターゲット基板上にＳｉチップやＧｅチップを配することで達成される。ＳｉチップあるいはＧｅチップは、複数に分けて配置出来るが、勿論これに限定されるものではない。また、所定量のＡｌと（Ｓｉ，Ｇｅ）との粉末を焼成して作製したＡｌ−（Ｓｉ，Ｇｅ）焼成物を成膜のターゲット材として用いることもできる。このようなターゲットを用いることにより、膜組成のばらつきの少ない、均質な膜を形成することが可能となる。
【００４９】
また、Ａｌターゲット、Ｓｉターゲット、Ｇｅターゲットを別々に用意し、同時に各々のターゲットをスパッタリングする方法を用いても良い。
【００５０】
形成される膜中の（Ｓｉ，Ｇｅ）の合計総量は、Ａｌと（Ｓｉ，Ｇｅ）の全量に対して２０ａｔｏｍｉｃ％以上７０ａｔｏｍｉｃ％以下であり、好ましくは２５ａｔｏｍｉｃ％以上６５ａｔｏｍｉｃ％以下、さらに好ましくは３０ａｔｏｍｉｃ％以上６０ａｔｏｍｉｃ％以下である。
【００５１】
また、基板温度としては３００℃以下であり、好ましくは２００℃以下であるのがよい。また、より好ましくは室温あるいはそれ以下でも構わない。（Ｓｉ，Ｇｅ）の合計量が斯かる温度範囲内で作製されれば、（Ｓｉ，Ｇｅ）領域内にシリンダーが分散したナノ構造体が得られる。３００℃以下の基板温度でＡｌ−（Ｓｉ，Ｇｅ）を非平衡状態で物質を形成する成膜法で形成することにより、作製されたＡｌ−（Ｓｉ，Ｇｅ）混合膜は、Ａｌと（Ｓｉ，Ｇｅ）が共晶型組織と類似の組織となり、Ａｌが数ｎｍレベルのナノシリンダーを形成し、（Ｓｉ，Ｇｅ）領域と自己形成的に分離する。ここで共晶と類似の述べたのは、（Ｓｉ，Ｇｅ）はアモルファスである場合が多く、結晶として存在しているとは限らないからである。また、いわゆる共晶点より組成は（Ｓｉ，Ｇｅ）が多く含まれていることも本発明には重要である。また、少なくとも２００℃以上の試料温度でＡｌ−（Ｓｉ，Ｇｅ）を成膜すると、作製されたＡｌ−（Ｓｉ，Ｇｅ）混合膜は、Ａｌ−（Ｓｉ，Ｇｅ）が２００℃以下で形成される構造より、より安定な界面の面積が少ない大きな結晶へと成長を始め、数ｎｍレベルのナノシリンダーを形成しない。
【００５２】
Ａｌ−（Ｓｉ，Ｇｅ）混合体の（Ｓｉ，Ｇｅ）の総量は、例えばＡｌターゲット上に置くＳｉチップあるいはＧｅチップの量を変えることや、ＡｌとＡｌ−（Ｓｉ，Ｇｅ）の粉末の混合量を変えて作製したターゲットを用いることにより制御できる。
【００５３】
非平衡状態で成膜を行う場合、特にスパッタリング法の場合は、アルゴンガスを流したときの反応装置内の圧力は、０．２〜１Ｐａ程度がよい。しかし、特に、これに限定されるものではなく、アルゴンプラズマが安定に形成される圧力であればよい。
【００５４】
基板１４としては、例えば石英ガラスをはじめとする絶縁体基板やシリコンやガリウム砒素をはじめとする半導体基板などの基板や、これらの基板の上に１層以上の膜を形成したものが挙げられる。なお、アルミニウムのナノシリンダーの形成に不都合がなければ、基体の材質、厚さ、機械的強度などは特に限定されるものではない。また、基板の形状としては平滑な板状のものに限らず、曲面を有するもの、表面にある程度の凹凸や段差を有するものなどが挙げられるが、アルミニウムのナノシリンダーに不都合がなければ、特に限定されるものではない。
【００５５】
非平衡状態で物質を形成する成膜法は、スパッタリング法が好ましいが蒸着法（抵抗加熱蒸着、電子ビーム蒸着等）、イオンプレーティング法をはじめとする任意の非平衡状態で物質を形成する成膜法が適用可能である。なお、スパッタリング法、蒸着法（抵抗加熱蒸着、電子ビーム蒸着等）、イオンプレーティング法等はＰＶＤ法と呼ばれる。
【００５６】
また、成膜のやり方としては、Ａｌ、（Ｓｉ，Ｇｅ）を同時に形成する同時成膜プロセスを用いても良いし、Ａｌ、（Ｓｉ，Ｇｅ）を数原子層づつ積層する積層成膜プロセスを用いてもかまわない。
【００５７】
（半導体メモリの構成）
図６にＡｌ−（Ｓｉ，Ｇｅ）混合体を用いた、単電子メモリの模式図を示す。図６のようにアルミニウムを量子ドット（アイランド）とすることで、量子ドットに蓄積された電荷の影響によりチャネル部分の電気的特性を制御することができる。また、量子ドットには長い時間電荷を蓄積できるので、電源も切っては情報が消えない不揮発性メモリを形成できる。なお、図中６１は基板、６２は絶縁体（例えば酸化シリコン）、６３はＡｌ−（Ｓｉ，Ｇｅ）混合体、６４はドレイン、６５はゲート絶縁物、６６はゲート電極、６７はソースである。
【００５８】
ここで示した単電子メモリについては、例えば「ナノテクノロジーのすべて」（（株）工業調査会）の114頁から117頁などに記載されている。
【００５９】
このようにＡｌ−（Ｓｉ，Ｇｅ）構造体を応用することで、量子効果を利用した単電子メモリ、あるいは同様な原理を用いて、単電子トランジスタなどとしても利用することができる。
【００６０】
また図示はしないがＡｌの超伝導特性を用いてジョセフソン素子なども作製可能である。
【００６１】
本実施例は、「半導体基板上に絶縁膜を介して上述したナノ構造体を有し、該ナノ構造体上に絶縁膜を介して制御電極を有する電子デバイス装置」としてとらえることができる。
【００６２】
また、本発明は、量子ドットや量子細線などのアルミニウムのナノシリンダーをさまざまな形態で応用することを可能とするものであり、その応用範囲を著しく広げるものである。本発明における構造体は、それ自体機能材料として使用可能であるが、さらなる新規なナノ構造体の母材、鋳型、などとして用いることもできる。
【００６３】
【実施例】
以下、本発明の実施例について図面を用いて説明する。
【００６４】
（実施例１）
本発明のナノ構造体、及びその製法について図４及び図５を用いて説明する。なお、図４、図５において、４１が基板で、４２がＡｌ膜、４３が陽極酸化における開始点、４４が陽極酸化皮膜、４５が細孔、４６が残留Ａｌ部分、５１がシリンダー成長点、５２がＡｌ−Ｓｉ混合膜、５３がＳｉマトリックス領域、５４がシリンダー成長点５１を起点として形成されたシリンダー、５５が材料の自己組織化により形成されたシリンダーである。
【００６５】
＜Ａｌ成膜＞
Ｓｉ基板４１上に、ＲＦマグネトロンスパッタリング法を用いて、Ａｌ膜４２を３０ｎｍ成膜する。そしてＦＩＢ法（Focused Ion Beam）用いてＡｌ膜４２の表面に約１５ｎｍ間隔でハニカム配列の微小な凹部を図４（ａ）に示した様に形成する。この凹部は陽極酸化の細孔の開始点４３として機能する。
【００６６】
＜陽極酸化＞
Ａｌ膜４２を表面から陽極酸化する。陽極酸化は硫酸５ｍｏｌ／ｌの溶液を用い、陽極酸化電圧は６Ｖで行う。陽極酸化の終了は陽極酸化電流が若干下がったところで行う。陽極酸化後にはＡｌ膜は図４（ｂ）に示した様に基板表面にまで酸化される。ただし細孔底部は基板表面まで酸化されるが、細孔と細孔の間の部分の底部には陽極酸化されない残留Ａｌ部分４６が形成される。
【００６７】
＜エッチング＞
陽極酸化後は試料をクロム酸とリン酸の混合液に浸すことによって酸化層のエッチングを行う。このエッチングにより陽極酸化アルミナ皮膜が溶解し、基板上には図４（ｃ）に示した様に残留Ａｌ部分４６が剥き出しになる。この残留Ａｌ部分４６は細孔同士の３重点の位置で盛り上がった構造をしている。またこの残留Ａｌ部分４６の配列は図４（ｄ）に示した様に、グラファイト配列になっている。この工程により、残留Ａｌ部分４６の頂点同士の間隔はアルミナ皮膜の細孔間隔の約６０％程度短くなる。
【００６８】
＜ＡｌＳｉ成膜＞
ＡｌＳｉ成膜の前にスパッタ装置内で残留Ａｌ部分４６の表面に形成されているＡｌ酸化物を除去するために逆スパッタを行う。その結果、図５（ａ）に示した様に残留Ａｌ部分４６が縮小され、Ａｌが表面に出た状態のシリンダー成長点５１が形成される。
【００６９】
そして、ＡｌとＳｉの混合ターゲットによりＡｌＳｉ混合膜５２を成膜する。ここで、混合ターゲットの組成はＡｌ60Ｓｉ40の混合比のものを用い、得られる膜もほぼ同様の組成となる。ＡｌＳｉ混合膜混合膜を約２００ｎｍ形成する。スパッタ条件は、ＲＦ電源を用いて、Ａｒ流量：５０ｓｃｃｍ、放電圧力：０．７Ｐａ、投入電力：３００Ｗとした。また、基板温度は室温とした。
【００７０】
その結果、図５（ｂ）、（ｃ）に示したようにＡｌＳｉ混合膜５２にはアモルファスＳｉを主成分とするＳｉマトリックス５３とＳｉマトリックス５３中に基板垂直方向に成長したＡｌを主成分とシリンダー５４、５５が成長している。ここでシリンダー５４はシリンダー成長点５１から成長したシリンダーであり、シリンダー５５はシリンダー成長点５１からではなく自己組織的に成長したシリンダーである。図５（ｃ）は図５（ｂ）のＣ−Ｃ線を切る断面図である。
【００７１】
シリンダーの直径は平均約５ｎｍであり、シリンダーの平均間隔は約８ｎｍであった。
【００７２】
なお、ここではターゲットとして、混合ターゲットではなくＡｌターゲット上にＳｉチップを載せたターゲットを用いても組成比が所望の値になれば良い。
【００７３】
さらに、ここではスパッタリング法としてＲＦスパッタリング法を用いたが、これに限定されるものではなく、ＥＣＲスパッタリング法、ＤＣスパッタリング法、イオンビームスパッタリング法でよい。さらに、スパッタリング条件は装置に依存しており、これに限定されるものではない。
【００７４】
（比較例）
また、比較試料Ａとして、ＡｌＳｉ成膜の条件だけ変化させた。混合ターゲットの組成はＡｌ85Ｓｉ15の混合比のものを用い、スパッタ条件はＲＦ電源を用いて、Ａｒ流量：５０ｓｃｃｍ、放電圧力：０．７Ｐａ、投入電力：３００Ｗとした。また、基板温度は室温とした。ＦＥ−ＳＥＭ（電界放出走査型電子顕微鏡）にて、比較試料Ａを観察した。基板真上方向から見た表面の形状は、Ａｌ部分は円形状にはなっておらず、各々のＡｌ部分は、連続的につながったような構造を形成した。即ち、ＡｌのシリンダーがＳｉ領域内に分散した微細構造体となっていなかった。さらに、その大きさ（長さ）は２０ｎｍを遥かに超えていた。また、断面をＦＥ−ＳＥＭにて観察した所、Ａｌ部分の幅は柱状にはなっておらず、数十ｎｍを超える大きな塊を形成していた。
【００７５】
さらに、比較試料Ｂとして、ガラス基板上に、混合ターゲットの組成はＡｌ23Ｓｉ75の混合比のものを用いた。そしてターゲット組成比とほぼ同じ組成比を有する混合膜を約２００ｎｍ形成した。ここでスパッタ条件は、ＲＦ電源を用いて、Ａｒ流量：５０ｓｃｃｍ、放電圧力：０．７Ｐａ、投入電力：３００Ｗとした。また、基板温度は室温とした。ＦＥ−ＳＥＭにて、比較試料Ｂを観察した。基板真上方向から見た試料表面には、Ａｌ部分を観察することができなかった。また、断面をＦＥ−ＳＥＭにて観察しても、明確なＡｌ部分を観察することができなかった。
【００７６】
このように、以上の比較例をＳｉとＧｅの混合組成やＧｅのみで行っても同様な結果であった。ＡｌとＳｉとＧｅの全量に対するＳｉとＧｅ含有量を、少なくとも２０ａｔｏｍｉｃ％以上７０ａｔｏｍｉｃ％以下に調整することで、（Ｓｉ，Ｇｅ）中にＡｌのナノシリンダーを形成することが可能であり、また、直線性に優れたＡｌ細線の作製が可能になる。
【００７７】
さらに、比較試料Ｃとして、Ｓｉ基板上に、組成Ａｌ60Ｓｉ40の混合比のターゲットを用いて混合膜を約２００ｎｍ形成した。ここで、基板温度は２２０℃とした。ＦＥ−ＳＥＭにて、比較試料Ｃを観察した。基板真上方向から見た試料表面には、円形あるいは楕円形をしたアルミニウムを確認することができなかった。つまり、Ａｌのナノシリンダーを確認することができなかった。即ち、基板温度が高すぎると、より安定な状態に変化してしまうため、図１や図３に示したようなＡｌのナノシリンダーを形成する膜成長ができていないと思われる。
【００７８】
（実施例２）
実施例１と同様にナノ構造体を作製した。ただし、Ａｌ−Ｓｉの組成比においてＳｉの含有率を２０％から７０％まで５％おきに作製した。
【００７９】
ＦＥ−ＳＥＭにて、試料を観察した結果、Ｓｉの含有率が２５％以下ではＡｌシリンダーの直径が１０ｎｍ程度あり、また一部シリンダー同士が近すぎる個所が見出された。また、Ｓｉの含有率が６０％以上ではシリンダー成長点の部分ではＡｌシリンダーが成長しているものの、一部欠損が見られた。また、自己組織化作用で形成されるはずのシリンダー５５は欠損が多かった。
【００８０】
以上の様にＳｉの含有率が２０％〜７０％までシリンダー形成を起こすが、Ｓｉの含有率が３０％〜６０％であることが、所望のシリンダー形成には有効である。
【００８１】
（実施例３）
実施例１と同様にナノ構造体を作製した。ただし、シリンダー成長点の間隔は２０ｎｍ程度に広げ、Ａｌ−Ｓｉの組成比においてＳｉにＧｅを添加していった。ここで、Ａｌの含有率は６０％であり、Ｇｅ／（Ｓｉ＋Ｇｅ）の比率を０〜１００％まで２０％おきに変化させた。
【００８２】
ＦＥ−ＳＥＭにて、試料を観察した結果、Ｇｅの含有率が多くなるとＡｌシリンダーの直径が２０ｎｍ程度まで大きくなり、一部のシリンダーでは３０ｎｍ近いものも見出された。
【００８３】
またＧｅを用いた場合でもマトリックスはアモルファス状態であった。
【００８４】
以上の様にＧｅを添加していってもＡｌのシリンダーを形成できること、また比較的サイズの大きなシリンダーを形成したい場合にはＧｅの含有率を大きくし、小さなシリンダーを作製する場合にはＳｉの含有率を大きくした方が良いことが分かった。
【００８５】
【発明の効果】
以上説明したように、本発明によれば、（Ｓｉ，Ｇｅ）のマトリックス内にナノレベルのアルミニウムを主成分としたシリンダーが規則的に分散した微細構造体、及びその製造方法を提供することができる。
【００８６】
このナノ構造体により、より制御されたナノ電子デバイスなど作製が可能となる。
【図面の簡単な説明】
【図１】（ａ）は本発明に係るナノ構造体の斜視図、（ｂ）は本発明に係るナノ構造体の一例を上面から見た平面図である。
【図２】本発明のナノ構造体の製造方法の一例を示す図である。
【図３】本発明のナノ構造体の一例を示す図である。
【図４】本発明のナノ構造体の作製工程を示す図である。
【図５】本発明のナノ構造体の作製工程を示す図である。
【図６】本発明に係るＡｌ−（Ｓｉ，Ｇｅ）混合体を用いた単電子メモリの模式図である。
【図７】本発明のナノ構造体の作製方法を示す図である。
【符号の説明】
１１ Ａｌ−（Ｓｉ，Ｇｅ）混合膜
１２ マトリックス
１３、３２、３３、５４、５５ シリンダー
１４、４１、６１ 基板
２１、３１、５１ シリンダー成長点
４２ Ａｌ膜
４３ 開始点
４４ 陽極酸化皮膜
４５ 細孔
４６ 残留Ａｌ部分
５２ Ａｌ−Ｓｉ混合膜
５３ Ｓｉマトリックス
６２ 絶縁体
６３ アルミニウムシリコンゲルマニウム混合体
６４ ドレイン
６５ ゲート絶縁物
６６ ゲート電極
６７ ソース

Claims (23)

  1. Ａｌを主成分とした複数のシリンダーと、前記複数のシリンダーを取り囲むＳｉ又は／及びＧｅを主成分としたマトリックス領域とを有する混合膜状のナノ構造体であって、
    前記混合膜はＳｉ又は／及びＧｅの総量が２０ａｔｏｍｉｃ％以上７０ａｔｏｍｉｃ％以下の割合で含まれており、前記シリンダーは規則配列しており、前記シリンダーの径が１ｎｍ以上３０ｎｍ以下であり、且つ前記シリンダーどうしの間隔が３０ｎｍ以下であるナノ構造体。
  2. 前記シリンダーの規則配列がハニカム配列である請求項１に記載のナノ構造体。
  3. 前記混合膜中のＳｉ又は／及びＧｅの合計の割合が２５ａｔｏｍｉｃ％以上６５ａｔｏｍｉｃ％以下である請求項１に記載のナノ構造体。
  4. 前記混合膜中のＳｉ又は／及びＧｅの合計の割合が３０ａｔｏｍｉｃ％以上６０ａｔｏｍｉｃ％以下である請求項３に記載のナノ構造体。
  5. 前記シリンダーの平均径が２ｎｍ以上８ｎｍ以下である請求項１又は２に記載のナノ構造体。
  6. 前記シリンダーの間隔が、１０ｎｍ以下である請求項１又は２に記載のナノ構造体。
  7. 前記マトリックス領域は、非晶質のＳｉとＧｅを主成分に含むことを特徴とする請求項１から６のいずれか１項に記載のナノ構造体。
  8. 前記マトリックス領域は、非晶質のＳｉであることを特徴とする請求項７に記載のナノ構造体。
  9. 前記混合膜が基板上に形成されている請求項１又は２に記載のナノ構造体。
  10. 前記基板上の一部に配線を有する請求項９に記載の電子デバイス装置。
  11. 基板上にＡｌを優先的に成長させるための規則的領域を形成し、その後Ｓｉ又は／及びＧｅの総量が２０ａｔｏｍｉｃ％以上７０ａｔｏｍｉｃ％以下の割合で含まれたＡｌとＳｉ又は／及びＧｅとを主成分とした混合膜を形成して、直径が１ｎｍ以上３０ｎｍ以下であり間隔が３０ｎｍ以下であるＡｌを主成分とした複数のシリンダーと、前記複数のシリンダーを取り囲むＳｉ又は／及びＧｅを主成分としたマトリックス領域とを有する混合膜を作製する、混合膜状のナノ構造体の製造方法。
  12. 前記規則的領域が、ハニカム配列もしくはハニカム配列の一部のパターンを有する領域である請求項１１に記載のナノ構造体の製造方法。
  13. 前記ハニカム配列もしくはハニカム配列の一部の領域が、グラファイト配列である請求項１２に記載のナノ構造体の製造方法。
  14. 前記Ａｌを優先的に成長させる規則的領域が、Ａｌを主成分とする突起である請求項１１〜１３のいずれか１項に記載のナノ構造体の製造方法。
  15. 前記Ａｌを主成分とする突起が、Ａｌを主成分とした膜の陽極酸化、及びＡｌの陽極酸化皮膜のエッチングにより作製された請求項１４に記載のナノ構造体の製造方法。
  16. 前記混合膜の形成方法が、非平衡状態で物質を形成する成膜法である請求項１１〜１５のいずれか１項に記載のナノ構造体の製造方法。
  17. 前記非平衡状態で物質を形成する成膜法がスパッタリング法である請求項１６に記載のナノ構造体の製造方法。
  18. 前記非平衡状態で物質を形成する成膜において、基板温度が２００℃以下である請求項１６に記載のナノ構造体の製造方法。
  19. 前記Ｓｉ又は／及びＧｅの総量が２５ａｔｏｍｉｃ％以上６５ａｔｏｍｉｃ％以下の割合である請求項１１に記載のナノ構造体の製造方法。
  20. 前記Ｓｉ又は／及びＧｅの総量が３０ａｔｏｍｉｃ％以上６０ａｔｏｍｉｃ％以下の割合である請求項１１に記載のナノ構造体の製造方法。
  21. 前記マトリクス領域がＳｉである請求項１１、１９又は２０に記載のナノ構造体の製造方法。
  22. 第１の材料と第２の材料を含み構成される構造体であって、該第１の材料を含み構成される柱状の部材が、該第２の材料を含み構成される領域に取り囲まれており、且つ該構造体には該第２の材料が、該第１の材料と第２の材料の全量に対して２０ａｔｏｍｉｃ％以上７０ａｔｏｍｉｃ％以下の割合で含まれており、且つ前記柱状の部材は予め設けられた成長開始部上に配置されていることを特徴とする構造体。
  23. 成長開始部を有する基板を用意する工程、該基板上に第１の材料を含み構成される柱状の部材と、第２の材料を含み構成され該柱状の部材を取り囲む領域とを有する構造体であって、該構造体に該第２の材料が、該第１の材料と第２の材料の全量に対して２０ａｔｏｍｉｃ％以上７０ａｔｏｍｉｃ％以下の割合で含まれるように該構造体を形成する工程を有することを特徴とする構造体の製造方法。
JP2002363128A 2002-12-13 2002-12-13 ナノ構造体、電子デバイス、及びその製造方法 Expired - Fee Related JP4428921B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002363128A JP4428921B2 (ja) 2002-12-13 2002-12-13 ナノ構造体、電子デバイス、及びその製造方法
PCT/JP2003/015948 WO2004054922A2 (en) 2002-12-13 2003-12-12 Nanostructure, electronic device and method of manufacturing the same
AU2003285771A AU2003285771A1 (en) 2002-12-13 2003-12-12 Nanostructure, electronic device and method of manufacturing the same
US10/533,565 US7348670B2 (en) 2002-12-13 2003-12-12 Nanostructure, electronic device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002363128A JP4428921B2 (ja) 2002-12-13 2002-12-13 ナノ構造体、電子デバイス、及びその製造方法

Publications (3)

Publication Number Publication Date
JP2004193523A true JP2004193523A (ja) 2004-07-08
JP2004193523A5 JP2004193523A5 (ja) 2006-01-19
JP4428921B2 JP4428921B2 (ja) 2010-03-10

Family

ID=32588190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002363128A Expired - Fee Related JP4428921B2 (ja) 2002-12-13 2002-12-13 ナノ構造体、電子デバイス、及びその製造方法

Country Status (4)

Country Link
US (1) US7348670B2 (ja)
JP (1) JP4428921B2 (ja)
AU (1) AU2003285771A1 (ja)
WO (1) WO2004054922A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100481211C (zh) * 2004-12-27 2009-04-22 株式会社东芝 垂直磁记录介质和磁记录/再现装置
JP2009539635A (ja) * 2006-06-12 2009-11-19 ザ クイーンズ ユニヴァーシティ オブ ベルファスト 改良型のプラズモンカップリング装置
JP2013527596A (ja) * 2010-03-24 2013-06-27 ボード オブ トラスティーズ オブ ザ レランド スタンフォード ジュニア ユニバーシティ 原子層堆積による量子閉じ込め構造の照射誘起核形成

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4434575B2 (ja) * 2002-12-13 2010-03-17 キヤノン株式会社 熱電変換素子及びその製造方法
JP4464041B2 (ja) * 2002-12-13 2010-05-19 キヤノン株式会社 柱状構造体、柱状構造体を有する電極、及びこれらの作製方法
WO2005014893A1 (en) * 2003-08-11 2005-02-17 Canon Kabushiki Kaisha Method for production of structure and porous member
JP4707995B2 (ja) * 2004-11-05 2011-06-22 富士フイルム株式会社 規則配列したナノ構造材料
US7592255B2 (en) 2004-12-22 2009-09-22 Hewlett-Packard Development Company, L.P. Fabricating arrays of metallic nanostructures
US20080197440A1 (en) * 2005-06-02 2008-08-21 Misuzu R & D Ltd. Nonvolatile Memory
US8691011B2 (en) * 2006-03-08 2014-04-08 Qunano Ab Method for metal-free synthesis of epitaxial semiconductor nanowires on si
US7968359B2 (en) * 2006-03-10 2011-06-28 Stc.Unm Thin-walled structures
WO2008048704A2 (en) * 2006-03-10 2008-04-24 Stc.Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
EP2091862B1 (en) * 2006-12-22 2019-12-11 QuNano AB Elevated led and method of producing such
US8183587B2 (en) * 2006-12-22 2012-05-22 Qunano Ab LED with upstanding nanowire structure and method of producing such
EP2126986B1 (en) * 2006-12-22 2019-09-18 QuNano AB Led with upstanding nanowire structure and method of producing such
US8049203B2 (en) 2006-12-22 2011-11-01 Qunano Ab Nanoelectronic structure and method of producing such
WO2008085129A1 (en) 2007-01-12 2008-07-17 Qunano Ab Nitride nanowires and method of producing such
WO2010022064A1 (en) * 2008-08-21 2010-02-25 Nanocrystal Corporation Defect-free group iii - nitride nanostructures and devices using pulsed and non-pulsed growth techniques
US20110162702A1 (en) * 2010-01-06 2011-07-07 International Business Machines Corporation Quasi-pyramidal textured surfaces using phase-segregated masks
JP6196987B2 (ja) 2012-02-14 2017-09-13 ヘキサジェム アーベー 窒化ガリウムナノワイヤに基づくエレクトロニクス
CN103928582B (zh) * 2012-08-28 2017-09-29 晶元光电股份有限公司 一种化合物半导体元件及其制备方法
JP6289157B2 (ja) 2013-03-05 2018-03-07 キヤノン株式会社 シンチレータ及び放射線検出器
CN105659383A (zh) 2013-10-21 2016-06-08 传感器电子技术股份有限公司 包括复合半导体层的异质结构
KR20160006335A (ko) * 2014-07-08 2016-01-19 삼성디스플레이 주식회사 박막트랜지스터 기판, 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
CN108063187B (zh) * 2017-12-18 2021-01-26 苏州大学 一种铝纳米粒子阵列、制备方法及其应用

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0865078A1 (en) * 1997-03-13 1998-09-16 Hitachi Europe Limited Method of depositing nanometre scale particles
US6231744B1 (en) * 1997-04-24 2001-05-15 Massachusetts Institute Of Technology Process for fabricating an array of nanowires
JP3902883B2 (ja) * 1998-03-27 2007-04-11 キヤノン株式会社 ナノ構造体及びその製造方法
US6401526B1 (en) * 1999-12-10 2002-06-11 The Board Of Trustees Of The Leland Stanford Junior University Carbon nanotubes and methods of fabrication thereof using a liquid phase catalyst precursor
EP1129990A1 (en) * 2000-02-25 2001-09-05 Lucent Technologies Inc. Process for controlled growth of carbon nanotubes
DE10036897C1 (de) * 2000-07-28 2002-01-03 Infineon Technologies Ag Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors
TWI292583B (en) * 2000-08-22 2008-01-11 Harvard College Doped elongated semiconductor articles, growing such articles, devices including such articles and fabicating such devices
US7301199B2 (en) * 2000-08-22 2007-11-27 President And Fellows Of Harvard College Nanoscale wires and related devices
DE60135775D1 (de) * 2000-12-11 2008-10-23 Harvard College Vorrichtung enthaltend nanosensoren zur ekennung eines analyten und verfahren zu ihrer herstellung
WO2002080280A1 (en) * 2001-03-30 2002-10-10 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
US6709929B2 (en) * 2001-06-25 2004-03-23 North Carolina State University Methods of forming nano-scale electronic and optoelectronic devices using non-photolithographically defined nano-channel templates
WO2003078687A1 (fr) * 2002-03-15 2003-09-25 Canon Kabushiki Kaisha Materiau poreux et son procede de production
WO2003078688A1 (en) * 2002-03-15 2003-09-25 Canon Kabushiki Kaisha Porous material and process for producing the same
JP4464041B2 (ja) 2002-12-13 2010-05-19 キヤノン株式会社 柱状構造体、柱状構造体を有する電極、及びこれらの作製方法
JP4434575B2 (ja) * 2002-12-13 2010-03-17 キヤノン株式会社 熱電変換素子及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100481211C (zh) * 2004-12-27 2009-04-22 株式会社东芝 垂直磁记录介质和磁记录/再现装置
US7666531B2 (en) 2004-12-27 2010-02-23 Kabushiki Kaisha Toshiba Perpendicular magnetic recording medium and magnetic recording/reproduction apparatus
JP2009539635A (ja) * 2006-06-12 2009-11-19 ザ クイーンズ ユニヴァーシティ オブ ベルファスト 改良型のプラズモンカップリング装置
JP2013527596A (ja) * 2010-03-24 2013-06-27 ボード オブ トラスティーズ オブ ザ レランド スタンフォード ジュニア ユニバーシティ 原子層堆積による量子閉じ込め構造の照射誘起核形成

Also Published As

Publication number Publication date
US7348670B2 (en) 2008-03-25
AU2003285771A1 (en) 2004-07-09
WO2004054922A3 (en) 2005-04-28
WO2004054922A2 (en) 2004-07-01
AU2003285771A8 (en) 2004-07-09
JP4428921B2 (ja) 2010-03-10
US20060112466A1 (en) 2006-05-25

Similar Documents

Publication Publication Date Title
JP4428921B2 (ja) ナノ構造体、電子デバイス、及びその製造方法
JP4970038B2 (ja) ナノスケール繊維構造の合成方法およびその繊維構造を含む電子機器コンポーネント
US7892979B2 (en) Columnar structured material and method of manufacturing the same
Wu et al. Growth of Au-catalyzed ordered GaAs nanowire arrays by molecular-beam epitaxy
US7259099B2 (en) Strongly textured atomic ridge nanowindows
US20060032526A1 (en) Thermoelectric conversion material, thermoelectric conversion device and manufacturing method thereof
US9099307B2 (en) Method for making epitaxial structure
US20130285115A1 (en) Eptaxial structure
WO2003078687A1 (fr) Materiau poreux et son procede de production
US20130285016A1 (en) Epitaxial structure
US20130285212A1 (en) Epitaxial structure
US20130288459A1 (en) Method for making epitaxial structure
US9105484B2 (en) Epitaxial stucture
JP2006512218A (ja) ナノチューブを製造する犠牲テンプレート方法
JP4035453B2 (ja) 構造体、構造体の製造方法、及び該構造体を用いたデバイス
JP2005059135A (ja) カーボンナノチューブを用いたデバイス及びその製造方法
Yin et al. Fabrication of highly ordered anodic aluminium oxide templates on silicon substrates
Ding et al. Fabrication of highly ordered nanocrystalline Si: H nanodots for the application of nanodevice arrays
JP4780546B2 (ja) カーボンナノチューブの作製方法及び電流制御素子の作製方法
JP4035458B2 (ja) 多孔質体の製造方法
Raimundo et al. Self-assembled systems obtained by chemical and electrochemical techniques for photonic crystal fabrication
KR101067381B1 (ko) 나노선 수평 성장을 위한 금속촉매의 측면 증착방법 및 이를 이용하여 수평 성장된 나노선의 제조방법
JP2005060763A (ja) 多孔質膜、及びその製造方法
JP2007039297A (ja) カーボンナノチューブの形成方法
JP2005059134A (ja) 構造体、及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051130

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131225

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees