CN103700660A - 一种全环栅cmos场效应晶体管和制备方法 - Google Patents
一种全环栅cmos场效应晶体管和制备方法 Download PDFInfo
- Publication number
- CN103700660A CN103700660A CN201310676287.5A CN201310676287A CN103700660A CN 103700660 A CN103700660 A CN 103700660A CN 201310676287 A CN201310676287 A CN 201310676287A CN 103700660 A CN103700660 A CN 103700660A
- Authority
- CN
- China
- Prior art keywords
- nano
- dimensional
- wire array
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种全环栅CMOS场效应晶体管和制备方法,主要包括硅或SOI衬底和n型及p型高迁移率材料的无转移集成,设计三维多层高迁移率材料的结构及其外延生长,制备横向三维p型和n型单片集成纳米线阵列,得到全环栅CMOS场效应晶体管。本发明能够更好的满足10nm以下技术节点对器件性能提出的更高要求。
Description
技术领域
本发明涉及场效应管技术领域,特别是涉及一种基于硅基三维纳米线阵列的全环栅CMOS场效应晶体管和制备方法。
背景技术
以半导体器件、集成电路为核心的电子信息产业已超过以汽车、石油、钢铁为代表的传统工业成为当前第一大产业,成为改造和拉动传统产业迈向数字时代的强大引擎和雄厚基石。作为电子信息产业基础的半导体器件、集成电路产业,对于推动我国经济发展,促进科技进步,增强我国综合实力以及建设创新型国家具有重要意义。
Si基III-V族CMOS材料和器件是目前国际上竞相开展的新一代晶体管核心技术。针对22nm技术节点,Intel,IBM,Samsung等都采用FinFET技术。针对10nm及以下技术节点,栅极对沟道电场的调控要求更高,进而提出全环栅的概念。而基于纳米线的全环栅CMOS场效应晶体管由于其几乎全包围的设计,使栅极能够更大程度地控制纳米线内部电场分布,实现电场和载流子浓度调控,增大开态电流,增大开关比,同时有利于提高集成度。
基于纳米线的全环栅场MOS效应管最大程度发挥了栅极对沟道的电场调控能力,特别是基于横向二维或三维纳米线阵列的全环栅CMOS场效应晶体管,在提高性能的同时提高了集成度。虽然目前国际上和国内许多研究机构都在研制半导体纳米线,但是只有极少数的研究组能够成功研制。目前国际上纳米线多采用竖向排列,实现竖向纳米线主要有两种方案,一是通过至上而下的刻蚀形成竖状纳米线,多用于硅纳米线的制备(德国赵清太小组,IEEEEDL,33(2012)1535;法国LAAS/IEMN联合小组,Nanoscale5(2013)2437);另外一种是通过自下而上的选择性生长形成竖状纳米线(InGaAs/InAlAsCore-shell纳米线,日本北海道大学,Nature,488(2012)189)。横向纳米线仅有美国普渡大学叶培德小组2012年在InP基上通过刻蚀的方法形成二维横向纳米线阵列,并基于此研制了InGaAs全环栅MOS场效应管(IEDM12-531)。
10nm及以下技术节点对器件性能提出更高的要求,尤其是对高迁移率的追求,导致越来越多的机构正在研发新型沟道材料。国际半导体技术蓝图(ITRS)已经把III-V族和锗高迁移率沟道技术作为未来的半导体技术发展的主流技术,原因在于III-V族材料有较高的电子迁移率,而锗材料有较高的空穴迁移率,而要实现CMOS必须把n型和p型沟道材料集成在同一衬底上,在技术上具有很高的挑战性。另外,IBM在1996年理论上预言了张应变Ge材料可以同时具有很高的电子和空穴迁移率,当张应变达到1.5%时,电子迁移率理论预言可以达到12000cm2/Vs,空穴迁移率达到20000cm2/Vs(J.Appl.Phys.80(1996)2234),利用张应变Ge有望同时实现高性能n型和p型沟道材料。
界面失配调控方法(interfacial misfit,IMF)大失配外延材料生长
硅基光电子学中最关键的技术瓶颈是缺乏高质量的硅基化合物材料,目前通常采用混合集成(Nature Photonics4,511(2010))的方法把III-V族激光器材料键合到硅基上,但是这两种材料衬底尺寸差异很大,很难获得高质量的材料。而通过界面失配调控方法(interfacial misfit,IMF),则有望在大尺寸硅基衬底上实现硅/III-V族材料融合,同时还可以使用CMOS工艺降低器件成本。IMF方法是通过在衬底上生长90度位错的薄膜,使得绝大部分位错限制在界面处,应力弛豫在界面处完成,从而获得高质量的大晶格失配的材料。利用IMF生长技术,和超薄的AlSb层释放晶格应力,获得低位错密度、表面平整的高质量硅基GaSb缓冲层,从而获得高质量的硅基锑化物材料体系。IMF方法是现有采用单片集成方法在硅基上实现高质量化合物材料的最佳途径,深入开展硅基IMF生长技术的研究将对硅基光电子学领域科学技术的发展带来很大推动。
发明内容
本发明所要解决的技术问题是提供一种基于硅基三维纳米线阵列的全环栅CMOS场效应晶体管及其制备方法,能够更好的满足10nm以下技术节点对器件性能提出的更高要求。
本发明解决其技术问题所采用的技术方案是:提供一种基于硅基三维纳米线阵列的全环栅CMOS场效应晶体管,包括硅基底,所述硅基底上生长有n型横向三维单片集成的高迁移率纳米线阵列和p型横向三维单片集成的高迁移率纳米线阵列;所述n型横向三维单片集成的高迁移率纳米线阵列和p型横向三维单片集成的高迁移率纳米线阵列间隔排列。
所述n型横向三维单片集成的高迁移率纳米线阵列的材料为(InxGa1-x)(AsySb1-y)或张应变锗;所述p型横向三维单片集成的高迁移率纳米线阵列的材料为(InxGa1-x)Sb或张应变锗。
所述n型横向三维单片集成的高迁移率纳米线阵列和p型横向三维单片集成的高迁移率纳米线阵列均为多层结构。
本发明解决其技术问题所采用的技术方案是:还提供一种基于硅基三维纳米线阵列的全环栅CMOS场效应晶体管的制备方法,包括以下步骤:
(1)生长基于硅基的n型单片集成的高迁移率材料结构和p型单片集成的高迁移率材料结构;
(2)制备n型横向三维单片集成的高迁移率纳米线阵列和p型横向三维单片集成的高迁移率纳米线阵列的器件;
(3)采用原子层沉积技术实现纳米线周围栅介质和金属栅极材料全包围,制备全环栅CMOS场效应晶体管。
所述步骤(1)包括以下子步骤:采用高迁移率的III-V族材料或者锗作为沟道材料,采用外延生长技术实现沟道材料和硅基材料的无转移集成,并且在硅基材料上间隔生长p型沟道材料和n型沟道材料,所述p型沟道材料和n型沟道材料之间填充可选择性腐蚀的材料作为腐蚀牺牲层。
所述外延生长技术包括分子束外延和金属有机物气相沉。
所述步骤(2)还包括以下子步骤:
(21)利用电子束曝光技术,在材料芯片表面制备纳米线光刻掩膜,定义源/漏区域和纳米线阵列尺寸;
(22)利用干法刻蚀技术,刻蚀沟槽区的叠层直到停止层,在器件上形成横向纳米带结构;
(23)利用选择性湿法腐蚀,形成横向二维纳米线双极型混合阵列;
(24)利用光学曝光和选择性湿法腐蚀,对纳米线阵列进行区域选择性腐蚀,获得n型区的横向二维纳米线阵列和p型区的横向二维纳米线阵列。
所述步骤(22)中采用AFM、SEM、EDX、TEM、Raman测试技术对制备的纳米带结构进行测量、表征,进而指导纳米线阵列制备工艺的优化。
所述步骤(3)中利用原子层技术实现纳米线周围栅介质和金属栅极材料全包围,具体包括以下子步骤:
(31)样品表面自然氧化物清洗,利用原子层沉积设备进行样品表面等离子体钝化;
(32)采用等离子体增强方法原位生长高k栅介质,实现高k介质层对纳米线的全包围;
(33)采用原子层沉积原位生长栅极材料,实现纳米线侧面栅极材料全包围;
(34)通过电子束曝光定义栅极,采用溅射方法生长栅极金属;
(35)通过电子束曝光定义源极和漏极,采用溅射方法生长金属电极。
所述n型横向三维单片集成的高迁移率纳米线阵列和p型横向三维单片集成的高迁移率纳米线阵列均为多层结构。
有益效果
由于采用了上述的技术方案,本发明与现有技术相比,具有以下的优点和积极效果:
本发明基于硅基的n型和p型单片集成的新型高迁移率材料结构,利用外延生长技术实现硅基和n型及p型新型高迁移率材料的无转移集成;纳米线阵列结构采用横向、多层设计;采用高精度的电子束曝光定义纳米线图形,利用干法刻蚀和化学腐蚀技术,实现n型和p型横向三维单片集成的高迁移率纳米线阵列;针对横向三维III-V族和锗高迁移率纳米线阵列,利用原子层沉积(ALD)技术实现纳米线周围栅介质和金属栅极材料全包围,研制全环栅CMOS场效应晶体管。基于本发明可以实现新型高迁移率全环栅CMOS场效应晶体管阵列,为大规模集成电路中的10nm以下技术节点提供技术积累。
附图说明
图1是三维单片集成的高迁移率纳米线阵列材料结构示意图;
图2是三维单片集成的高迁移率纳米线阵列的器件工艺流程图;
图3是三维单片集成的高迁移率纳米线阵列器件结构示意图;
图4是基于单片集成三维纳米线阵列的全环栅场CMOS效应管的结构侧面剖视示意图;
图5是基于硅基的InGaAs/GaSb多层纳米材料结构示意图;
图6是基于硅基的InGaAs/Tensile Strained Ge多层纳米材料结构示意图。
具体实施方式
下面结合具体实施例,进一步阐述本发明。应理解,这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解,在阅读了本发明讲授的内容之后,本领域技术人员可以对本发明作各种改动或修改,这些等价形式同样落于本申请所附权利要求书所限定的范围。
本发明的实施方式涉及一种基于硅基三维纳米线阵列的全环栅CMOS场效应晶体管,包括硅基底,所述硅基底上生长有n型横向三维单片集成的高迁移率纳米线阵列和p型横向三维单片集成的高迁移率纳米线阵列;所述n型横向三维单片集成的高迁移率纳米线阵列和p型横向三维单片集成的高迁移率纳米线阵列间隔排列。
本发明主要包括:(1)设计基于硅基的n型和p型单片集成的新型高迁移率材料结构,利用外延生长技术实现硅基和n型及p型新型高迁移率材料的无转移集成;(2)为增加单位面积内的纳米线数目,提高集成度,高迁移率材料的纳米线阵列结构采用横向、多层设计;(3)采用高精度的电子束曝光定义纳米线图形,然后结合多层单片集成双极型高迁移率材料结构中的腐蚀牺牲层的设计,利用干法刻蚀和化学腐蚀技术,最终实现n型和p型横向三维单片集成的高迁移率纳米线阵列;(4)针对横向三维III-V族高迁移率纳米线阵列,利用原子层沉积(ALD)技术实现纳米线周围栅介质和金属栅极材料全包围,制备全环栅CMOS场效应晶体管。
(1)设计并生长基于硅基的n型和p型单片集成的新型高迁移率材料结构
本发明是基于硅基材料实现纳米线阵列,因此硅基和新型高迁移率材料的无转移集成是本发明专利的基础。国际半导体技术蓝图(ITRS)已经把III-V族和Ge高迁移率沟道技术作为未来的半导体技术发展的主流技术,原因在于III-V族材料有较高的电子迁移率,Ge材料有较高的空穴迁移率。本发明中,采用高迁移率的III-V族材料或者锗作为沟道材料,采用外延生长技术实现新型沟道材料和硅基材料的无转移集成。同时考虑到本发明中的器件制备部分,p型和n型沟道材料间隔生长,p型和n型沟道材料之间填充可选择性腐蚀的材料作为腐蚀牺牲层。所有沟道材料均利用外延生长技术实现,沟道材料的厚度由纳米线尺寸决定,填充层的厚度由纳米线之间的间距和器件工艺要求决定,具体材料结构如图1所示。
(2)纳米线阵列结构采用横向、多层设计
为了增加单位面积内的纳米线数目,提高集成度,本发明提出的单片集成n型、p型纳米线阵列采用横向、多层设计。
(3)n型和p型横向三维单片集成的高迁移率纳米线阵列的器件制备
首先利用电子束曝光技术,在材料芯片表面制备纳米线光刻掩膜;然后利用干法刻蚀技术,优化刻蚀工艺,在器件上制备横向纳米带。纳米带中包含n型纳米线、p型纳米线和以及两种纳米线之间的填充材料,利用合适的选择性腐蚀剂对纳米带器件结构进行化学腐蚀。首先利用选择性腐蚀纳米线阵列中的填充材料,形成n型和p型纳米线相间的阵列;再利用分区域选择性腐蚀n型和p型沟道材料,从而获得相应的p型和n型沟道纳米线阵列。具体工艺流程和阵列结构示意图参见图2和图3。
(4)原子层沉积(ALD)技术实现纳米线周围栅介质和金属栅极材料全包围,制备全环栅CMOS场效应晶体管
利用原子层淀积设备进行样品表面等离子体钝化,然后利用等离子体增强方法原位生长高k栅介质,优化工艺参数,实现高k介质层对纳米线的全包围;再原位生长栅极材料,实现纳米线侧面栅极材料全包围,以利于形成全环栅结构;最后电子束曝光定义栅、源、漏极,溅射方法生长金属电极。最终器件结构见图4。
下面以两个具体的实施例进一步说明本发明。
实施例1基于硅基InGaAs/GaSb三维纳米线阵列的全环栅CMOS场效应晶体管
实施步骤:
基于本发明设计的基于硅基InGaAs/GaSb三维纳米线阵列的全环栅CMOS场效应晶体管,具体实施步骤包括以下几个方面:(1)设计新型硅基InGaAs/GaSb高迁移率材料结构,利用分子束外延生长技术实现硅基的无转移集成;(2)纳米线阵列结构采用横向、多层设计;(3)结合材料结构设计,利用电子束曝光、干法刻蚀和化学腐蚀技术,实现单片集成的高迁移率纳米线阵列;(4)利用ALD技术制备全环栅CMOS场效应晶体管。
(1)选取合适的高迁移率III-V族材料作为纳米线材料,InGaAs为n型沟道材料(迁移率达到10000cm2/Vs),GaSb作为p型沟道材料(迁移率达到900cm2/Vs)。采用界面失配调控方法(Interface Misfit,IMF,利用超薄的AlSb层释放晶格应力,在硅基上获得低位错密度、表面平整的高质量GaSb缓冲层。针对n型InGaAs和p型GaSb高迁移率三维纳米线阵列,交替生长n型InGaAs和p型GaSb高迁移率材料,之间生长AlSb腐蚀牺牲层,优化设计多层纳米材料结构,结构示意图见图5。优化分子束外延工艺参数,比如衬底温度、V/III比、生长速度以及表面剂效应等,掌握获得高质量外延材料的关键技术。
(2)采用电子束曝光在材料表面定义纳米线图形;然后利用干法刻蚀和选择性化学腐蚀技术,结合多层高迁移率材料结构中的腐蚀牺牲层的设计,最终制备出横向三维的纳米线阵列,主要技术包括:
1)电子束曝光定义源/漏(S/D)区域;
2)电子束曝光定义纳米线阵列尺寸(W×L:30nm×100nm—80nm×100nm);
3)干法刻蚀沟槽区的叠层直到停止层,形成纳米带结构;
4)利用选择性湿法腐蚀,形成横向二维纳米线双极型混合阵列;
5)利用传统光学曝光和选择性湿法腐蚀,对纳米线阵列进行区域选择性腐蚀,获得n
型区和p型区的横向二维纳米线阵列。
优化刻蚀工艺参数,提高纳米线阵列的尺寸均匀性,实现工艺流程的可控性和稳定性。采用AFM、SEM、EDX、TEM、Raman等测试技术对制备的纳米线微结构进行测量、表征,进而指导纳米线阵列制备工艺的优化。
(3)针对横向三维III-V族高迁移率纳米线阵列,制备全环栅CMOS场效应晶体管。利用原子层沉积(ALD)技术实现纳米线周围栅介质和金属栅极材料全包围,以利于全环栅纳米阵列CMOS场效应晶体管制备,具体工艺流程如下:
1)样品表面自然氧化物清洗,利用ALD设备进行样品表面等离子体钝化;
2)等离子体增强方法原位生长高k栅介质,优化工艺参数,实现高k介质层对纳米线的全包围;
3)ALD原位生长栅极材料,优化生长条件,实现纳米线侧面栅极材料全包围,以利于形成全环栅结构;
4)电子束曝光定义栅极,溅射方法生长栅极金属;
5)电子束曝光定义源、漏,溅射方法生长金属电极。
不难发现,利用本发明中的设计和制造方法,基于硅基InGaAs/GaSb高迁移率材料的单片集成纳米线阵列,在该材料结构基础上可以利用原子层沉积的技术制备全环栅CMOS场效应晶体管。本发明为大规模集成电路中的10nm以下技术节点提供技术积累。
实施例2基于硅基InGaAs/张应变Ge单片集成三维纳米线阵列的全环栅CMOS场效应晶体管
实施步骤:
基于本发明专利设计的基于硅基InGaAs/张应变Ge单片集成三维纳米线阵列的全环栅CMOS场效应晶体管,具体实施步骤包括以下几个方面:(1)设计新型硅基InGaAs/张应变Ge高迁移率材料结构,利用分子束外延生长技术实现硅基的无转移集成;(2)纳米线阵列结构采用横向、多层设计;(3)结合材料结构设计,利用电子束曝光、干法刻蚀和化学腐蚀技术,实现单片集成的高迁移率纳米线阵列;(4)利用ALD技术制备全环栅CMOS场效应晶体管。
(1)IBM在1996年理论上预言了张应变Ge材料可以同时具有很高的电子和空穴迁移率,当张应变达到1.5%时,空穴迁移率达到20000cm2/Vs(J.Appl.Phys.80(1996)2234),利用张应变Ge有望实现高性能p型沟道材料。因此选取张应变Ge材料作为p型沟道材料,InGaAs作为n型沟道材料。首先采用AspectRatioTrapping技术在Si基上外延InP缓冲层,采用化学机械抛光法获得平整的InP缓冲层。然后在InP缓冲层上生长n型InGaAs和张应变Ge,InAlAs作为腐蚀牺牲层填充在n型和p型沟道材料之间。结构示意图见附图5。优化分子束外延工艺参数,比如衬底温度、V/III比、生长速度以及表面剂效应等,掌握获得高质量外延材料的关键技术。
(2)采用电子束曝光在材料表面定义纳米线图形;然后利用干法刻蚀和选择性化学腐蚀技术,结合多层高迁移率材料结构中的腐蚀牺牲层的设计,最终制备出横向三维的纳米线阵列,主要技术包括:
1)电子束曝光定义源/漏(S/D)区域;
2)电子束曝光定义纳米线阵列尺寸(W×L:30nm×100nm—80nm×100nm);
3)干法刻蚀沟槽区的叠层直到停止层,形成纳米带结构;
4)利用选择性湿法腐蚀,形成横向三维纳米线双极型混合阵列;
5)利用传统光学曝光和选择性湿法腐蚀,对纳米线阵列进行区域选择性腐蚀,获得n型区和p型区的横向三维纳米线阵列。
优化刻蚀工艺参数,提高纳米线阵列的尺寸均匀性,实现工艺流程的可控性和稳定性。采用AFM、SEM、EDX、TEM、Raman等测试技术对制备的纳米线微结构进行测量、表征,进而指导纳米线阵列制备工艺的优化。
(3)针对横向三维高迁移率纳米线阵列,制备全环栅CMOS场效应晶体管。利用原子层原子层(ALD)技术实现纳米线周围栅介质和金属栅极材料全包围,以利于全环栅纳米阵列CMOS场效应晶体管制备,具体工艺流程如下:
1)样品表面自然氧化物清洗,利用ALD设备进行样品表面等离子体钝化;
2)等离子体增强方法原位生长高k栅介质,优化工艺参数,实现高k介质层对纳米线的全包围;
3)ALD原位生长栅极材料,优化生长条件,实现纳米线侧面栅极材料全包围,以利于形成全环栅结构;
4)电子束曝光定义栅极,溅射方法生长栅极金属;
5)电子束曝光定义源、漏,溅射方法生长金属电极。
由此可见,利用本发明中的设计和制造方法,基于硅基InGaAs/张应变Ge高迁移率材料的单片集成三维纳米线阵列,在该材料结构基础上可以利用原子层沉积的技术制备全环栅CMOS场效应晶体管。本发明为大规模集成电路中的10nm以下技术节点提供技术积累。
Claims (10)
1.一种基于硅基三维纳米线阵列的全环栅CMOS场效应晶体管,包括硅基底,其特征在于,所述硅基底上生长有n型横向三维单片集成的高迁移率纳米线阵列和p型横向三维单片集成的高迁移率纳米线阵列;所述n型横向三维单片集成的高迁移率纳米线阵列和p型横向三维单片集成的高迁移率纳米线阵列间隔排列。
2.根据权利要求1所述的基于硅基三维纳米线阵列的全环栅CMOS场效应晶体管,其特征在于,所述n型横向三维单片集成的高迁移率纳米线阵列的材料为(InxGa1-x)(AsySb1-y)或张应变锗;所述p型横向三维单片集成的高迁移率纳米线阵列的材料为(InxGa1-x)Sb或张应变锗。
3.根据权利要求1所述的基于硅基三维纳米线阵列的全环栅CMOS场效应晶体管,其特征在于,所述n型横向三维单片集成的高迁移率纳米线阵列和p型横向三维单片集成的高迁移率纳米线阵列均为多层结构。
4.一种基于硅基三维纳米线阵列的全环栅CMOS场效应晶体管的制备方法,其特征在于,包括以下步骤:
(1)生长基于硅基的n型单片集成的高迁移率材料结构和p型单片集成的高迁移率材料结构;
(2)制备n型横向三维单片集成的高迁移率纳米线阵列和p型横向三维单片集成的高迁移率纳米线阵列的器件;
(3)采用原子层沉积技术实现纳米线周围栅介质和金属栅极材料全包围,制备全环栅CMOS场效应晶体管。
5.根据权利要求4所述的基于硅基三维纳米线阵列的全环栅CMOS场效应晶体管的制备方法,其特征在于,所述步骤(1)包括以下子步骤:采用高迁移率的III-V族材料或者锗作为沟道材料,采用外延生长技术实现沟道材料和硅基材料的无转移集成,并且在硅基材料上间隔生长p型沟道材料和n型沟道材料,所述p型沟道材料和n型沟道材料之间填充可选择性腐蚀的材料作为腐蚀牺牲层。
6.根据权利要求5所述的基于硅基三维纳米线阵列的全环栅CMOS场效应晶体管的制备方法,其特征在于,所述外延生长技术包括分子束外延和金属有机物气相沉。
7.根据权利要求4所述的基于硅基三维纳米线阵列的全环栅CMOS场效应晶体管的制备方法,其特征在于,所述步骤(2)还包括以下子步骤:
(21)利用电子束曝光技术,在材料芯片表面制备纳米线光刻掩膜,定义源/漏区域和纳米线阵列尺寸;
(22)利用干法刻蚀技术,刻蚀沟槽区的叠层直到停止层,在器件上形成横向纳米带结构;
(23)利用选择性湿法腐蚀,形成横向二维纳米线双极型混合阵列;
(24)利用光学曝光和选择性湿法腐蚀,对纳米线阵列进行区域选择性腐蚀,获得n型区的横向二维纳米线阵列和p型区的横向二维纳米线阵列。
8.根据权利要求7所述的基于硅基三维纳米线阵列的全环栅CMOS场效应晶体管的制备方法,其特征在于,所述步骤(22)中采用AFM、SEM、EDX、TEM、Raman测试技术对制备的纳米带结构进行测量、表征,进而指导纳米线阵列制备工艺的优化。
9.根据权利要求4所述的基于硅基三维纳米线阵列的全环栅CMOS场效应晶体管的制备方法,其特征在于,所述步骤(3)中利用原子层技术实现纳米线周围栅介质和金属栅极材料全包围,具体包括以下子步骤:
(31)样品表面自然氧化物清洗,利用原子层沉积设备进行样品表面等离子体钝化;
(32)采用等离子体增强方法原位生长高k栅介质,实现高k介质层对纳米线的全包围;
(33)采用原子层沉积原位生长栅极材料,实现纳米线侧面栅极材料全包围;
(34)通过电子束曝光定义栅极,采用溅射方法生长栅极金属;
(35)通过电子束曝光定义源极和漏极,采用溅射方法生长金属电极。
10.根据权利要求4所述的基于硅基三维纳米线阵列的全环栅CMOS场效应晶体管的制备方法,其特征在于,所述n型横向三维单片集成的高迁移率纳米线阵列和p型横向三维单片集成的高迁移率纳米线阵列均为多层结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310676287.5A CN103700660A (zh) | 2013-12-11 | 2013-12-11 | 一种全环栅cmos场效应晶体管和制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310676287.5A CN103700660A (zh) | 2013-12-11 | 2013-12-11 | 一种全环栅cmos场效应晶体管和制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103700660A true CN103700660A (zh) | 2014-04-02 |
Family
ID=50362139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310676287.5A Pending CN103700660A (zh) | 2013-12-11 | 2013-12-11 | 一种全环栅cmos场效应晶体管和制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103700660A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106601738A (zh) * | 2015-10-15 | 2017-04-26 | 上海新昇半导体科技有限公司 | 互补场效应晶体管及其制备方法 |
CN111435641A (zh) * | 2019-01-11 | 2020-07-21 | 中国科学院上海微系统与信息技术研究所 | 三维堆叠的环栅晶体管及其制备方法 |
WO2023060497A1 (zh) * | 2021-10-14 | 2023-04-20 | 上海集成电路制造创新中心有限公司 | 环栅器件制备的测试方法与系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090209071A1 (en) * | 2008-02-18 | 2009-08-20 | Samsung Elecronics Co., Ltd. | Methods of manufacturing semiconductor devices |
CN101894842A (zh) * | 2009-05-21 | 2010-11-24 | 国际商业机器公司 | 场效应晶体管反相器以及制造方法 |
CN102640271A (zh) * | 2009-12-04 | 2012-08-15 | 国际商业机器公司 | 全环栅纳米线场效应晶体管 |
US20130270512A1 (en) * | 2011-12-19 | 2013-10-17 | Marko Radosavljevic | Cmos implementation of germanium and iii-v nanowires and nanoribbons in gate-all-around architecture |
-
2013
- 2013-12-11 CN CN201310676287.5A patent/CN103700660A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090209071A1 (en) * | 2008-02-18 | 2009-08-20 | Samsung Elecronics Co., Ltd. | Methods of manufacturing semiconductor devices |
CN101894842A (zh) * | 2009-05-21 | 2010-11-24 | 国际商业机器公司 | 场效应晶体管反相器以及制造方法 |
CN102640271A (zh) * | 2009-12-04 | 2012-08-15 | 国际商业机器公司 | 全环栅纳米线场效应晶体管 |
US20130270512A1 (en) * | 2011-12-19 | 2013-10-17 | Marko Radosavljevic | Cmos implementation of germanium and iii-v nanowires and nanoribbons in gate-all-around architecture |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106601738A (zh) * | 2015-10-15 | 2017-04-26 | 上海新昇半导体科技有限公司 | 互补场效应晶体管及其制备方法 |
CN106601738B (zh) * | 2015-10-15 | 2018-08-24 | 上海新昇半导体科技有限公司 | 互补场效应晶体管及其制备方法 |
CN111435641A (zh) * | 2019-01-11 | 2020-07-21 | 中国科学院上海微系统与信息技术研究所 | 三维堆叠的环栅晶体管及其制备方法 |
WO2023060497A1 (zh) * | 2021-10-14 | 2023-04-20 | 上海集成电路制造创新中心有限公司 | 环栅器件制备的测试方法与系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9263520B2 (en) | Facilitating fabricating gate-all-around nanowire field-effect transistors | |
Wernersson et al. | III-V nanowires—Extending a narrowing road | |
Tomioka et al. | Selective-area growth of InAs nanowires on Ge and vertical transistor application | |
CN103280398B (zh) | 一种制备横向石墨烯pn结的方法 | |
CN102214684B (zh) | 一种具有悬空源漏的半导体结构及其形成方法 | |
Ning et al. | Interfacial charge transfers and interactions drive rectifying and negative differential resistance behaviors in InAs/graphene van der Waals heterostructure | |
TWI630719B (zh) | 磊晶再成長之異質結構奈米線側向穿隧場效電晶體 | |
CN102983171B (zh) | 垂直无结环栅mosfet器件的结构及其制造方法 | |
Kim et al. | Direct wafer bonding technology for large-scale InGaAs-on-insulator transistors | |
Waldron et al. | Replacement fin processing for III–V on Si: From FinFets to nanowires | |
CN103311305A (zh) | 硅基横向纳米线多面栅晶体管及其制备方法 | |
Wang et al. | Low-dimensional materials-based field-effect transistors | |
Thirunavukkarasu et al. | Gate-all-around junctionless silicon transistors with atomically thin nanosheet channel (0.65 nm) and record sub-threshold slope (43 mV/dec) | |
CN103426764A (zh) | 晶体管的形成方法 | |
CN107039514A (zh) | Iii‑v族纳米线隧穿fet的方法及结构 | |
CN102969360A (zh) | 一种iii-v族半导体纳米线阵列场效应晶体管 | |
CN103633123B (zh) | 一种纳米线衬底结构及其制备方法 | |
CN103700660A (zh) | 一种全环栅cmos场效应晶体管和制备方法 | |
Zhang et al. | New structure transistors for advanced technology node CMOS ICs | |
Kim et al. | High performance InGaAs-on-insulator MOSFETs on Si by novel direct wafer bonding technology applicable to large wafer size Si | |
CN103715195B (zh) | 一种基于硅基三维纳米阵列的全环栅cmos结构和制备方法 | |
Zhu et al. | A perspective on piezotronics and piezo-phototronics based on the third and fourth generation semiconductors | |
CN102214685B (zh) | 具有悬空源漏的半导体结构及其形成方法 | |
CN103779182A (zh) | 纳米线的制造方法 | |
CN104992972B (zh) | 基于soi衬底的横向纳米线叉指结构晶体管及制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140402 |
|
RJ01 | Rejection of invention patent application after publication |