CN103681290B - 硅化物的形成方法 - Google Patents
硅化物的形成方法 Download PDFInfo
- Publication number
- CN103681290B CN103681290B CN201210364884.XA CN201210364884A CN103681290B CN 103681290 B CN103681290 B CN 103681290B CN 201210364884 A CN201210364884 A CN 201210364884A CN 103681290 B CN103681290 B CN 103681290B
- Authority
- CN
- China
- Prior art keywords
- layer
- gate electrode
- mask layer
- sacrifice
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 80
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 62
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 14
- 238000011049 filling Methods 0.000 claims abstract description 3
- 239000000463 material Substances 0.000 claims description 77
- 238000005530 etching Methods 0.000 claims description 31
- 239000011248 coating agent Substances 0.000 claims description 19
- 238000000576 coating method Methods 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 19
- 230000008021 deposition Effects 0.000 claims description 16
- 239000000126 substance Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 238000005516 engineering process Methods 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 239000007792 gaseous phase Substances 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 238000000227 grinding Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000003701 mechanical milling Methods 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000006731 degradation reaction Methods 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000002184 metal Substances 0.000 description 22
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002085 persistent effect Effects 0.000 description 2
- -1 providing substrate Chemical compound 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 241000292525 Titanio Species 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种硅化物形成方法，包括：提供衬底；在所述衬底表面的栅介质层、栅电极层和第一掩膜层两侧形成侧墙；在衬底表面形成第一牺牲层；去除所述第一掩膜层，在栅电极层顶面和侧墙之间形成沟槽；在所述沟槽内形成覆盖栅电极顶面和沟槽侧壁的第二牺牲层，且位于沟槽侧壁的第二牺牲层宽度均一；在所述第二牺牲层表面形成第二掩膜层且所述第二掩膜层填充满所述沟槽；以第二掩膜层为掩膜，刻蚀第二牺牲层和栅电极层，直至去除部分厚度的栅电极层；在去除部分厚度的栅电极层表面形成硅化物层。所述形成的栅电极层表面积增大，有利于降级栅电极层的电阻，提高器件的运行速率。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种硅化物的形成方法。
背景技术
随着CMOS工艺的不断发展，亚微米器件得到了广泛的应用。然而，由于亚微米的MOS器件中形成的栅极和源/漏极接触区域细小，导致接触电阻和方块电阻增加。这使得半导体器件的运行速度大大下降。
自对准硅化物的形成工艺在栅极和源/漏区域形成硅化物可以有效的降低方块电阻和接触电阻。现有技术中自对准硅化物的形成工艺主要是通过蒸发或者溅射工艺在多晶硅表面形成金属层；退火处理，金属与多晶硅反应生成金属硅化物；去除未反应金属层。
更多关于自对准硅化物的形成方法，请参考美国专利US2007/0059878A1的公开文本。
随着栅极尺寸的进一步减小，需要进一步的降低栅电极层的电阻。
发明内容
本发明解决的问题是提供一种硅化物的形成方法，所述硅化物的形成方法形成的栅电极层具有较大的表面积，能有效降低栅电极层的方块电阻，提高半导体器件的运行速率。
为解决上述问题，本发明的技术方案提出了一种硅化物的形成方法，包括：提供衬底，所述衬底表面具有栅介质层、位于栅介质层表面的栅电极层和位于所述栅电极表面的第一掩膜层；在所述栅介质层、栅电极层和第一掩膜层两侧形成侧墙；在衬底表面形成第一牺牲层，所述第一牺牲层顶面与第一掩膜层顶面齐平；去除所述第一掩膜层，在栅电极层顶面和侧墙之间形成沟槽；在所述沟槽内形成覆盖栅电极顶面和沟槽侧壁的第二牺牲层，且位于沟槽侧壁的第二牺牲层宽度均一；在所述第二牺牲层表面形成第二掩膜层且所述第二掩膜层填充满所述沟槽；以第二掩膜层为掩膜，沿位于沟槽侧壁的第二牺牲层刻蚀第二牺牲层和栅电极层，直至去除部分厚度的栅电极层；去除第二掩膜层和第一牺牲层；在去除部分厚度的栅电极层表面形成硅化物层。
优选的，形成所述第二牺牲层和第二掩膜层的工艺为：在沟槽内壁和第一牺牲层表面形成第二牺牲材料层，在第二牺牲材料层表面形成第二掩膜材料层，所述第二掩膜材料层填充满所述沟槽；采用化学机械研磨工艺，以所述侧墙为研磨终止层，去除第一牺牲层表面的第二牺牲材料层和第二掩膜材料层，形成第二牺牲层和第二掩膜层，使第二牺牲层的暴露表面、第二掩膜层顶面与侧墙顶部齐平。
优选的，所述在沟槽内壁和第一牺牲层表面形成第二牺牲材料层的工艺为原子层沉积或化学气相沉积。
优选的，所述在第二牺牲层表面形成第二掩膜材料层的工艺为化学气相沉积。
优选的，所述位于沟槽侧壁的第二牺牲层宽度等于或大于5nm。
优选的，所述第二掩膜层的材料为无定形碳、氧化硅或氮氧化硅。
优选的，所述第二牺牲层的材料为多晶硅、氧化硅或氮化硅。
优选的，所述第二牺牲层和第二掩膜层采用不同的材料。
优选的，所述栅电极层的材料为多晶硅，所述栅介质层材料为氧化硅或氮氧化硅。
优选的，所述第一掩膜层的材料为氮化硅。
优选的，在衬底表面形成第一牺牲层，所述第一牺牲层表面与第一掩膜层顶面齐平的方法包括：采用化学气相沉积工艺在衬底、侧墙和第一掩膜层表面形成第一牺牲材料层；采用化学机械研磨工艺，以所述第一掩膜层为研磨终止层，形成表面与第一掩膜层顶面齐平的第一牺牲层。
优选的，在所述栅介质层、栅电极层和第一掩膜层两侧形成侧墙之前，在衬底表面、栅介质层、栅电极层和第一掩膜层的侧壁、第一掩膜层的顶面形成氧化物层，所述氧化物层的形成工艺为氧化或化学气相沉积。
优选的，所述侧墙材料为氮化硅。
优选的，所述第一牺牲层材料为无定形碳。
优选的，所述去除第一硬掩膜层的工艺是湿法刻蚀。
优选的，所述湿法刻蚀采用的刻蚀溶液为磷酸溶液。
优选的，沿位于沟槽侧壁的第二牺牲层刻蚀第二牺牲层和栅电极层，直至去除部分厚度的栅电极层的工艺为干法刻蚀。
优选的，去除所述第一牺牲层和所述第二掩膜层之后，若所述第二牺牲层的材料与栅电极层材料一致，则保留所述刻蚀后的第二牺牲层；若所述第二牺牲层的材料与栅电极层材料不同，则去除所述刻蚀后的第二牺牲层。
优选的，所述在去除部分厚度的栅电极层表面形成硅化物层的工艺为自对准硅化物工艺。
与现有技术相比，本发明具有以下优点：
本发明的技术方案，在栅电极层顶面形成覆盖栅电极顶面和沟槽侧壁的第二牺牲层，且位于沟槽侧壁的第二牺牲层宽度均一；以填充满所述沟槽剩余空间的第二掩膜层作为掩膜，沿位于沟槽侧壁的第二牺牲层刻蚀第二牺牲层和栅电极层，直至去除部分厚度的栅电极层。由于位于沟槽侧壁的第二牺牲层宽度均一，所以在第二掩膜层两侧，沿沟槽侧壁向下刻蚀的宽度一致。当栅电极的两边被刻蚀掉相同宽度和厚度之后，在栅电极和侧墙之间形成两道沟槽，形成了剖面为倒T形的栅电极层。通过控制位于沟槽侧壁的第二牺牲层宽度和刻蚀厚度，可以调整形成的剖面为倒T形的栅电极层的表面积以及所述栅电极层与侧墙之间形成两道沟槽的深宽比。合适的深宽比有利于后期在栅电极表面沉积金属层，形成高质量的硅化物层，提高器件的性能。
进一步的，本发明的技术方案采用原子层沉积或化学气相沉积工艺形成所述第二牺牲层。由于原子层沉积或化学气相沉积工艺沉积厚度均匀，可以在沟槽内壁均匀覆盖一层第二牺牲层，使得位于沟槽侧壁的第二牺牲层宽度均一。由于所述原子层沉积或化学气相沉积工艺的反应过程容易控制，能准确控制沉积的厚度，所以位于沟槽侧壁的第二牺牲层的宽度也能得到准确控制。本发明的技术方案不需要通过刻蚀工艺就能形成第二掩膜层，从而避免刻蚀过程中由于刻蚀的不均匀性带来的损伤或者侧刻蚀等问题，且第二掩膜层两侧的利用沉积工艺形成的第二牺牲层作为刻蚀区域比利用刻蚀工艺形成刻蚀窗口更容易控制刻蚀栅电极层之后在栅电极层两侧形成的沟槽的深宽比，有利于后续沉积金属层形成硅化物层。在整个过程中，只需采用一次刻蚀工艺，就能形成所述剖面为倒T形的栅电极层，工艺步骤简单，且形成的栅电极层的接触面积可控。
进一步的，本发明的技术方案在所述剖面为倒T形的栅电极层表面形成金属硅化物层。所述剖面为倒T形的栅电极层，与相同宽度的剖面为矩形的栅电极层相比，表面积增加，由于栅电极层电阻与栅电极层的面积成反比，所以，增加栅电极层表面积能够有效降低栅电极层的电阻。并且在所述剖面为倒T形的栅电极层表面形成金属硅化物，所述硅化物层面积也得到增加，进一步降低栅电极层电阻。降低栅电极层电阻，有助于提高器件的运行速率，提高集成电路的性能。
附图说明
图1至图12是本发明的实施例形成硅化物的剖面示意图。
具体实施方式
如背景技术中所述，现有技术中，在栅电极层上形成硅化物可以一定程度上降低栅极的电阻，但是随着栅电极层尺寸的进一步减小，栅电极层电阻进一步增加。
研究发现，栅电极层电阻随器件尺寸的减小而增加，这是由于栅长变得越来越短，并且由于边缘效应，窄的栅线条会比宽的栅线条的方块电阻高。而提高栅电极层的表面积可以降低栅电极层的电阻。
为此，本发明的实施例公开了一种硅化物的形成方法，所述硅化物的形成方法，提高栅电极层的面积，在此基础上再形成硅化物层，有效降低栅电极层的电阻。
下面结合附图，通过具体实施例，对本发明的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明的可实施方式的一部分，而不是其全部。根据这些实施例，本领域的普通技术人员在无需创造性劳动的前提下可获得的所有其它实施方式，都属于本发明的保护范围。
请参考图1，提供衬底100，所述衬底表面具有栅介质层101、栅介质层表面的栅电极层102和位于栅电极层表面的第一掩膜层103。
具体的，所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，可以是体材料也可以是复合结构如绝缘体上硅。本实施例中采用的半导体衬底是体硅。
所述栅介质层101的材料包括氧化硅，氮氧化硅等绝缘材料，本实施例中采用的栅介质层的材料为氧化硅。本实施例中，所述栅电极层材料为多晶硅，所述第一掩膜层的材料为氮化硅。
形成所述栅极结构的方法包括：首先在衬底表面沉积一层栅介质材料层，再在栅介质材料层表面沉积栅电极材料层，随后沉积第一掩膜材料层。最终在第一掩膜材料层表面形成光刻胶层，通过曝光显影在光刻胶层上形成刻蚀窗口。利用所述图形化的光刻胶层作为掩膜，由上至下依次刻蚀第一掩膜材料层、栅电极材料层、栅介质材料层至衬底表面，形成栅介质层101、栅电极层102和位于栅电极层表面的第一硬掩膜层103。
请参考图2，在衬底100表面，栅介质层101、栅电极层102、第一掩膜层103的侧壁和表面形成氧化物层104。
具体的，本实施例中所述氧化物层104的形成工艺为热氧化工艺，在本发明的其他实施例中，也可以采用其他干法氧化、湿法氧化或化学气相沉积的方法，形成所述氧化物层104。本实施例中，所述氧化物层104的材料为氧化硅。所述氧化物层104一方面可以减少由于刻蚀工艺对栅介质层101和栅电极层102的侧壁造成的损伤，另一方面在后期形成侧墙的工艺中，作为刻蚀的阻挡层，保护衬底，防止衬底被过刻蚀。采用干法或者湿法氧化工艺与化学气相沉积工艺相比，可以形成较薄的氧化物层，在本发明的其他实施例中，可以根据不同器件的需求，选择合适的工艺。在本发明的其他实施例中，也可以不形成所述氧化物层104。
请同时参考图3和图4，在栅极结构和第一掩膜层103两侧形成侧墙106。
具体的，所述侧墙106覆盖栅介质层101、栅电极层102和第一掩膜层103两侧的氧化物层，所述侧墙106的形成方法包括：如图3所示，在衬底100和氧化物层104表面沉积侧墙材料层105，本实施例中，所述侧墙材料为氮化硅。如图4所示，用干法刻蚀的方法刻蚀去除衬底表面以及氧化物层顶部的氮化硅层，形成侧墙106，所述侧墙覆盖所述栅极结构两侧的氧化物层。所述刻蚀以氧化物层104为终止层，保护衬底100和第一掩膜层103不被过刻蚀。所述侧墙106的高度高于栅电极层102的高度。
请参考图5，在衬底100表面和侧墙106两侧形成第一牺牲层107，所述第一牺牲层107的顶面与第一掩膜层103的顶面齐平。
具体的，本实施例中，所述第一牺牲层的材料是无定形碳。所述第一牺牲层107的表面与第一掩膜层103的表面齐平。本实施例中，形成所述第一牺牲层107的方法包括：在衬底100表面沉积所述第一牺牲材料层，使其填充满栅极结构两侧之后，通过化学机械研磨的方法，以所述第一掩膜层103为研磨终止层去除第一掩膜层上面的第一牺牲材料层以及氧化物层，形成与第一掩膜层103表面齐平的第一牺牲层107。
请参考图6，去除所述第一掩膜层103（如图5所示），在栅电极层102的顶面和侧墙之间形成沟槽。
具体的，所述去除第一掩膜层103的工艺为湿法刻蚀。本实施例中，所述湿法刻蚀采用的刻蚀溶液为磷酸溶液。去除所述第一掩膜层103之后，暴露出栅电极层102的顶面。本实施例中采用湿法刻蚀工艺去除所述第一掩膜层103，由于湿法刻蚀具有良好的刻蚀选择性，能够避免对栅电极层造成损伤。
请参考图7，在沟槽内壁和第一牺牲层表面形成第二牺牲材料层200。
具体的，所述第二牺牲材料层200的材料包括多晶硅、氧化硅或氮化硅，形成所述第二牺牲层的方法工艺是原子层沉积工艺或者化学气相沉积工艺。本实施例中，形成第二牺牲材料层200采用的材料为多晶硅，形成工艺为化学气相沉积。所述第二牺牲材料层200的厚度不小于5nm，所述厚度为后序刻蚀栅电极层的刻蚀宽度。本发明的其他实施例中，也可以采用原子层沉积的方法，形成所述第二牺牲材料层200。采用原子层沉积的方法，可以更精确的控制沉积的第二牺牲材料层200的厚度。
请参考图8，在第二牺牲材料层200表面，形成第二掩膜材料层210。
具体的，所述第二掩膜材料层210的材料包括无定形碳、氧化硅或氮氧化硅。所述第二掩膜材料层采用的材料应与本实施例中第二牺牲材料层的材料不同。本实施例中，第二掩膜材料层210所采用的材料为无定形碳。在本发明的其他实施例中，也可以是其他与第二牺牲材料层不同的掩膜材料，例如氧化硅或氮氧化硅。所述第二掩膜材料层210的形成工艺为化学气相沉积。所述第二掩膜材料层210覆盖于第二牺牲材料层200表面，并且填充满栅电极层102顶部的沟槽。
请参考图9，形成第二牺牲层201和第二掩膜层211，且第二牺牲层201和第二掩膜层211的顶面与侧墙106齐平。
具体的，所述使得第二牺牲层201和第二掩膜层211的表面与侧墙106齐平的工艺为化学机械研磨，以所述侧墙106为研磨终止层，去除第一牺牲层表面的第二牺牲材料层和第二掩膜材料层，只在栅电极层102顶部以及侧墙106内侧保留第二牺牲层201和第二掩膜层211，所述保留的第二牺牲层201和第二掩膜层211的高度与侧墙齐平。所述第二掩膜层两侧暴露出第二牺牲层的部分表面，所述暴露表面202的宽度相等并且为第二牺牲层材料层200的厚度。
请参考图10，以第二掩膜层211为掩膜，沿位于沟槽侧壁的第二牺牲层刻蚀第二牺牲层和栅电极层，直至去除部分厚度的栅电极层；
具体的，沿位于沟槽侧壁的第二牺牲层刻蚀第二牺牲层和栅电极层的工艺为干法刻蚀。以所述第二掩膜层211为掩膜，所述第二牺牲层的暴露表面202（如图9所示）为刻蚀窗口，向下依次刻蚀所述第二牺牲层201和栅电极层102。在所述部分第二牺牲层201和栅电极层102内刻蚀形成竖直方向的沟槽220，形成剖面为倒T形的栅电极层110。所述沟槽220深度大于第二掩膜层和第二牺牲层的总厚度，所述沟槽的底部位于栅介质层101上方的剖面为倒T形的栅电极层110内。由于第二掩膜层211两侧均有第二牺牲层201的暴露表面202（如图9所示），且所述暴露表面202的宽度相等，所以，刻蚀之后，在栅电极层的上部两侧边缘形成两道沟槽，所述沟槽的宽度等于第二牺牲层的厚度，最终形成剖面为倒T形的栅电极层。
在本发明的其他实施例中，如果采用的第二牺牲层材料与所述栅电极层102的材料相同，则所述刻蚀的沟槽220的底部也可以位于第二牺牲层201内。所述被刻蚀的第二牺牲层和栅电极层102构成剖面为倒T形的栅电极层。
请参考图11，去除所述第一牺牲层107（如图10所示）和第二掩膜层210。
具体的，由于所述第一牺牲层107和第二掩膜层210的材料均为无定形碳，所以，本实施中，采用灰化工艺去除所述第一牺牲层107（如图10所示）和第二掩膜层210。所述灰化工艺的反应气体为氧气，将所述氧气等离子体化，并利用所述氧气等离子体与无定形碳发生反应，生成挥发性的一氧化碳和二氧化碳，从而去除掉第一牺牲层107和第二掩膜层210。在本发明的实施例中，如果所述第一牺牲层107和第二掩膜层210的材料为其他材料，例如氧化硅、氮化硅等，也可以采用湿法刻蚀的方法将其去除。
去除所述第一牺牲层107（如图10所示）和第二掩膜层210后，剩余的第二牺牲层和原有的栅电极层形成新的剖面为倒T形的栅电极层。由于本实施例中，所述第二牺牲层采用的材料为多晶硅，栅电极层102的材料也是多晶硅，所以可以不去除所述第二牺牲层，所述第二牺牲层也成为形成的栅电极层的一部分。在本发明的其他实施例中，如果第二牺牲层与栅电极层采用的材料不同，则在去除掉第一牺牲层和第二掩膜层之后，还要去除所述第二牺牲层，剩余的栅电极层为剖面为倒T形的栅电极层。形成剖面为倒T形的栅电极层，与原栅电极层相比，表面积得到了增加，从而降低了栅电极层的电阻。
请参考图12，在剖面为倒T形的栅电极层表面形成硅化物层230。
具体的，所述硅化物层230的形成工艺为自对准硅化物工艺。在氧化物层104和栅电极层102和第二牺牲层201表面沉积一层金属层，所述金属层的形成工艺为蒸发、溅射、化学气相沉积或电镀工艺。所述金属层覆盖剖面为倒T形的栅电极层的表面，由于剖面为倒T形的栅电极层与侧墙之间形成沟槽，在所述沟槽内沉积所述金属层的质量受到沟槽深宽比的影响，如果所述沟槽宽度过小即第二牺牲层的厚度过小会使得金属层沉积的质量变差，从而影响后续形成的硅化物层的质量。所以，本实施例中，所述第二牺牲层的厚度大于5nm，即所述沟槽220的宽度大于5nm。
所述金属层的材料为包括Ni、Ta、Ti、W、Co、Pt或Pd中的一种或一种以上金属元素的单质或者化合物。本实施例中，采用的金属层材料为Ni。本发明的实施例中，采用两步硅化的工艺。首先，采用蒸发或溅射工艺在氧化物层104和栅电极层102和第二牺牲层200表面沉积Ni金属层，然后采用炉管或快速退火设备，在高纯的氮气环境中，低温快速退火，例如反应温度260℃，持续时间30秒，形成高阻态的富镍相硅化物；随后，采用湿法刻蚀的方法，去除多余的Ni金属层；最后，采用高温快速退火，例如反应温度500℃，持续时间30秒，使富镍相硅化物发生相变，形成低阻态的硅化物层230，所述硅化物层230材料为NiSi。由于所述金属层，只与多晶硅反应形成硅化物，所以，除了第二牺牲层表面，金属层覆盖的其他地方，都不会形成硅化物。在本发明的实施例中，如果所述第二牺牲层201与刻蚀后的栅电极层110材料不同，在形成金属层之前，先去除所述第二牺牲层，最终在刻蚀后的栅电极层110表面形成硅化物层230。在本发明的其他实施例中，所述硅化物层230可以是铊基、钛基、钨基或钴基的金属硅化物。
由于形成了剖面为倒T形的栅电极层，增加了栅电极层的顶部面积，同理也增加了形成的金属硅化物层的面积，从而降低栅电极层的方块电阻。
本发明的其他实施例中，可以后续将所述侧墙106去除重新形成侧墙，也可以将侧墙106保留作为主侧墙。
在本发明的其他实施例中，在栅电极层形成硅化物层的同时，在源极和漏极同时形成硅化物层，降低源漏的接触电阻。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (18)
1.一种硅化物形成方法，其特征在于，包括：
提供衬底，所述衬底表面具有栅介质层、位于栅介质层表面的栅电极层和位于所述栅电极表面的第一掩膜层；
在所述栅介质层、栅电极层和第一掩膜层两侧形成侧墙；
在衬底表面形成第一牺牲层，所述第一牺牲层顶面与第一掩膜层顶面齐平；
去除所述第一掩膜层，在栅电极层顶面和侧墙之间形成沟槽；
在所述沟槽内形成覆盖栅电极顶面和沟槽侧壁的第二牺牲层，且位于沟槽侧壁的第二牺牲层宽度均一；
在所述第二牺牲层表面形成第二掩膜层且所述第二掩膜层填充满所述沟槽；
以第二掩膜层为掩膜，采用干法刻蚀工艺沿位于沟槽侧壁的第二牺牲层刻蚀第二牺牲层和栅电极层，直至去除部分厚度的栅电极层；
去除第二掩膜层和第一牺牲层；
在去除部分厚度的栅电极层表面形成硅化物层。
2.根据权利要求1所述的硅化物的形成方法，其特征在于，形成所述第二牺牲层和第二掩膜层的工艺为：在沟槽内壁和第一牺牲层表面形成第二牺牲材料层，在第二牺牲材料层表面形成第二掩膜材料层，所述第二掩膜材料层填充满所述沟槽；采用化学机械研磨工艺，以所述侧墙为研磨终止层，去除第一牺牲层表面的第二牺牲材料层和第二掩膜材料层，形成第二牺牲层和第二掩膜层，使第二牺牲层的暴露表面、第二掩膜层顶面与侧墙顶部齐平。
3.根据权利要求2所述的硅化物的形成方法，其特征在于，所述在沟槽内壁和第一牺牲层表面形成第二牺牲材料层的工艺为原子层沉积或化学气相沉积。
4.根据权利要求2所述的硅化物的形成方法，其特征在于，所述在第二牺牲层表面形成第二掩膜材料层的工艺为化学气相沉积。
5.根据权利要求2所述的硅化物的形成方法，其特征在于，所述位于沟槽侧壁的第二牺牲层宽度等于或大于5nm。
6.根据权利要求1所述的硅化物的形成方法，其特征在于，所述第二掩膜层的材料为无定形碳、氧化硅或氮氧化硅。
7.根据权利要求1所述的硅化物的形成方法，其特征在于，所述第二牺牲层的材料为多晶硅、氧化硅或氮化硅。
8.根据权利要求1所述的硅化物的形成方法，其特征在于，所述第二牺牲层和第二掩膜层采用不同的材料。
9.根据权利要求1所述的硅化物的形成方法，其特征在于，所述栅电极层的材料为多晶硅，所述栅介质层材料为氧化硅或氮氧化硅。
10.根据权利要求1所述的硅化物的形成方法，其特征在于，所述第一掩膜层的材料为氮化硅。
11.根据权利要求1所述的硅化物的形成方法，其特征在于，在衬底表面形成第一牺牲层，所述第一牺牲层表面与第一掩膜层顶面齐平的方法包括：采用化学气相沉积工艺在衬底、侧墙和第一掩膜层表面形成第一牺牲材料层；采用化学机械研磨工艺，以所述第一掩膜层为研磨终止层，形成表面与第一掩膜层顶面齐平的第一牺牲层。
12.根据权利要求11所述的硅化物的形成方法，其特征在于，在所述栅介质层、栅电极层和第一掩膜层两侧形成侧墙之前，在衬底表面、栅介质层、栅电极层和第一掩膜层的侧壁、第一掩膜层的顶面形成氧化物层，所述氧化物层的形成工艺为氧化或化学气相沉积。
13.根据权利要求1所述的硅化物的形成方法，其特征在于，所述侧墙材料为氮化硅。
14.根据权利要求1所述的硅化物的形成方法，其特征在于，所述第一牺牲层材料为无定形碳。
15.根据权利要求1所述的硅化物的形成方法，其特征在于，所述去除第一硬掩膜层的工艺是湿法刻蚀。
16.根据权利要求15所述的硅化物的形成方法，其特征在于，所述湿法刻蚀采用的刻蚀溶液为磷酸溶液。
17.根据权利要求1所述的硅化物的形成方法，其特征在于，去除所述第一牺牲层和所述第二掩膜层之后，若所述第二牺牲层的材料与栅电极层材料一致，则保留所述刻蚀后的第二牺牲层；若所述第二牺牲层的材料与栅电极层材料不同，则去除所述刻蚀后的第二牺牲层。
18.根据权利要求1所述的硅化物的形成方法，其特征在于，所述在去除部分厚度的栅电极层表面形成硅化物层的工艺为自对准硅化物工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210364884.XA CN103681290B (zh) | 2012-09-26 | 2012-09-26 | 硅化物的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210364884.XA CN103681290B (zh) | 2012-09-26 | 2012-09-26 | 硅化物的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103681290A CN103681290A (zh) | 2014-03-26 |
| CN103681290B true CN103681290B (zh) | 2016-08-03 |
Family
ID=50318489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210364884.XA Active CN103681290B (zh) | 2012-09-26 | 2012-09-26 | 硅化物的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681290B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW387251U (en) * | 1999-08-04 | 2000-04-11 | Shiu Yi Lang | The puller for foot tendon |
| US6069032A (en) * | 1999-08-17 | 2000-05-30 | United Silicon Incorporated | Salicide process |
| CN1450602A (zh) * | 2001-10-31 | 2003-10-22 | 联华电子股份有限公司 | 形成具有自我对准的金属氧化物半导体晶体管的方法 |
| CN1945835A (zh) * | 2005-10-05 | 2007-04-11 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10153619B4 (de) * | 2001-10-31 | 2004-07-29 | Infineon Technologies Ag | Verfahren zur Herstellung eines Gate-Schichtenstapels für eine integrierte Schaltungsanordnung und integrierte Schaltungsanordnung |
| KR100499158B1 (ko) * | 2003-02-28 | 2005-07-01 | 삼성전자주식회사 | 상부면적이 확장된 확장형 게이트 및 이를 구비하는반도체 소자의 제조방법 |
| US7253066B2 (en) * | 2004-02-24 | 2007-08-07 | International Business Machines Corporation | MOSFET with decoupled halo before extension |
| US20070042584A1 (en) * | 2005-08-16 | 2007-02-22 | Jen-Hong Huang | Method of forming a silicide |
| KR100721245B1 (ko) * | 2005-12-29 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 트랜지스터 소자 및 형성 방법 |
-
2012
- 2012-09-26 CN CN201210364884.XA patent/CN103681290B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW387251U (en) * | 1999-08-04 | 2000-04-11 | Shiu Yi Lang | The puller for foot tendon |
| US6069032A (en) * | 1999-08-17 | 2000-05-30 | United Silicon Incorporated | Salicide process |
| CN1450602A (zh) * | 2001-10-31 | 2003-10-22 | 联华电子股份有限公司 | 形成具有自我对准的金属氧化物半导体晶体管的方法 |
| CN1945835A (zh) * | 2005-10-05 | 2007-04-11 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103681290A (zh) | 2014-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5746238B2 (ja) | バルク基板上に作製される分離トライゲートトランジスタ | |
| CN103107091B (zh) | 一种半导体结构及其制造方法 | |
| TWI283042B (en) | Method for fabricating transistor of semiconductor device | |
| US9412837B2 (en) | Methods of manufacturing semiconductor devices | |
| KR102374206B1 (ko) | 반도체 장치 제조 방법 | |
| CN103515321B (zh) | 半导体器件的侧墙形成方法 | |
| TW200425411A (en) | Integrating n-type and p-type metal gate transistors | |
| CN107039335B (zh) | 半导体结构的形成方法 | |
| CN104617093B (zh) | 半导体结构及其形成方法 | |
| TWI620250B (zh) | 保護溝渠側壁以形成選擇性磊晶半導體材料 | |
| JP6173083B2 (ja) | 電界効果半導体デバイスを製造する方法 | |
| CN104733315A (zh) | 半导体结构的形成方法 | |
| US10297454B2 (en) | Semiconductor device and fabrication method thereof | |
| CN106558608B (zh) | 半导体器件及其形成方法 | |
| WO2019007335A1 (zh) | 半导体器件及其制备方法 | |
| CN108807177B (zh) | 半导体器件及其形成方法 | |
| CN104465376B (zh) | 晶体管及其形成方法 | |
| CN103094213B (zh) | Cmos器件金属栅极的制造方法 | |
| US8877577B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN103681290B (zh) | 硅化物的形成方法 | |
| US11195934B2 (en) | Structure and method for bi-layer self-aligned contact | |
| JP2006295071A (ja) | 半導体装置の製造方法 | |
| US20140134816A1 (en) | Methods of Forming Metal Silicide-Comprising Material and Methods of Forming Metal Silicide-Comprising Contacts | |
| CN105870005B (zh) | 半导体结构及其形成方法 | |
| CN110034010A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |