JPS605065B2 - Ｍｉｓ形半導体装置の製造方法 - Google Patents
Ｍｉｓ形半導体装置の製造方法Info
- Publication number
- JPS605065B2 JPS605065B2 JP846176A JP846176A JPS605065B2 JP S605065 B2 JPS605065 B2 JP S605065B2 JP 846176 A JP846176 A JP 846176A JP 846176 A JP846176 A JP 846176A JP S605065 B2 JPS605065 B2 JP S605065B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- film
- silicon substrate
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 36
- 239000010703 silicon Substances 0.000 claims description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- -1 nitrogen ions Chemical class 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 22
- 229920005591 polysilicon Polymers 0.000 description 22
- 235000012239 silicon dioxide Nutrition 0.000 description 17
- 239000000377 silicon dioxide Substances 0.000 description 17
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 230000010354 integration Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000010574 gas phase reaction Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
Description
【発明の詳細な説明】
本発明はＭＩＳ形半導体装置、特にシリコンゲート構造
のＭＯＳＩＣもしくはＬＳＩにおいて、コンタクト部分
の目合わせ（アラィメント）余裕を少なくする技術に関
する。
のＭＯＳＩＣもしくはＬＳＩにおいて、コンタクト部分
の目合わせ（アラィメント）余裕を少なくする技術に関
する。
シリコンゲート構造のＭＯＳＩＣでは、ゲートとソース
、ドレインとをセルフアラインで形成できることから、
アルミニウムゲート構造のそれに比して高い集積密度が
得られる。
、ドレインとをセルフアラインで形成できることから、
アルミニウムゲート構造のそれに比して高い集積密度が
得られる。
ところが、このシリコンゲート構造の素子でも、ソース
電極およびドレィン電極を形成するには、ソース、ドレ
ィン用コンタクト穴あげ→アルミニウム蒸着→アルミニ
ウムエッチングの工程をとり、この間少な〈とも２回の
アラィメントを行なう。従って、従来では上記コンタク
ト穴部分に２〜４仏ｍ程度のアライメント余裕をとって
いるのが通常である。上記従来の素子における問題点を
示したのが第１図であり、Ｑ，，Ｑ２が上記のアライメ
ント余裕に相当する。図中、１，２がソースおよびドレ
インで、これらソース、ドレイン１，２はシリコン基板
３の上面に選択的に形成されており、両者間には薄い酸
化膜４ａおよびポリシリコン４ｂからなるゲートが形成
されている。５はシリコン基板３上、ソース、ドレィン
１，２およびゲート部分以外を覆うフィールド酸化膜、
６はフィールド酸化膜５およびゲートを含む上記シリコ
ン基板３の上面全体を覆うリンシリケートガラス等の絶
縁性保護膜であり、この絶縁性保護膜６に対してコンタ
クト穴７，８が形成される。
電極およびドレィン電極を形成するには、ソース、ドレ
ィン用コンタクト穴あげ→アルミニウム蒸着→アルミニ
ウムエッチングの工程をとり、この間少な〈とも２回の
アラィメントを行なう。従って、従来では上記コンタク
ト穴部分に２〜４仏ｍ程度のアライメント余裕をとって
いるのが通常である。上記従来の素子における問題点を
示したのが第１図であり、Ｑ，，Ｑ２が上記のアライメ
ント余裕に相当する。図中、１，２がソースおよびドレ
インで、これらソース、ドレイン１，２はシリコン基板
３の上面に選択的に形成されており、両者間には薄い酸
化膜４ａおよびポリシリコン４ｂからなるゲートが形成
されている。５はシリコン基板３上、ソース、ドレィン
１，２およびゲート部分以外を覆うフィールド酸化膜、
６はフィールド酸化膜５およびゲートを含む上記シリコ
ン基板３の上面全体を覆うリンシリケートガラス等の絶
縁性保護膜であり、この絶縁性保護膜６に対してコンタ
クト穴７，８が形成される。
そして、これらコンタクト穴７，８を通してアルミニウ
ム配線９とソース、ドレィン１，２との電気的接続が行
なわれるわけである。この場合、上記Ｑ，をとらないと
きには、コンタクト穴８の一端がゲートポリシリコン４
ｂ上に位置することになり、ゲートポリシリコン４ｂと
アルミニウム配線９とがショートする問題を生じ、また
、上記Ｑ２をとらないときにはフィールド酸化膜５の端
部においてショートないしは耐圧劣化の問題を生ずるこ
とがある。後者の問題は必ず生ずるというものではない
が、前者の問題は避けることができないものである。従
って、従来の素子では、上記Ｑ，，Ｑ２（とりわけＱ，
）をとることは不可欠のことであった。ところが、これ
らＱ，，０２は素子の集積密度の面から見れば好ましく
ない。そこで、本発明は上記従来の素子におけるアラィ
メント余裕Ｑ，，Ｑ２を少なくすることにより、素子の
集積密度を向上せんとするものであり、その要旨は、ゲ
ートポリシリコンに従来より厚い酸化皮膜を形成し、該
酸化皮膜をマスクとしてコンタクト穴をセルフアラィメ
ントにより形成するために、次の工程を具備して成る。
ム配線９とソース、ドレィン１，２との電気的接続が行
なわれるわけである。この場合、上記Ｑ，をとらないと
きには、コンタクト穴８の一端がゲートポリシリコン４
ｂ上に位置することになり、ゲートポリシリコン４ｂと
アルミニウム配線９とがショートする問題を生じ、また
、上記Ｑ２をとらないときにはフィールド酸化膜５の端
部においてショートないしは耐圧劣化の問題を生ずるこ
とがある。後者の問題は必ず生ずるというものではない
が、前者の問題は避けることができないものである。従
って、従来の素子では、上記Ｑ，，Ｑ２（とりわけＱ，
）をとることは不可欠のことであった。ところが、これ
らＱ，，０２は素子の集積密度の面から見れば好ましく
ない。そこで、本発明は上記従来の素子におけるアラィ
メント余裕Ｑ，，Ｑ２を少なくすることにより、素子の
集積密度を向上せんとするものであり、その要旨は、ゲ
ートポリシリコンに従来より厚い酸化皮膜を形成し、該
酸化皮膜をマスクとしてコンタクト穴をセルフアラィメ
ントにより形成するために、次の工程を具備して成る。
すなわち、シリコン基板の主表面上に形成された絶縁膜
の上にシリコン層もしくは金属層を選択的に形成する工
程と、選択的に形成された前記シリコン層もしくは金属
層から露出された前記シリコン基板の主表面部に窒素イ
オンを打込むことによって、前記シリコン層もしくは金
属層から露出された前記シリコン基板の主表面部にシリ
コンナイトラィド膜を形成する工程と、前記シリコンナ
イトラィド膜を耐酸化マスクとして前記シリコン層もし
くは金属層を熱酸化処理することによって、前記シリコ
ン層もしくは金属層の表面に酸化皮膜を形成する工程と
を具備して成ることを特徴とする。
の上にシリコン層もしくは金属層を選択的に形成する工
程と、選択的に形成された前記シリコン層もしくは金属
層から露出された前記シリコン基板の主表面部に窒素イ
オンを打込むことによって、前記シリコン層もしくは金
属層から露出された前記シリコン基板の主表面部にシリ
コンナイトラィド膜を形成する工程と、前記シリコンナ
イトラィド膜を耐酸化マスクとして前記シリコン層もし
くは金属層を熱酸化処理することによって、前記シリコ
ン層もしくは金属層の表面に酸化皮膜を形成する工程と
を具備して成ることを特徴とする。
以下、図に示す本発明の実施態様について説明する。
実施例１
第２図ａ〜ｋ‘まシリコンゲート構造のｎチャンネル形
ＭＯＳＩＣの製造方法を示す処理工程図である。
ＭＯＳＩＣの製造方法を示す処理工程図である。
風比抵抗５〜８Ｑ・肌のＰ型シリコン基板１０をウェッ
ト０２、１１００こ０程度の雰囲気中で熱処理すること
により、基板１０の上面に膜厚１一肌程度の熱酸化膜１
１を形成した後、熱酸化膜１１のうちソース、ドレィン
およびゲートを形成すべき部分を選択的にエッチングす
る。ついで、上記シリコン基板１０をドライ０２中で熱
処理することにより、上記熱酸化膜１１がエッチングさ
れた部分にゲート用の膜厚０．１〆の程度の薄い酸化膜
１２を形成する（第２図ａ）。【Ｂ｝上記ゲート用の酸
化膜１２が形成されたシリコン基板１０上に、モノシラ
ンＳｉＨ４の熱分解により膜厚４５００Ａ程度のポリシ
リコン層１３、モノシランＳｉＨ４と酸素０２との気相
反応により膜厚１０００Ａ以下の二酸化シリコンＳｉ０
２層１４を順次形成する（第２図ｂ〜ｃ）。
ト０２、１１００こ０程度の雰囲気中で熱処理すること
により、基板１０の上面に膜厚１一肌程度の熱酸化膜１
１を形成した後、熱酸化膜１１のうちソース、ドレィン
およびゲートを形成すべき部分を選択的にエッチングす
る。ついで、上記シリコン基板１０をドライ０２中で熱
処理することにより、上記熱酸化膜１１がエッチングさ
れた部分にゲート用の膜厚０．１〆の程度の薄い酸化膜
１２を形成する（第２図ａ）。【Ｂ｝上記ゲート用の酸
化膜１２が形成されたシリコン基板１０上に、モノシラ
ンＳｉＨ４の熱分解により膜厚４５００Ａ程度のポリシ
リコン層１３、モノシランＳｉＨ４と酸素０２との気相
反応により膜厚１０００Ａ以下の二酸化シリコンＳｉ０
２層１４を順次形成する（第２図ｂ〜ｃ）。
に｝上記二酸化シリコンＳｉ０２層１４上、ゲートを形
成すべき部分にホトレジストパターン１５を選択的に形
成し、それをエッチングマスクとして上記二酸化シリコ
ンＳｉ０２層１４、ポリシリコン層１３および酸化膜１
２を順次エッチング処理する。エッチング液としては、
二酸化シリコンＳｉ０２１４，１２に対してＨＦ系、ポ
リシリコンＳｉ，３に対しては（ＨＦ十日Ｎ０３）系の
従来公知のものを利用する。ついで、上記の選択エッチ
ングを終えたシリコン基板１０の上面にイオン打込み法
により、窒素イオンを打込み、ソースおよびドレィンを
形成すべき基板１０の表面に薄いシリコンナイトラィド
Ｓｉ３Ｎ４藤１６を形成する。シリコンナイトラィド膜
Ｓｉ３Ｎ４膜１６は後工程で熱酸化のためのマスクとし
て使用するため膜厚２００Ａ程度以上を必要とし、たと
えばイオン打込みエネルギー５皿ｅＶでイオン濃度１び
７／抑以上とする（第２図ｄ〜ｅ）。■次に上記ポリシ
リコン層１３上の二酸化シリコン層１４およびホトレジ
スト層１５をシリコン基板１０上から除去した後、シリ
コン基板１０上にイオン打込み法によりＮ型不純物であ
るリンをドープする。これにより、ソース、ドレインと
なるＮ形不純物領域１７，１８が選択的に形成されると
共に、ポリシリコン層１３も導電化される。この場合た
とえば、イオン打込みエネルギー５０ＫｅＶでイオン濃
度１び６／即以上とする（第２図ｆ）。‘Ｅ｝ついで、
上記シリコン基板１０をウェット０２１１００午０の雰
囲気中で熱酸化処理することにより、上記電化されたポ
リシＩＪコン層１３の表面に膜厚２０００〜３０００Ａ
の二酸化シリコン皮膜１９を形成する。この熱酸化処理
によりポリシリコン層１３は膜厚が３５００Ａ程度に減
少するがその表面は熱酸化による上記二酸化シリコン皮
膜１９により完全に被覆される。なおこの場合、上記ソ
ースおよびドレィンとなるＮ形不純物領域１７，１８の
表面は、シリコンナイトラィド膜１６により覆われてい
るため、酸化されることはない（第２図ｇ）。脚熱酸化
マスクとしての役目を終えたシリコンナイトラィド膜１
６をシリコン基板１０からエッチングし除去した後、従
釆公知のホトェツチングによりポリシリコン層１３表面
の二酸化シリコン皮膜１９にコンタクト穴２０を形成す
る。ついで、シリコン基板１０の上面全体に、たとえば
モノシランＳｉＨ４と酸素０２との気相反応による膜厚
３０００Ａ以上の二酸化シリコン膜２１を形成する（第
２図ｉ）。■次に、上記二酸化シリコン膜２１のうち、
ソース、ドレィンとなるＮ形不純‐物領域１７，１８上
およびポリシリコン層１３上のものを部分的にエッチン
グする。このエッチング方法は従来と同様の方法による
が、この場合にはポリシリコン層１３の表面が熱酸化に
よる二酸化シリコン皮膜１９で覆われているため、ポリ
シリコン層１３側のエッチング端面２２ａ，２２ｂはた
とえポリシリコン層１３上に位置したとしても従来のよ
うなショートの問題を生ずることはない。従って、上記
のコンタクト穴形成のための選択エッチには、従釆のよ
うなアライメント余裕Ｑ，，Ｑ２は不要である。なお、
厚い熱酸化膜１１側のエッチング端面２３ａ，２３ｂに
ついては、コンタクト穴が形成されるかぎり、Ｎ形不純
物領域１７，１８上、あるいは厚い熱酸化膜１１上に位
置しても良く、そのためのアラィメント許容度はきわめ
て大きく、従ってそのアラィメントは容易に行なえる。
こうした後、従来公知のアルミニゥム蒸着およびホトェ
ッチングにより所定のアルミニウム電極および配線２４
（膜厚１仏肌程度）を形成して素子を完成する（第２図
ｉ〜ｋ）。なお、上記実施例１では、ボリシリコン層１
３を選択的に酸化する際のマスクとなるシリコンナイト
ラィド膜１６を、ソースおよびドレィンを形成すべき部
分の表面全体に形成しているが、上記シリコンナイトラ
ィド膜を、コンタクトを形成するソース、ドレィンおよ
びゲートの必要な部分のみに形成することもできる。第
３図はその一例を示すものであり、ａ２は実施例１にお
ける第２図ｅ相当する断面図、ａｌはその平面図である
。この変形例では、ポリシリコン層１３および二酸化シ
リコン膜１２の選択エッチを終えた後、第３図ａｌ，ａ
２に示すように、コンタクトをとるべき部分のみにシリ
コンナイトラィド膜１６１を形成している。従って、実
施例１における二酸化シリコン皮膜１９１は、第３図ｂ
に示すように、ポリシリコン層１３の表面のみならず、
ソース、ドレィンとなるＮ形不純物領域１７，１８の表
面にも形成されることになる。これにより、シリコン基
板１０上、コンタクトをとるべき部分以外はすべて絶縁
膜で保護されることとなり、この変形例では実施例１に
おける二酸化シリコン膜２１を省略することもできる。
また、第４図は上記の変形例の一部をさらに変形したも
のであり、ゲートポリシリコン層１３に対するコンタク
トを、ソース、ドレインの外側でとる場合を示している
。従って、この場合にはゲートポリシリコン層１３に対
するコンタクト部のシリコンナイトラィド膜１６２は図
に示すように大きくすることができる。以上のように、
本発明によれば、従来では不可欠とされていた、ソース
およびドレインのコンタクト部分におけるアラィメント
余裕Ｑ，，Ｑ２を少なくすることができるため、それだ
け素子の集積密度を向上することができる。なお、本発
明はシリコンゲート構造のＭＯＳＩＣおよびＬＳＩのみ
ならず、モリブデン等のいわゆるリフレクタリーメタル
をゲートとして用いたＭＯＳＩＣおよびＬＳＩに適用で
きる。
成すべき部分にホトレジストパターン１５を選択的に形
成し、それをエッチングマスクとして上記二酸化シリコ
ンＳｉ０２層１４、ポリシリコン層１３および酸化膜１
２を順次エッチング処理する。エッチング液としては、
二酸化シリコンＳｉ０２１４，１２に対してＨＦ系、ポ
リシリコンＳｉ，３に対しては（ＨＦ十日Ｎ０３）系の
従来公知のものを利用する。ついで、上記の選択エッチ
ングを終えたシリコン基板１０の上面にイオン打込み法
により、窒素イオンを打込み、ソースおよびドレィンを
形成すべき基板１０の表面に薄いシリコンナイトラィド
Ｓｉ３Ｎ４藤１６を形成する。シリコンナイトラィド膜
Ｓｉ３Ｎ４膜１６は後工程で熱酸化のためのマスクとし
て使用するため膜厚２００Ａ程度以上を必要とし、たと
えばイオン打込みエネルギー５皿ｅＶでイオン濃度１び
７／抑以上とする（第２図ｄ〜ｅ）。■次に上記ポリシ
リコン層１３上の二酸化シリコン層１４およびホトレジ
スト層１５をシリコン基板１０上から除去した後、シリ
コン基板１０上にイオン打込み法によりＮ型不純物であ
るリンをドープする。これにより、ソース、ドレインと
なるＮ形不純物領域１７，１８が選択的に形成されると
共に、ポリシリコン層１３も導電化される。この場合た
とえば、イオン打込みエネルギー５０ＫｅＶでイオン濃
度１び６／即以上とする（第２図ｆ）。‘Ｅ｝ついで、
上記シリコン基板１０をウェット０２１１００午０の雰
囲気中で熱酸化処理することにより、上記電化されたポ
リシＩＪコン層１３の表面に膜厚２０００〜３０００Ａ
の二酸化シリコン皮膜１９を形成する。この熱酸化処理
によりポリシリコン層１３は膜厚が３５００Ａ程度に減
少するがその表面は熱酸化による上記二酸化シリコン皮
膜１９により完全に被覆される。なおこの場合、上記ソ
ースおよびドレィンとなるＮ形不純物領域１７，１８の
表面は、シリコンナイトラィド膜１６により覆われてい
るため、酸化されることはない（第２図ｇ）。脚熱酸化
マスクとしての役目を終えたシリコンナイトラィド膜１
６をシリコン基板１０からエッチングし除去した後、従
釆公知のホトェツチングによりポリシリコン層１３表面
の二酸化シリコン皮膜１９にコンタクト穴２０を形成す
る。ついで、シリコン基板１０の上面全体に、たとえば
モノシランＳｉＨ４と酸素０２との気相反応による膜厚
３０００Ａ以上の二酸化シリコン膜２１を形成する（第
２図ｉ）。■次に、上記二酸化シリコン膜２１のうち、
ソース、ドレィンとなるＮ形不純‐物領域１７，１８上
およびポリシリコン層１３上のものを部分的にエッチン
グする。このエッチング方法は従来と同様の方法による
が、この場合にはポリシリコン層１３の表面が熱酸化に
よる二酸化シリコン皮膜１９で覆われているため、ポリ
シリコン層１３側のエッチング端面２２ａ，２２ｂはた
とえポリシリコン層１３上に位置したとしても従来のよ
うなショートの問題を生ずることはない。従って、上記
のコンタクト穴形成のための選択エッチには、従釆のよ
うなアライメント余裕Ｑ，，Ｑ２は不要である。なお、
厚い熱酸化膜１１側のエッチング端面２３ａ，２３ｂに
ついては、コンタクト穴が形成されるかぎり、Ｎ形不純
物領域１７，１８上、あるいは厚い熱酸化膜１１上に位
置しても良く、そのためのアラィメント許容度はきわめ
て大きく、従ってそのアラィメントは容易に行なえる。
こうした後、従来公知のアルミニゥム蒸着およびホトェ
ッチングにより所定のアルミニウム電極および配線２４
（膜厚１仏肌程度）を形成して素子を完成する（第２図
ｉ〜ｋ）。なお、上記実施例１では、ボリシリコン層１
３を選択的に酸化する際のマスクとなるシリコンナイト
ラィド膜１６を、ソースおよびドレィンを形成すべき部
分の表面全体に形成しているが、上記シリコンナイトラ
ィド膜を、コンタクトを形成するソース、ドレィンおよ
びゲートの必要な部分のみに形成することもできる。第
３図はその一例を示すものであり、ａ２は実施例１にお
ける第２図ｅ相当する断面図、ａｌはその平面図である
。この変形例では、ポリシリコン層１３および二酸化シ
リコン膜１２の選択エッチを終えた後、第３図ａｌ，ａ
２に示すように、コンタクトをとるべき部分のみにシリ
コンナイトラィド膜１６１を形成している。従って、実
施例１における二酸化シリコン皮膜１９１は、第３図ｂ
に示すように、ポリシリコン層１３の表面のみならず、
ソース、ドレィンとなるＮ形不純物領域１７，１８の表
面にも形成されることになる。これにより、シリコン基
板１０上、コンタクトをとるべき部分以外はすべて絶縁
膜で保護されることとなり、この変形例では実施例１に
おける二酸化シリコン膜２１を省略することもできる。
また、第４図は上記の変形例の一部をさらに変形したも
のであり、ゲートポリシリコン層１３に対するコンタク
トを、ソース、ドレインの外側でとる場合を示している
。従って、この場合にはゲートポリシリコン層１３に対
するコンタクト部のシリコンナイトラィド膜１６２は図
に示すように大きくすることができる。以上のように、
本発明によれば、従来では不可欠とされていた、ソース
およびドレインのコンタクト部分におけるアラィメント
余裕Ｑ，，Ｑ２を少なくすることができるため、それだ
け素子の集積密度を向上することができる。なお、本発
明はシリコンゲート構造のＭＯＳＩＣおよびＬＳＩのみ
ならず、モリブデン等のいわゆるリフレクタリーメタル
をゲートとして用いたＭＯＳＩＣおよびＬＳＩに適用で
きる。
第１図は従来のこの種の半導体装置における問題点を説
明するための断面図、第２図ａ〜ｋは本発明の第１実施
例の処理工程を示す断面図、第３図はその変形例を示し
、ａｌは平面図、ａ２はａｌにおけるＸ一Ｘ線に沿った
断面図、ｂは断面図、第４図は他の変形例を示す平面図
である。 Ｑ・’Ｑ２．．・．．・アライメント余裕、１０・・．
・・．Ｐ型シリコン基板、１１・・・・・・熱酸化膜、
１２・・・・・・ゲート用の薄い酸化膜、１３……ポリ
シリコン層、１４・・・・・・二酸化シリコン層、１５
・・・・・・ホトレジストパターン、１６，１６１，１
６２……シリコンナイトラィド膜、１７，１８…・・・
Ｎ形不純物領域、１９，１９１・・・・・・二酸化シリ
コン皮膜、２０・・・・・・コンタクト穴、２１・・・
・・・二酸化シリコン膜、２２ａ，２２ｂ，２３ａ，２
３ｂ……エッチング端面、２４・・・・・・アルミニウ
ム電極および配線。 第１図第２図 第２図 第２図 第４図 第３図
明するための断面図、第２図ａ〜ｋは本発明の第１実施
例の処理工程を示す断面図、第３図はその変形例を示し
、ａｌは平面図、ａ２はａｌにおけるＸ一Ｘ線に沿った
断面図、ｂは断面図、第４図は他の変形例を示す平面図
である。 Ｑ・’Ｑ２．．・．．・アライメント余裕、１０・・．
・・．Ｐ型シリコン基板、１１・・・・・・熱酸化膜、
１２・・・・・・ゲート用の薄い酸化膜、１３……ポリ
シリコン層、１４・・・・・・二酸化シリコン層、１５
・・・・・・ホトレジストパターン、１６，１６１，１
６２……シリコンナイトラィド膜、１７，１８…・・・
Ｎ形不純物領域、１９，１９１・・・・・・二酸化シリ
コン皮膜、２０・・・・・・コンタクト穴、２１・・・
・・・二酸化シリコン膜、２２ａ，２２ｂ，２３ａ，２
３ｂ……エッチング端面、２４・・・・・・アルミニウ
ム電極および配線。 第１図第２図 第２図 第２図 第４図 第３図
Claims (1)
- １ シリコン基板の主表面上に形成された絶縁膜の上に
シリコン層もしくは金属層を選択的に形成する工程と、
選択的に形成された前記シリコン層もしくは金属層から
露出された前記シリコン基板の主表面部に窒素イオンを
打込むことによって、前記シリコン層もしくは金属層か
ら露出された前記シリコン基板の主表面部にシリコンナ
イトライド膜を形成する工程と、前記シリコンナイトラ
イド膜を耐酸化マスクとして前記シリコン層もしくは金
属層を熱酸化処理することによって、前記シリコン層も
しくは金属層の表面に酸化皮膜を形成する工程とを具備
して成ることを特徴とするＭＩＳ形半導体装置の製造方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP846176A JPS605065B2 (ja) | 1976-01-30 | 1976-01-30 | Ｍｉｓ形半導体装置の製造方法 |
| NL7700962A NL7700962A (nl) | 1976-01-30 | 1977-01-28 | Werkwijze voor de vervaardiging van een half- geleiderinrichting van het mis-type. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP846176A JPS605065B2 (ja) | 1976-01-30 | 1976-01-30 | Ｍｉｓ形半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5292486A JPS5292486A (en) | 1977-08-03 |
| JPS605065B2 true JPS605065B2 (ja) | 1985-02-08 |
Family
ID=11693758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP846176A Expired JPS605065B2 (ja) | 1976-01-30 | 1976-01-30 | Ｍｉｓ形半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS605065B2 (ja) |
| NL (1) | NL7700962A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020157837A1 (ja) | 2019-01-29 | 2020-08-06 | 住友電気工業株式会社 | 電池セル、セルスタック、及びレドックスフロー電池 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4277881A (en) * | 1978-05-26 | 1981-07-14 | Rockwell International Corporation | Process for fabrication of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines |
| JPS6024004Y2 (ja) * | 1979-05-16 | 1985-07-17 | デイエツクスアンテナ株式会社 | アンテナの水平・垂直共用取付具 |
| JPS5718366A (en) * | 1980-07-09 | 1982-01-30 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5758361A (en) * | 1980-09-24 | 1982-04-08 | Nec Corp | Manufacture of mos type integrated circuit |
| US9341596B1 (en) | 2014-12-22 | 2016-05-17 | International Business Machines Corporation | Annular gas ionization delta E-E detector |
-
1976
- 1976-01-30 JP JP846176A patent/JPS605065B2/ja not_active Expired
-
1977
- 1977-01-28 NL NL7700962A patent/NL7700962A/xx not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020157837A1 (ja) | 2019-01-29 | 2020-08-06 | 住友電気工業株式会社 | 電池セル、セルスタック、及びレドックスフロー電池 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5292486A (en) | 1977-08-03 |
| NL7700962A (nl) | 1977-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4810666A (en) | Method for manufacturing a mosic having self-aligned contact holes | |
| JP2508818B2 (ja) | 半導体装置の製造方法 | |
| JP3472401B2 (ja) | 半導体装置の製造方法 | |
| JPS6312168A (ja) | Ｌｄｄｍｉｓ型電界効果トランジスタ | |
| JPS5946107B2 (ja) | Ｍｉｓ型半導体装置の製造法 | |
| US5225357A (en) | Low P+ contact resistance formation by double implant | |
| JPH05283519A (ja) | 半導体装置の製造方法 | |
| JPS605065B2 (ja) | Ｍｉｓ形半導体装置の製造方法 | |
| JPS5843912B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0629317A (ja) | 半導体装置およびその製造方法 | |
| US5620911A (en) | Method for fabricating a metal field effect transistor having a recessed gate | |
| JPH0831928A (ja) | 半導体装置の製造方法 | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JPH04284675A (ja) | 半導体装置の製造方法 | |
| JP3009683B2 (ja) | 半導体不揮発性記憶素子の製造方法 | |
| JP3521921B2 (ja) | 半導体装置の製造方法 | |
| JPS6156448A (ja) | 相補型半導体装置の製造方法 | |
| JPH10270569A (ja) | 半導体装置およびその製造方法 | |
| JPS63117470A (ja) | モス型半導体装置およびその製造方法 | |
| JP3132880B2 (ja) | 半導体装置の製造方法 | |
| JP2000040808A (ja) | 半導体不揮発性記憶素子 | |
| JPH02192125A (ja) | 縦型ｍｏｓｆｅｔの製造方法 | |
| JPH06252411A (ja) | 半導体記憶装置の製造方法 | |
| JPH05259106A (ja) | 半導体装置の製造方法 |