NL8501338A - Ladingsgekoppelde halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. - Google Patents
Ladingsgekoppelde halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. Download PDFInfo
- Publication number
- NL8501338A NL8501338A NL8501338A NL8501338A NL8501338A NL 8501338 A NL8501338 A NL 8501338A NL 8501338 A NL8501338 A NL 8501338A NL 8501338 A NL8501338 A NL 8501338A NL 8501338 A NL8501338 A NL 8501338A
- Authority
- NL
- Netherlands
- Prior art keywords
- layer
- silicon
- electrodes
- charge
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000000034 method Methods 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 46
- 239000010703 silicon Substances 0.000 claims description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 45
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000003860 storage Methods 0.000 description 20
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003064 anti-oxidating effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66946—Charge transfer devices
- H01L29/66954—Charge transfer devices with an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
Description
« 1 FHN 11.379 1 N.V. Philips’ Gloeilampenfabrieken te Eindhoven.
"Iadingsgekoppelde halfgeleiderinrichting en werkwijze ter vervaardiging daarvan".
De uitvinding heeft betrekking qp een Iadingsgekoppelde halfge-leiderinrichting net een aantal elektroden voor het opslaan en transporteren van informatiedragende lading, welke elektroden de vorm hebben van coplanaire, uit één siliciumlaag gevarmde siliciumstroken die gelegen 5 zijn qp een isolerende laag en van elkaar zijn gescheiden door ten dele net siliciumoxyde opgevulde groeven net een breedte van ten hoogste 1 urn.
De uitvinding heeft bovendien betrekking qp een werkwijze ter vervaardiging van een dergelijke inrichting.
Een Iadingsgekoppelde halfgeleiderinrichting zoals hierboven be-10 schreven, alsmede een werkwijze ter vervaardiging daarvan zijn bekend uit het Amerikaanse octrooischrift 4449287.
Met de methode volgens genoemd Amerikaans octrooischrift is het mogelijk, Iadingsgekoppelde halfgeleiderinrichtingen met zeer kleine ge-heugencellen te naken waarbij de voor het ladings transport dienende elek-15 troden qp zeer geringe afstand (minder dan 1^um) van elkaar en in één vlak liggen, dus elkaar niet behoeven te overlappen. De elektroden zijn daarbij gescheiden door zeer smalle groeven of spleten, die meestal thermisch geoxideerd worden. De groeven zijn zo smal dat zij vaak geheel door oxyde warden opgevuld.
20 Behalve de voor ladingsqpslag dienende elektroden, verder opslag- elektreden genoemd, zijn in een Iadingsgekoppelde halfgeleiderinrichting, meestal kortweg CCD (van "Charge Coupled Device") genoemd, dikwijls nog één of meer andere elektroden nodig. Deze elektroden, transferelektroden genoemd, dienen niet voor ladingsqpslag maar zijn bestemd cm de poten-25 tiaal in de richting van het ladingstransport een zodanig verloop te geven, dat de lading in de gewenste richting wordt getransporteerd.
Dergelijke transferelektroden liggen tussen de opslagelektroden in en vergen dus extra plaatsruimte. Bovendien bevinden zij zich vaak althans ten dele niet in hetzelfde vlak als de opslagelektroden. Aangezien 30 bij de methode volgens het eerder genoemde Amerikaanse octrooischrift 4449287 gestreefd wordt naar zo klein mogelijke afmetingen per geheugen-cel kan dit een belangrijk nadeel zijn. Wanneer de transferelektroden niet in hetzelfde vlak als de opslagelektroden liggen kunnen bovendien ¢ :.- .¾ p * — /.
V i ‘ü O C
t i — PHN 11.379 2 bij het metalliseringsproces stapbedekkingsproblemen optreden.
De uitvinding beoogt onder meer, een ladingsgekoppelde halfge-leiderinrichting te verschaffen van de beschreven soort waarin de aanwezigheid van transferelektroden geen of nagenoeg geen extra plaatsruimte 5 vergt, en waarbij de transferelektroden met de opslagelektroden praktisch in een vlak liggen.
De uitvinding beoogt verder het verschaffen van een zeer doelmatige werkwijze om dergelijke transferelektroden aan te brengen.
Een ladingsgekoppelde halfgeleiderinrichting van de in de aanhef 10 beschreven soort heeft volgens de uitvinding het kenmerk, dat de groeven zich bevinden tussen opslagelektroden, waarbij tussen ten minste twee opslagelektroden de groefwand slechts oppervlakkig geoxydeerd is, en de groef verder is opgevuld door een uit geleidend materiaal bestaande transferelektrede.
15 De uitvinding berust onder "meer op het inzicht dat de zeer nauwe tussenruimten tussen de elektroden, in plaats van ze dicht te oxyderen, gebruikt kunnen worden om daarin transferelektroden aan te brengen daar deze transferelektroden, aangezien zij niet voor ladingsopslag dienen, zeer smal kunnen zijn.
20 Een dergelijke transferelektrode kan uit verschillende geleiden de materialen, bijvoorbeeld uit silicium, of althans voor een deel uit een metaalsilicide bestaan, of kan een metaal zoals bijvoorbeeld wolfraam bevatten. Ook kan, wanneer de halfgeleiderinrichting een zogenaamd serie-parallel-seriegeheugen (SPS-geheugen) is, de transferelektrode de ver-25 binding vormen tussen een serie- en een parallel register.
De uitvinding heeft voorts betrekking op een zeer doelmatige werkwijze ter vervaardiging van de ladingsgekoppelde halfgeleiderinrichting. Volgens de uit het Amerikaanse octrooischrift 4449287 bekende werkwijze worden op een elektrisch isolerende laag achtereenvolgens een eerste 30 siliciumlaag, een oxydatieverhinderende laag en een tweede siliciumlaag aangebracht, waarna de tweede siliciumlaag in een patroon bevattende een aantal evenwijdige siliciumstroken wordt geëtst en vervolgens de tweede siliciumlaag gedeeltelijk wordt geoxydeerd ter vorming van een geoxydeerd randdeel daarvan, waarna de onbedekte delen van de oxydatieverhinderende 35 laag en het vrijliggende siliciumoxyde worden weggeëtst, vervolgens een thermische oxydatie wordt uitgevoerd, de onbedekte delen van de oxydatieverhinderende laag selektief worden weggeëtst en door de zo vrij gelegde delen van de eerste siliciumlaag heen groeven worden geëtst ter vorming
vV V 3 v u! V
4 PHN 11.379 3 van een aantal voor ladingstransport dienende elektroden. Volgens de uitvinding wordt daarna tussen ten minste twee elektroden de groefwand slechts oppervlakkig geoxideerd, waarna over de elektroden heen een elektrisch geleidende laag wordt aangebracht die de groef opvult, en vervol-5 gens deze geleidende laag over zijn gehele oppervlak wordt geëtst tot slechts het binnen de groef (of groeven) aanwezige deel ervan overblijft, welk deel een transferelektrode vormt.
De genecmde geleidende laag kan daarbij uit gedoteerd silicium bestaan, dat in het algemeen in de vorm van polykristallijn, althans niet 10 monokristallij n silicium op het onderliggende materiaal zal worden neergeslagen. Hierop kan, na het etsen van deze siliciumlaag, ter verhoging van de geleidbaarheid een metaallaag van bijvoorbeeld platina of molyb-deen worden aangebracht, waarna door verhitting althans een deel van het in de groeven aanwezige silicium in een metaalsilicide wordt omgezet en 15 vervolgens het niet omgezette metaal wordt verwijderd. In plaats van silicium kan overigens ook een metaallaag van bijvoorbeeld wolfraam in de groeven worden aangebracht.
De uitvinding zal nu nader worden toegelicht aan de hand van de tekening, waarin 20 Figuur 1 schematisch in dwarsdoorsnede een deel van een bekende ladingsgekqppelde inrichting toont,
Figuur 2 schematisch in dwarsdoorsnede het corresponderende deel van een inrichting volgens de uitvinding toont,
Figuur 3 een voorbeeld geeft van het verloop van de klokspan-25 ningen bij het bedrijven van een inrichting volgens de figuren 1 of 2,
Figuur 4 t/m 10 opeenvolgende stadia weergeven van de vervaardiging van een inrichting volgens de uitvinding,
Figuur 11 t/m 15 in bovenaanzicht en schematisch in dwarsdoorsnede opeenvolgende stadia weergeven van een werkwijze voor het vormen 30 van contacten op de elektroden van de inrichting volgens de uitvinding.
De figuren zijn niet op schaal getekend en terwille van de duidelijkheid zijn in het bijzonder de afmetingen in de dikterichting sterk overdreven. Overeenkomstige delen zijn in de figuren als regel met dezelfde verwijzingscijfers aangeduid.
35 Figuur 1 toont schematisch in dwarsdoorsnede een deel van een ladingsgekoppelde halfgeleiderinrichting van een bekende struktuur. Getoond is een deel van een CCD-register met ops lagelektrcden 1,3,5 en transferelektroden 2,4 en 6. Onder de opslagelektroden kan lading worden 3301338 PHN 11.379 4 opgeslagen, in de tekening schematisch als negatieve ladingen weergegeven. De elektroden hebben de vorm van coplanaire, uit één siliciumlaag gevormde siliciumstroken, die gelegen zijn op een elektrisch isolerende laag 21, meestal van siliciumoxyde, en van elkaar zijn gescheiden door althans ten 5 dele met siliciumoxyde opgevulde groeven 22 met een breedte van ten hoogste 1 ^um. De lading wordt (in dit voorbeeld in de vorm van elektronen 23) getransporteerd langs het oppervlak van een p-type geleidende laag 24. Tengevolge van de wijze van vervaardiging zijn in dit voorbeeld de elektroden afwisselend met een laag 25 van siliciumnitride (elektroden 2,4,6) 10 en met een laag 26 van siliciumoxyde (elektroden 1,3,5) bedekt. De elektroden zijn via contactvensters in de erop gelegen isolerende lagen verbonden met klokspanningen (f>^ t/m(f>^. Wanneer de elektroden 1,3,5 als ορέ lagelektroden en de elektroden 2,4,6 als transferelektroden gebruikt worden, kan het verloop van de klokspanningen met de tijd t bijvoorbeeld 15 zijn zoals schematisch aangeduid in Figuur 3. Een half geleider inrichting zoals hierboven beschreven, alsmede de vervaardiging daarvan zijn bekend uit het Amerikaanse octrooischrift 4449287.
Figuur 2 toont schematisch in dwarsdoorsnede een deel van een la-dingsgekoppelde halfgeleiderinrichting volgens de uitvinding. Deze is in 20 principe van gelijke opbouw als die van Figuur 1, echter met het belangrijke verschil dat de groeven hier gelegen zijn tussen twee opslagelek-troden (1,3,5,7,9) en slechts oppervlakkig geoxydeerde wanden 27 hebben. Voor het overige wordt de groef opgevuld door een uit geleidend materiaal bestaande transferelektrode (2,4,6,8,10). Aangezien de groeven zeer veel 25 smaller ( <£ 1 ^um) zijn dan de aan weerszijden ervan gelegen opslagelek-troden is uit een vergelijking van de figuren 1 en 2 duidelijk, dat de struktuur volgens de uitvinding ten opzichte van de bekende struktuur, bij gelijke breedte van de opslagelektroden, een zeer belangrijke ruimtebesparing oplevert. De transferelektroden zijn in duwrichting volgens de 30 uitvinding minder dan 1^/um breed, doch dit vormt geen bezwaar aangezien zij niet voor ladingsopslag behoeven te dienen. De aansturing van de elektroden kan op dezelfde wijze geschieden als aangegeven in Figuur 3.
Ofschoon in Figuur 2 een transferelektrode is getekend tussen elk paar opslagelektroden is dit niet noodzakelijk; er kunnen opslagelék-35 troden zijn waartussen zich geen transferelektrode bevindt terwijl op sommige plaatsen zich ook een bredere transferelektrode kan bevinden.
- Volgens de uitvinding bevindt zich echter tenminste éên transferelektrode binnen een groef smaller dan 1^um tussen twee opslagelektroden.
8501338 PHN 11.379 5
De transferelektroden (2,4,6,8) kunnen bestaan uit silicium. Zij kunnen ook geheel of gedeeltelijk uit een me taais ilicide of uit een mpt-aal bestaan.
De vervaardiging van de inrichting -volgens de uitvinding zal nu 5 nader worden beschreven aan de hand van de figuren 4 t/m 10.
Uitgegaan wordt (zie Figuur 4) van een p-type geleidende sili- 14 ciumlaag 24, met een doteringsconcentratie van bijvoorbeeld 5x10 atomen 3 per cm . In deze laag, die een dikte kan hebben van bijvoorbeeld 1Q^um en zelf weer kan zijn aangebracht op een hooggedoteerd p-type siliciumsüb-10 straat (hoewel dit niet noodzakelijk is) vindt het ladingstransport door de ladingsgekoppelde inrichting plaats.
Op de laag 24 is een elektrisch isolerende laag 21 aangebracht. Dit kan bijvoorbeeld een door thermisch aangroeien verkregen silicium-oxydelaag met een dikte van bijvoorbeeld 25 nm zijn. (¾) de laag 21 werden 15 achtereenvolgens een eerste siliciumlaag 30, een oxydatieverhinderende laag 25 (in dit voorbeeld een siliciumnitridelaag) en een tweede silicium-r laag 31 aangebracht door toepassing van bekende technieken.
De eerste siliciumlaag 30 is in dit voorbeeld een Q,5,um dikke 20 3 N-type laag met een doteringsconcentratie van 7x10 atomen per cm . De 20 dotering ervan kan hetzij gelijktijdig met het neerslaan, hetzij daarna door middel van diffusie of ionenimplantatie geschieden.
De tweede siliciumlaag 31 is in dit voorbeeld ongedoteerd, dat wil zeggen niet opzettelijk gedoteerd, en heeft een dikte van 0,7^um. De laag 31 is een hulplaag die aan het einde van het proces wordt verwijderd. 25 De laag 25 kan ook uit een ander siliciumnitride bevattende laag, bijvoorbeeld siliciumoxynitride, of uit een ander axydatieverhinderend materiaal bestaan.
De tweede siliciumlaag 31 wordt vervolgens in een patroon bevattende een aantal evenwijdige siliciumstroken geëtst, waardoor de struk-30 tuur als aangegeven in Figuur 5 ontstaat.
Vervolgens wordt de tweede siliciumlaag 31 gedeeltelijk geoxy-deerd, zie Figuur 6. Daarbij ontstaat een geoxydeerd randdeel 32 van het siliciumpatroon, waarbij ook de bovenzijde van het patroon wordt geoxydeerd.
35 Daarna worden de onbedekte delen van de oxydatieverhinderende laag 25, en vervolgens het vrij liggende siliciumoxyde 32 wsggeëtst. Hierna wordt een thermische oxydatie bij relatief lage temperatuur (850°C) in vochtige zuurstof uitgevoerd. Daarbij wordt, tengevolge van het verschil
85 0 1 o oJ
• * PHN 11.379 6 in oxydatiesnelheid tussen verschillend gedoteerde siliciumlagen, op het hooggedoteerde silicium van de laag 30 een relatief dikke oxydelaag 26, en op het ongedoteerde silicium van de laag 31 slechts een zeer dunne oxydelaag 33 gevormd, zie Figuur 7. De dunne oxydelaag 33 wordt zonder 5 maskering door een dip-ets verwijderd, waarbij de dikkere oxydelaag 26 grotendeels blijft staan.
De onbedekte delen van de oxydatieverhinderende laag 25 worden nu selektief weggeëtst, en door de zo vrijgelegde delen van de eerste siliciumlaag 30 heen worden nu groeven 22 geëtst ter vorming van een aan-10 tal voor ladingstransport dienende elektroden 1,3,5,7,9,11, enz., zie Figuur 8. Hierbij verdwijnt tevens de tweede siliciumlaag 31.
Vervolgens wordt (zie Figuur 9) de groefwand oppervlakkig geoxy-deerd, waarbij een dunne oxydelaag 27 ontstaat die de groef niet geheel qpvult, terwijl hierbij de dikte van het oxyde 21 qp de bodem van de 15 groef praktisch niet verandert. Desgewenst kan vooraf in de groeven langs zelfuitrichtende weg een drempelimplantatie met bijvoorbeeld boor ionen worden uitgevoerd.
Over de elektroden heen wordt nu een elektrisch geleidende laag 34 aangebracht, die de groeven 22 qpvult. In dit voorbeeld wordt een laag 20 34 van silicium neergeslagen die hetzij tijdens het neerslaan, hetzij naderhand door diffusie of ionenimplantatie met bijvoorbeeld fosfor wordt gedoteerd om een hoog geleidingsvermogen te verkrijgen.
Daarna wordt de laag 34 door etsen, bijvoorbeeld door reactief ionen-etsen (KEE) of sputteretsen of door middel van andere etsnethoden 25 over zijn gehele oppervlak geëtst tot slechts het binnen de groeven 22 aanwezige deel ervan overblijft. Deze binnen de groeven gelegen delen vormen dan transferelektroden 2,4,6,8,10 enz., zie Figuur-10.
De uitvinding is hiermede in principe beschreven. Een probleem kan gevormd worden door het contacteren van de zeer smalle transferelek-30 troden. Hieronder zal een methode worden beschreven waarmede op betrékkelijk eenvoudige wijze langs zelfregistrerende weg tegelijkertijd contacten op de transferelektroden en op de oorspronkelijk met siliciumnitride (of een andere anti-oxydatielaag) bedekte elektroden kunnen worden gevormd. De contactvensters qp de met oxyde bedekte elektroden kunnen dan bijvoor-35 beeld qp verbrede uiteinden daarvan worden gevormd.
Uitgegaan wordt van de in Figuur 8 getekende situatie, waarbij door groeven 22 gescheiden, afwisselend met siliciumoxyde 26 en met siliciumnitride (of een andere anti-oxydatielaag) 25 bedekte elektroden zijn
8501 3 3 B
ΡΗΝ 11.379 7 ψ .
verkregen. Een schematisch bovenaanzicht is in Figuur 11 getekend, waarbij een op een transferelektrode (4) aan te brengen contact en een op een oorspronkelijk met nitride bedekte elektrode (7) aan te brengen contact met diagonalen zijn aangeduid.
5 De figuren 12 t/m 15 tonen schematisch in dwarsdoorsnede opeen volgende stadia van de contactering, waarbij de met A aangeduide doorsneden met de lijn AA*, en de net B aangeduide doorsneden met de lijn BB' van Figuur 11 overeenkomen.
Eerst wordt door etsen de anti-oxydatielaag 25 verwijderd met 10 uitzondering van de plaatsen waar op de door deze laag bedekte elektroden contacten moeten worden gevormd. Daarna worden de groeven en de blootgelegde delen van de elektroden geoxydeerd en vervolgens worden, op dezelfde wijze als beschreven aan de hand van Figuur 9 en 10, de transferelek-troden in de groeven aangebracht. Daarmee is de situatie van Figuur 12 15 verkregen. In dit stadium kunnen desgewenst zoals eerder beschreven de transferelektroden geheel of gedeeltelijk in een metaalsilicide warden omgezet.
Nu wordt over het geheel een nieuwe laag (40) van siliciumnitri-de neergeslagen, zie Figuur 13. Ter plaatse van de doorsnede AA' bevindt 20 zich nu op de elektrode 7 een dubbele laag (25+40) van siliciumnitride.
Op de plaats waar op de transferelektrode 4 een contact moet worden aangebracht wordt de nitridelaag 40 bedekt met een fotolakmasker 41, dat zich ook over de naburige elektroden 3 en 5 uitstrekt, zie Figuur 13B. De cmtrek van dit fotolakmasker is in Figuur 11 gestippeld aangegeven.
25 Vervolgens wordt de siliciumnitridelaag 40 selektief weggeëtst, waarbij het etsproces voortgezet wordt totdat de laag 40 buiten het fotolakmasker 41 geheel, en de laag 25 hoogstens gedeeltelijk is verdwenen.
Na verwijdering van het fotolakmasker 41 is alleen cp de contactplaatsen nog siliciumnitride aanwezig, zie Figuur 14.
30 Daarna worden de transferelektroden geoxydeerd, waarna het over gebleven siliciumnitride wordt verwijderd en op de zo vrij gelegde sili-ciunöelen metaallagen 47 en 44 warden aangebracht, zie Figuur 15.
In de hier gegeven beschrijving is alleen sprake geweest van de opslag- en transferelektroden van een ladingsgekoppelde inrichting. Deze 35 bevat in het algemeen nog andere delen zoals bijvoorbeeld source- en drainzones en -elektroden; aangezien de struktuur en de vervaardiging daarvan voor de onderhavige uitvinding van geen belang zijn is van een beschrijving daarvan afgezien.
$ k 3 1 ^ ü * PHN 11.379 8
De uitvinding is niet beperkt tot het gegeven uitvoeringsvoor-beeld,· In het bijzonder kunnen de elektroden op andere wijze als hier beschreven gecontacteerd zijn. Ook kunnen in plaats van siliciuinnitride voor de lagen 25 en 40 andere oxydatieverhinderende materialen gebruikt 5 worden, mits deze selectief etsbaar zijn ten opzichte van siliciumoxyde (en vice versa).
10 15 20 25 30 35 8501338
Claims (8)
1. Ladingsgekoppelde (CCD) halfgeleiderinrichting met een aantal elektroden voor het opslaan en transporteren van informatiedragende lading,, welke elektroden de vorm hebben van coplanaire, uit één siliciumlaag gevormde siliciumstroken die gelegen zijn op een isolerende laag en van el- 5 kaar zijn gescheiden door ten dele met siliciumoxyde opgevulde groeven met een breedte van ten hoogste 1^um, met het kenmerk dat de groeven zich bevinden tussen cpslagelektroden, waarbij tussen ten minste twee cpslag-elektroden de groefwand slechts oppervlakkig geoxydeerd is, en de groef verder is opgevuld door een uit geleidend materiaal bestaande transfer-10 elektrode.
2. Ladingsgekoppelde halfgeleiderinrichting volgens conclusie 1, met het kenmerk dat de transferelektrode uit silicium bestaat.
3. Ladingsgekoppelde halfgeleiderinrichting volgens conclusie 1, met het kenmerk, dat de transferelektrode althans ten dele uit een metaal- 15 silicide bestaat.
4. Ladingsgekoppelde halfgeleiderinrichting volgens conclusie 1, met het kenmerk dat de transferelektrode een metaal bevat.
5. Werkwijze voor het vervaardigen van een ladingsgekoppelde halfgeleiderinrichting volgens een der voorgaande conclusies, waarbij (¾) een 20 elektrisch isolerende laag achtereenvolgens een eerste siliciumlaag, een oxydatieverhinderende laag en een tweede siliciumlaag worden aangebracht, waarna de tweede siliciumlaag in een patroon bevattende een aantal evenwijdige siliciumstroken wordt geëtst en vervolgens de tweede siliciumlaag gedeeltelijk wordt geoxydeerd ter vorming van een geoxydeerd randdeel 25 daarvan, waarna de onbedekte delen van de genoemde oxydatieverhinderende laag en dan het vrij liggende siliciumoxyde worden weggeëtst, vervolgens een thermische oxydatie wordt uitgevoerd, de onbedekte delen van de axy-datieverhinderende laag selectief worden weggeëtst en door de zo vrij gelegde delen van de eerste siliciumlaag heen groeven worden geëtst ter 30 vorming van een aantal voor ladingstransport dienende elektroden, met het kenmerk dat daarna tussen ten minste twee elektroden de groefwand slechts oppervlakkig wordt geoxydeerd, waarna over de elektroden heen een elektrisch geleidende laag wordt aangebracht die de groef opvult, en vervolgens deze geleidende laag over zijn gehele oppervlak wordt geëtst 35 tot slechts het binnen de groef aanwezige deel ervan overblijft, welk deel een transferelektrode vormt.
6. Werkwijze volgens conclusie 5, met het kenmerk dat een elektrisch geleidende laag van metaal wordt aangebracht. 3301338 PHN 11.379 10
7. Werkwijze volgens conclusie 5, met het kenmerk dat een elektrisch geleidende laag van silicium wordt aangehracht.
8. Werkwijze volgens conclusie 7, met het kenmerk dat na het etsen van de siliciumlaag een metaallaag over het geheel wordt aangehracht en 5 door verhitting althans een deel van het in de groeven aanwezige silicium in een silicide van genoemd metaal wordt omgezet, waarna het niet omgezette metaal wordt verwijderd. 10 15 20 25 30 35 8501338
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8501338A NL8501338A (nl) | 1985-05-10 | 1985-05-10 | Ladingsgekoppelde halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| EP86200752A EP0201963A1 (en) | 1985-05-10 | 1986-05-02 | Charge-coupled device and method of manufacturing the same |
| CA000508666A CA1267975A (en) | 1985-05-10 | 1986-05-08 | Charge-coupled device and method of manufacturing the same |
| JP61105011A JP2511875B2 (ja) | 1985-05-10 | 1986-05-09 | 電荷結合半導体装置の製造方法 |
| US07/385,928 US4907049A (en) | 1985-05-10 | 1989-07-27 | Charge-coupled semiconductor device having an improved electrode structure |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8501338A NL8501338A (nl) | 1985-05-10 | 1985-05-10 | Ladingsgekoppelde halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| NL8501338 | 1985-05-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| NL8501338A true NL8501338A (nl) | 1986-12-01 |
Family
ID=19845960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL8501338A NL8501338A (nl) | 1985-05-10 | 1985-05-10 | Ladingsgekoppelde halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4907049A (nl) |
| EP (1) | EP0201963A1 (nl) |
| JP (1) | JP2511875B2 (nl) |
| CA (1) | CA1267975A (nl) |
| NL (1) | NL8501338A (nl) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0485125B1 (en) * | 1990-11-09 | 1996-07-10 | Matsushita Electronics Corporation | Charge transfer device, process for its manufacture, and method driving the device |
| JP2855291B2 (ja) * | 1991-03-07 | 1999-02-10 | 富士写真フイルム株式会社 | 固体撮像装置 |
| US7265397B1 (en) * | 2000-08-30 | 2007-09-04 | Sarnoff Corporation | CCD imager constructed with CMOS fabrication techniques and back illuminated imager with improved light capture |
| US7241662B2 (en) * | 2002-06-24 | 2007-07-10 | Micron Technology, Inc. | Reduction of field edge thinning in peripheral devices |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49114374A (nl) * | 1973-02-28 | 1974-10-31 | ||
| US4055885A (en) * | 1973-02-28 | 1977-11-01 | Hitachi, Ltd. | Charge transfer semiconductor device with electrodes separated by oxide region therebetween and method for fabricating the same |
| DE2439726A1 (de) * | 1973-08-27 | 1975-03-13 | Fairchild Camera Instr Co | Ladungskopplungs-halbleiteranordnung |
| JPS5250691A (en) * | 1975-10-22 | 1977-04-22 | Nippon Telegr & Teleph Corp <Ntt> | Production of charge coupled device |
| US4053349A (en) * | 1976-02-02 | 1977-10-11 | Intel Corporation | Method for forming a narrow gap |
| JPS5427113A (en) * | 1977-08-02 | 1979-03-01 | Toshiba Corp | Arrangement for preventing axle-weight transfer of locomotive |
| JPS5691471A (en) * | 1979-12-25 | 1981-07-24 | Nec Corp | Charge combining device |
| US4358340A (en) * | 1980-07-14 | 1982-11-09 | Texas Instruments Incorporated | Submicron patterning without using submicron lithographic technique |
| NL8105559A (nl) * | 1981-12-10 | 1983-07-01 | Philips Nv | Werkwijze voor het aanbrengen van een smalle groef in een substraatgebied, in het bijzonder een halfgeleidersubstraatgebied. |
| NL8400224A (nl) * | 1984-01-25 | 1985-08-16 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting en inrichting vervaardigd door toepassing daarvan. |
-
1985
- 1985-05-10 NL NL8501338A patent/NL8501338A/nl not_active Application Discontinuation
-
1986
- 1986-05-02 EP EP86200752A patent/EP0201963A1/en not_active Ceased
- 1986-05-08 CA CA000508666A patent/CA1267975A/en not_active Expired
- 1986-05-09 JP JP61105011A patent/JP2511875B2/ja not_active Expired - Lifetime
-
1989
- 1989-07-27 US US07/385,928 patent/US4907049A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61263272A (ja) | 1986-11-21 |
| JP2511875B2 (ja) | 1996-07-03 |
| CA1267975A (en) | 1990-04-17 |
| US4907049A (en) | 1990-03-06 |
| EP0201963A1 (en) | 1986-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5595924A (en) | Technique of forming over an irregular surface a polysilicon layer with a smooth surface | |
| US5756385A (en) | Dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers | |
| KR100559762B1 (ko) | 수평 배향 에지들을 가지는 부동 게이트 메모리 셀들의 반도체 메모리 어레이를 형성하는 자기 정렬식 방법 및 그에 의해 제조된 메모리 어레이 | |
| NL8302541A (nl) | Werkwijze ter vervaardiging van een halfgeleiderinrichting, en halfgeleiderinrichting vervaardigd volgens de werkwijze. | |
| NL8003612A (nl) | Werkwijze ter vervaardiging van een halfgeleider- inrichting en halfgeleiderinrichting vervaardigd door toepassing van deze werkwijze. | |
| NL7905470A (nl) | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan, alsmede een opneembuis en een weergeefinrich- ting met een dergelijke halfgeleiderinrichting. | |
| EP0054129A2 (en) | Method for forming a conductor line in an integrated semiconductor memory and an integrated semiconductor memory with cells including a capacitor and a field effect transistor | |
| US4047215A (en) | Uniphase charge coupled devices | |
| JPH0458700B2 (nl) | ||
| NL8105559A (nl) | Werkwijze voor het aanbrengen van een smalle groef in een substraatgebied, in het bijzonder een halfgeleidersubstraatgebied. | |
| NL8701251A (nl) | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. | |
| NL8400224A (nl) | Werkwijze ter vervaardiging van een halfgeleiderinrichting en inrichting vervaardigd door toepassing daarvan. | |
| US4754311A (en) | Semiconductor device with contacts to parallel electrode strips | |
| US4937202A (en) | Method of manufacturing field effect transistors having self-registering source and drain regions to minimize capacitances | |
| NL8501338A (nl) | Ladingsgekoppelde halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. | |
| GB2049279A (en) | Mnos-memory cell | |
| US4208668A (en) | Charge coupled device with buried zones in a semiconductor substrate for use especially as a light sensor | |
| NL8502478A (nl) | Werkwijze ter vervaardiging van een halfgeleiderinrichting. | |
| JPH10150174A (ja) | 電気的に書込み及び消去可能の固定メモリセル装置の製造方法 | |
| NL8402223A (nl) | Werkwijze ter vervaardiging van een halfgeleiderinrichting en inrichting, vervaardigd door toepassing daarvan. | |
| US4381516A (en) | Charge-coupled device having a channel and an electrode for changing a transfer direction of charge signals | |
| NL8202777A (nl) | Halfgeleiderinrichting en werkwijze voor het vervaardigen daarvan. | |
| EP0892440A1 (en) | Controllable conduction device | |
| NL7902878A (nl) | Werkwijze ter vervaardiging van een halfgeleider- inrichting. | |
| NL8000999A (nl) | Ladingsgekoppelde beeldopneeminrichting en werkwijze ter vervaardiging daarvan. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A1B | A search report has been drawn up | ||
| BV | The patent application has lapsed |