NL8502478A - Werkwijze ter vervaardiging van een halfgeleiderinrichting. - Google Patents
Werkwijze ter vervaardiging van een halfgeleiderinrichting. Download PDFInfo
- Publication number
- NL8502478A NL8502478A NL8502478A NL8502478A NL8502478A NL 8502478 A NL8502478 A NL 8502478A NL 8502478 A NL8502478 A NL 8502478A NL 8502478 A NL8502478 A NL 8502478A NL 8502478 A NL8502478 A NL 8502478A
- Authority
- NL
- Netherlands
- Prior art keywords
- electrodes
- layer
- silicon
- oxide
- oxidation
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 27
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 47
- 239000010703 silicon Substances 0.000 claims description 47
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 46
- 230000003647 oxidation Effects 0.000 claims description 19
- 238000007254 oxidation reaction Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 16
- 230000003064 anti-oxidating effect Effects 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000001020 plasma etching Methods 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000009413 insulation Methods 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XMIJDTGORVPYLW-UHFFFAOYSA-N [SiH2] Chemical compound [SiH2] XMIJDTGORVPYLW-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- -1 for example Chemical class 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66946—Charge transfer devices
- H01L29/66954—Charge transfer devices with an insulated gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/911—Differential oxidation and etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
- Formation Of Insulating Films (AREA)
Description
PHN 11.487 1 N.V. Philips' Gloeilampenfabrieken te Eindhoven.
"Werkwijze ter vervaardiging van een halfgeleiderinrichting".
De uitvinding heeft betrekking op een werkwijze ter vervaardiging van een half geleider inrichting met elkaar overlappende, onderling geïsoleerde strookvormige siliciumelektroden, waarbij het oppervlak van een siliciumgebied wordt voorzien van een, een eerste axydelaag bevatten-5 de, elektrisch isolerende laag met homogene diëlektrische dikte, cp deze isolerende laag een eerste siliciumlaag wordt aangebracht waaruit door etsen een aantal strookvormige eerste elektroden wordt gevormd, de vrij-liggende delen van de isolerende laag worden verwijderd, vervolgens een eerste thermische oxidatie wordt uitgevoerd ter vorming van een tweede 10 axydelaag cp de eerste elektroden en het vrij liggende siliciumgebied, waarna over het geheel een elektrisch isolerende anti-oxydatielaag vrardt aangebracht en vervolgens een tweede siliciumlaag wordt neergeslagen waaruit door etsen een aantal strookvormige tweede elektroden wordt gevormd die elk tussen twee eerste geleiders liggen en deze gedeeltelijk 15 overlappen, waarbij de totale diëlektrische dikte onder de eerste en onder de tweede elektroden praktisch gelijk is..
Een dergelijke werkwijze is bekend uit het Amerikaanse octrooi-schrift No. 4332078.
Halfgeleider inrichtingen met onderling geïsoleerde en elkaar 20 gedeeltelijk overlappende elektroden kanen in de halfgeleidertechniek veelvuldig voor, in het bijzonder, hoewel niet uitsluitend, in veld-effektinrichtingen waarbij overlappende stuurelektroden op een isolerende laag worden aangebracht. Een van de belangrijkste toepassingen van dergelijke elektrodestrukturen is te vinden bij zogenaamde ladingsgekcp-25 pelde inrichtingen, bekend staande als CCD ("charge coupled device") inrichtingen.
Bij dergelijke CCD-inrichtingen, die gebruikt worden onder meer in geheugens en beeldsensoren, is vaak een elektrodestruktuur vereist bestaande uit drie groepen van respectievelijk eerste, tweede en derde 30 elektroden, waarbij telkens een eerste, tweede en derde elektrode naast elkaar zijn gelegen en elkaar gedeeltelijk overlappen. Daarbij zijn de elektroden van elke groep tezamen met het bijbehorende bedradingspatrocn gevormd uit een afzonderlijke siliciumlaag, terwijl de elektroden onder—
El δ 2 4 7 δ t 'i PHN 11.487 2 ling geïsoleerd zijn door er op aangegroeide thermische oxydelagen.
De eenvoudigste en het meest voor de hand liggende werkwijze cm een dergelijke drie-lagen elektrodestruktuur te vervaardigen cmvat het op een siliciumlichaam aanbrengen van een oxydelaag ( het "gate-oxyde"), 5 het aanbrengen van een eerste siliciumlaag, het vormen van een groep eerste elektroden uit de eerste siliciumlaag, het verwijderen van de tussen de eerste elektroden liggende delen van het gate-oxyde, het thermisch oxyderen van de eerste elektroden en het tussengelegen silicium, het aanbrengen van een tweede siliciumlaag, het vormen van een groep tweede 10 elektroden uit de tweede siliciumlaag, het wegetsen van het daartussen op het siliciumlichaam gelegen oxyde, het thermisch oxyderen van de tweede elektroden en het tussenliggende silicium, het aanbrengen van een derde siliciumlaag, en het vormen van een groep derde elektroden uit de derde siliciumlaag.
15 Een dergelijke werkwijze heeft echter een aantal belangrijke na delen. Deze hangen samen met de eis dat de drempelspanning, dat wil zeggen de spanning tussen een elektrode en het onderliggende siliciumgebied waarbij een inversielaag aan het oppervlak ontstaat, voor alle elektroden praktisch gelijk moet zijn.. Aangezien bij de hierboven geschetste werk-20 wijze door deze eis de oxydatiecmstandigheden bij het oxyderen van de eerste en tweede elektroden niet vrij kunnen worden gekozen doch bepaald worden door de vereiste diëlektrische dikte onder de elektroden, kunnen de oxydedikte en de axydekwaliteit op de elektroden vaak. niet optimaal zijn.
25 Een verder belangrijk nadeel van de omstandigheid dat de oxyde laag qp de elektroden niet willekeurig dik kan worden gekozen is dat, wanneer deze oxydelaag dun is, bij het in vorm etsen van de tweede en derde elektroden aan de voet van de eerste en tweede elektroden holten ontstaan waarin siliciumdraden achterblijven, die aanleiding kunnen geven 30 tot kortsluiting.
In het eerder genoemde Amerikaanse octrooischrift No. 4332078 is een verbeterde methode aangegeven waarbij dit laatste bezwaar wordt opgeheven. Daarbij worden de na het in vorm etsen en oxyderen van de eerste elektroden gevormde holten aan de voet ervan opgevuld met materiaal, 35 door het aanbrengen en vervolgens weer wegetsen van een isolerende hulp-laag, waarbij de genoemde holten met materiaal van de hulplaag gevuld blijven.
Deze methode heeft echter het nadeel dat een extra hulplaag moet
S3Ö2 4 7S
'ik.· PHN 11.487 3 worden aangetracht en weggeëtst, terwijl ook het eerder genoemde bezwaar van de niet vrij te kiezen oxydatie van de eerste en tweede elektroden niet is opgeheven.
De uitvinding beoogt onder meer een werkwijze te verschaffen 5 waarbij, zonder de genoemde hulplagen, een drielaags-elektrodenstruktuur met optimale onderlinge isolatie van de elkaar overlappende elektroden kan worden gerealiseerd.
De uitvinding berust onder meer op het inzicht dat dit kan geschieden door het in geschikte stadia van het proces toepassen van een 10 isolerende anti-oxydatielaag en een anisotrocp plasma-etsproces.
Volgens de uitvinding is een werkwijze van de in de aanhef beschreven soort daardoor gekenmerkt, dat tussen twee naburige tweede elektroden ten minste twee eerste elektroden liggen, dat een tweede thermische oxydatie wordt uitgevoerd ter vorming van een derde oxydelaag cp de twee-15 de elektroden, waarna het vrij liggende deel van de anti-oxydatielaag en een deel van de tweede en derde oxydelaag door anisotroop piasmaretsen werden verwijderd met uitzondering van de op de rand van de eerste elektroden en onder uitstekende delen van de tweede en derde oxydelagen gelegen delen van de anti-oxydatielaag, dat tijdens een derde thermische 20 oxydatie de vrij liggende tweede oxydelaag cp het siliciumgebied praktisch dezelfde diëlektrische dikte verkrijgt als die onder de eerste en tweede elektroden, en dat daarna een derde siliciumlaag wordt aangehracht waaruit een aantal strookvormige derde elektroden wordt gevormd waarbij de derde elektroden elk tussen twee eerste elektroden liggen en deze overlappen, 25 en althans een derde elektrode tevens een tweede elektrode overlapt.
De anti-oxydatielaag, waarvoor in de meeste gevallen een sili-ciumnitridelaag of een siliciumnitride bevattende laag zoals bijvoorbeeld siliciumoxynitride zal worden gebruikt alhoewel ook andere lagen, bijvoorbeeld van aluminiumoxyde mogelijk zijn is de enige "extra" laag die 30 in de werkwijze volgens de uitvinding wordt toegepast. Hiermee werden verschillende voordelen verkregen. In de eerste plaats wordt het csyde cp de eerste elektroden (waarvan de dikte niet vrij te kiezen is daar deze bepalend is voor de diëlektrische dikte aider de tweede elektroden) versterkt door de erep gelegen anti-oxydatielaag hetgeen de kwaliteit van 35 de isolatie tussen de eerste en tweede elektroden verbetert. Verder is door de aanwezigheid van de anti-oxydatielaag de oxydedikte op de tweede elektroden wél vrij te kiezen, terwijl bij het anisotrepisch plasma-etsen versterking van de isolatie aan de rand van de eerste elektroden 85 02 47 8
' V
EHN 11.487 4 optreedt alsmede automatische opvulling van daar ter plaatse aanwezige holten. En tenslotte wordt/ tijdens de derde thermische axydatie, de anti-oxydatielaag tegen de onderzijde van het oxyde op de rand van de tweede elektroden aangedrukt, waardoor de isolatiedikte in laterale rich-5 ting tussen de tweede en derde elektroden ten minste gelijk is aan de dikte van de op de tweede elektroden verkregen derde cxydelaag, wat in het bijzonder van belang is bij zeer smalle "eerste" elektroden ( 4 3^um) waarbij overlapping van de tweede en derde elektroden vaak onvermijdelijk is.
De in eerste instantie op het siliciumlichaam aangebrachte isolerende laag kan een homogene of een uit een of meer lagen van verschillende materialen samengestelde laag zijn. Meestal zal deze laag echter geheel uit thermisch aangegroeid of op andere wijze aangebracht siliciumr oxyde bestaan, wat ook in ' verband met de benodigde etsstappen het 15 eenvoudigst is.
Behalve genoemde elektroden kunnen tijdens het etsen uit een siliciumlaag tegelijkertijd andere bedradingsdelen zoals interconnecties worden gevormd, terwijl de dotering van de te vormen geleiderpatronen het eenvoudigst v66r het in patroon etsen kan geschieden.
20 De uitvinding zal nu nader worden toegelicht aan de hand van een uitvoeringsvoorbeeld en de tekening, waarin
Figuur 1 t/m 9 schematisch in dwarsdoorsnede opeenvolgende stadia tonen van de vervaardiging van een half geleider inrichting door middel van de werkwijze volgens de uitvinding, en 25 Figuur 10 schematisch in bovenaanzicht het verkregen eléktrode- patroon weergeeft.
In de figuren zijn overeenkomstige delen in de regel met hetzelfde verwijzingscijfer aangeduid, De figuren zijn niet cp schaal, en terwille van de duidelijkheid zijn de afmetingen in de dikterichting 30 naar verhouding sterk overdreven.. In het voorbeeld van Fig. 1 t/m 10 wordt de vervaardiging getoond van een half geleider inrichting, in casu een ladingsgekcppelde (CCD) inrichting, met elkaar overlappende en onderling geïsoleerde strookvormige elektroden, hier als stuurelektreden gebruikt, die in Figuur 9 in dwarsdoorsnede en in Figuur 10 in bovenaanzicht 35 zijn getekend.
Uitgegaan wordt van een siliciumgebied 1 (zie Fig. 1) van bijvoorbeeld het n-geleidingstype en met een dotering van bijvoorbeeld 14 3 5x10 atomen per cm . Dit gebied 1 kan een homogeen gedoteerd silicium- 8502478 PHN 11.487 5 lichaam zijn, maar kan octk een epitaxiale laag zijn die op een substraat met andere geleidingseigenschappen is aangebracht.
Het oppervlak 2 van het gebied 1 wordt, in dit voorbeeld door oxydatie, voorzien van een elektrisch isolerende laag 3, die hier uit een 5 eerste oxydelaag met een hanogene dikte van bijvoorbeeld 100 nm bestaat. Op deze isolerende laag 3 wordt nu door middel van bekende technieken een eerste siliciumlaag 4 neergeslagen met een dikte van ongeveer 450 nm. Dit kan vanuit de gasfase op verschillende manieren geschieden door decompositie van gas vormige siliciumverbindingen zoals bijvoorbeeld SiH^.
10 Uit deze siliciumlaag 4 worden vervolgens (zie Figuur 1) cp bekende wijze door etsen langs fotolithografische weg strookvormige eerste elektroden 4A, 4B, 4C enz. gevormd, met een breedte van ongeveer 3^um of iets minder. Deze eerste elektroden warden in het algemeen goed geleidend gemaakt door dotering, bijvoorbeeld met fosfor, in dit voorbeeld tot een concentratie 20 3 15 van 3x10 fosforatcmen per cm . Deze dotering geschiedt bij voorkeur vóór het in patroon etsen van de laag 4, door diffusie of ionenimplantatie.
De niet onder de eerste elektroden 4A, B enz. gelegen vrij liggende delen van de isolerende oxydelaag 3 worden nu door etsen verwijderd, 20 zie Figuur 2.
Vervolgens wordt een eerste thermische oxydatie uitgevoerd bij 1000°C in vochtige zuurstof gedurende 8 minuten. Daarbij wordt cp de eerste elektroden 4 en cp het vrij liggende siliciumgebied 1 een oxydelaag 5 gevormd (zie Fig. 3) die qp het monokristallijne gebied 1 ongeveer 80 ran 25 dik, en op de polykristallijne siliciumelektroden 150 nm dik is. Deze axydatie kan niét vrij warden gekozen, daar de oxydelaag 5 deel uitmaakt van de diëlektrische laag onder de nog aan te brengen tweede elektroden, welke diëlektrische laag uiteindelijk dezelfde diëlektrische dikte moet verkrijgen als die van de oxydelaag 3 ander de eerste elektroden.
30 Hierna wordt over het geheel een elektrisch isolerende anti- oxydatielaag 6 aangebracht. In dit voorbeeld is diifêSgeveer 40 nm dikke siliciumnitridelaag, die bij voorkeur wordt aangebracht vanuit een gasfase bevattende een mengsel van silaan (SiH^) en ammoniak (NH^) bij verlaagde druk en bij een temperatuur van ongeveer 800°C.
35 Daarna wordt een tweede siliciumlaag 7 neergeslagen met een dik te van ongeveer 450 nm die eveneens wordt gedoteerd met bijvoorbeeld 20 3 3x10 atomen per cm , en daarna door etsen in een patroon gebracht wordt dat een aantal strookvormige tweede elektroden 7A, 7B enz. bevat (zie 3502 47 8 PHN 11.487 6
Figuur 5) die, met uitzondering van de elektroden aan de uiteinden, elk tussen twee "eerste" elektroden zijn gelegen en deze gedeeltelijk overlappen. De totale diëlektrische dikte van het isolerende materiaal onder de "eerste" elektroden 4 (oxydelaag 3) en onder de "tweede" elektroden 7 5 (oxydelaag 5 + nitridelaag 6) is daarbij praktisch gelijk. Volgens de uitvinding liggen (zie Figuur 5) tussen twee naburige tweede elektroden 7A, 7B ten minste twee eerste elektroden (4B, 4C).;
Hierna wordt een tweede thermische oxydatie uitgevoerd ter vorming van een derde oxydelaag 8 op de tweede elektroden 7, zie Figuur 6,.
10 De dikte van deze oxydelaag 8 kan vrij gekozen worden, en bedraagt in dit voorbeeld ongeveer 300 nm. De dikte van de oxydelagen 3 en 5 verandert daarbij praktisch niet aangezien deze onder de siliciumnitridelaag 6 liggen. Deze tweede thermische oxydatie kan bijvoorbeeld geschieden in vochtige zuurstof bij 1000°C gedurende 35 minuten.
15 Hierna wordt een anisotroop plasma-etsproces toegepast waarbij het vrij liggende deel van de siliciumnitridelaag 6 met uitzondering van de op de rand van de eerste elektroden 4 en onder uitstekende delen van de tweede en derde oxydelagen 5 en 8 gelegen delen 6A daarvan, alsmede een klein deel van de tweede en derde oxydelagen 5 en 8 worden verwijderd, 20 zie Figuur 7. Het plasma-etsproces vindt bij voorbeeld plaats in een CCl^-plasma, in een planaire plasmareactor bij een druk van ongeveer 0,011 kPa (80mTorr). Hierdoor wordt een preferentieel etsen van horizontale vlakken bereikt.
Dan volgt een derde thermische oxydatie, teneinde er voor te 25 zorgen dat de vrij liggende delen van de tweede oxydelaag 5, die door het plasma-etsen op een dikte van ongeveer 70 nm zijn gekomen, op een dikte van ongeveer 100 nm gebracht worden zodat zij dezelfde diëlektrische dikte verkrijgen als die onder de eerste elektroden 4 en onder de tweede elektroden 7. Tijdens deze oxydatie worden de onder de uitstekende delen 30 van de derde oxydelaag 8 gelegen, tijdens het plasma-etsen niet verwijderde delen van de siliciumnitridelaag 6 tegen het oxyde 8 aangedrukt. Hierdoor wordt de laterale isolatiedikte aan de voet van de tweede elektroden 7, die bepalend kan zijn voor de isolatie tussen de tweede en derde elektroden en die door de afronding aan de rand van de oxydelaag 8 zeer klein 35 was geworden (zie Figuur 7), vergroot tot praktisch de dikte van de oxydelaag 8, zie Figuur 8. Dit is een belangrijk bijkanend voordeel van het bij-oxyderen van de oxydelaag 5.
Daarna wordt een derde siliciumlaag 9 aangebracht, met een dikte
^ ' -V
FHN 11.487 7 van bijvoorbeeld cngeveer 400 nm en bijvoorbeeld dezelfde dotering als die van de eerste en tweede siliciurnlagen 4 en 7. Uit deze derde sili-ciumlaag wordt tenslotte een aantal strookvormige derde elektroden 9A, 9B gevormd die in het algemeen (behalve aan de uiteinden) elk tussen twee 5 eerste elektroden (4B,4C) In liggen en deze overlappen, waarbij althans een derde elektrode (9A) tevens een tweede elektrode (7A) overlapt, zie Figuur 9 en 10.
Tenslotte zal in het algemeen ter protectie de gehele elektro-denstruktuur nog worden afgedekt met een pyrolytisch opgebrachte sili-10 ciumoxydelaag 10.
Met behulp van de werkwijze volgens de uitvinding, waarbij slechts één siliciumnitridelaag wordt toegepast, wordt het niet vrij te kiezen axyde 5 op de eerste elektroden 4 versterkt met de erop liggende nitridelaag 6, wat de isolatie ten goede komt, en bovendien treedt aan 15 de rand van de eerste elektroden 4 versterking door de nitridelaag op alsmede ook automatische opvulling van aldaar eventueel aanwezige holten. Verder is de dikte van de oxydelaag 8 op de tweede elektroden 7, ten gevolge van de aanwezigheid van de nitridelaag 6 gedurende de tweede thermische oxydatie, vrij te kiezen.
20 Tegelijk met de genoemde elektroden kunnen uit elk van de sili- ciumlagen ook verdere bedradingsdelen zoals aansluitgeleiders en interconnecties worden gevormd. Zie Figuur 10 waarin. de aansluitgeleiders voor de klokspanningen 0^, 02 en met 41, 71 en 91 zijn aangeduid en uit respectievelijk de siliciurnlagen 4,7 en 9 zijn gevormd.
25 Het is niet nodig dat alle "derde" elektroden de "tweede" elek troden overlappen. Zie Figuur 9 waar de "derde" elektrode 9A de "tweede" elektrode 7A wél overlapt, en de derde "elektrode" 9B de "tweede" elektroden 7A en 7B niet overlapt. Vooral wanneer de breedte van de eerste elektroden 4A, B enz. zeer klein (<2-3^um) is, zal het niet te vermij-30 den zijn dat de derde elektroden cp de rceeste plaatsen de tweede elektroden overlappen, waarbij de werkwijze volgens de uitvinding een goede isolatie tussen de derde en tweede elektroden waarborgt.
Verder kunnen met behulp van de werkwijze volgens de uitvinding ook andere dan ladingsgekcppelde inrichtingen worden vervaardigd, zoals 35 bijvoorbeeld geïntegreerde schakelingen met drielaag-bedrading in meer algemene vorm waarbij gelijke drempelspanning onder elk van de drie be-dradingsniveaux gewenst is.
Binnen het kader van de uitvinding zijn vele variaties mogelijk.
85 0 2 4 7 8 PHN 11.487 8
De geleidingstypen en doteringsconcentraties van de in het voorbeeld genoemde siliciumlagen en van het onderliggende siliciumgebied kunnen binnen wijde grenzen veranderd worden, evenals de dikten van de genoemde siliciumlagen, van de oxydelagen en van de nitridelaag. Het doteren van 5 de siliciumlagen kan, in plaats van erna, ook gelijktijdig met het neerslaan ervan geschieden door doteringsstoffen aan het gasmengsel toe te voegen.
10 15 20 25 30 35 8502 478
Claims (6)
1. Werkwijze ter vervaardiging van een halfgeleider inrichting met elkaar overlappende, onderling geïsoleerde strookvormige siliciumelektro-den, waarbij het oppervlak van een siliciumgebied wordt voorzien van een, een eerste oxydelaag bevattende, elektrisch isolerende laag met harogene 5 diëlektrische dikte, op deze isolerende laag een eerste siliciumlaag wordt aangebracht waaruit door etsen een aantal strookvormige eerste elektroden wordt gevormd, de vrij liggende delen van de isolerende laag warden verwijderd, vervolgens een eerste thermische oxydatie wordt uitgevoerd ter vorming van een tweede oxydelaag op de eerste elektroden en 10 het vrij liggende siliciumgebied, waarna over het geheel een elektrisch isolerende anti-axydatielaag wordt aangebracht en vervolgens een tweede siliciumlaag wordt neergeslagen waaruit door etsen een aantal strookvcr-mige tweede elektroden wordt gevormd die elk tussen twee eerste geleiders liggen en deze gedeeltelijk overlappen, waarbij de totale diëlektrische 15 dikte aider de eerste en ander de tweede elektroden praktisch gelijk is, iret het kenmerk, dat tussen twee naburige tweede elektroden ten minste twee eerste elektroden liggen, dat een tweede thermische oxydatie wordt uitgevoerd ter vorming van een derde oxydelaag op de tweede elektroden, waarna het vrijliggende deel van de anti-axydatielaag en een deel van de 20 tweede en derde oxydelaag door anisotroop plasma-etsen worden verwijderd met uitzondering van de op de rand van de eerste elektroden en onder uitstekende delen van de tweede en derde axydelagen gelegen delen van de anti-oxydatielaag, dat tijdens een derde thermische oxydatie de vrij liggende tweede oxydelaag cp het siliciumgebied praktisch dezelfde diëlek-25 trische dikte verkrijgt als die onder de eerste en tweede elektroden, en dat daarna een derde siliciumlaag wordt aangebracht waaruit een aantal strookvormige derde elektroden wordt gevormd, waarbij de derde elektroden elk tussen twee eerste elektroden liggen en deze overlappen, en althans een derde elektrode tevens een tweede elektrode overlapt. 3Q
2. Tferkwijze volgens conclusie 1, met het kenmerk dat de breedte van de eerste elektroden ten hoogste 3^um bedraagt.
3. Werkwijze volgens conclusie 1 of 2, met het kenmerk dat de isolerende laag geheel uit siliciumoxyde bestaat.
4. Werkwijze volgens een der voorgaande conclusies met het kenmerk 35 dat een anti-oxydatielaag van siliciumnitride wordt toegepast die wordt neergeslagen uit de gasphase bij verlaagde druk.
5. Werkwijze volgens een der voorgaande conclusies met het kenmerk dat uit de siliciumlagen behalve de genoemde elektroden ook verdere be- 85 02 47 8 PHN 11.487 10 dradingsdelen worden gevormd.
6. Werkwijze volgens een der voorgaande conclusies met het kenmerk dat de siliciumlagen alvorens ze in het gewenste patroon te etsen gedoteerd worden. 5 15 20 25 30 35 8502 47 8
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8502478A NL8502478A (nl) | 1985-09-11 | 1985-09-11 | Werkwijze ter vervaardiging van een halfgeleiderinrichting. |
US06/905,225 US4700459A (en) | 1985-09-11 | 1986-09-08 | Method of manufacturing a semiconductor device with overlapping strip electrodes |
JP61209752A JPS6262544A (ja) | 1985-09-11 | 1986-09-08 | 半導体装置の製造方法 |
EP86201549A EP0214702B1 (en) | 1985-09-11 | 1986-09-09 | Method of manufacturing a semiconductor device with mutually insulated strip-shaped silicon electrodes overlapping each other |
DE8686201549T DE3670546D1 (de) | 1985-09-11 | 1986-09-09 | Verfahren zum herstellen einer halbleiteranordnung mit gegeneinander isolierten streifenfoermigen, sich gegenseitig ueberlappenden siliciumelektroden. |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8502478A NL8502478A (nl) | 1985-09-11 | 1985-09-11 | Werkwijze ter vervaardiging van een halfgeleiderinrichting. |
NL8502478 | 1985-09-11 |
Publications (1)
Publication Number | Publication Date |
---|---|
NL8502478A true NL8502478A (nl) | 1987-04-01 |
Family
ID=19846536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL8502478A NL8502478A (nl) | 1985-09-11 | 1985-09-11 | Werkwijze ter vervaardiging van een halfgeleiderinrichting. |
Country Status (5)
Country | Link |
---|---|
US (1) | US4700459A (nl) |
EP (1) | EP0214702B1 (nl) |
JP (1) | JPS6262544A (nl) |
DE (1) | DE3670546D1 (nl) |
NL (1) | NL8502478A (nl) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04213975A (ja) * | 1990-12-11 | 1992-08-05 | Sony Corp | 固体撮像装置 |
US5210049A (en) * | 1992-04-28 | 1993-05-11 | Eastman Kodak Company | Method of making a solid state image sensor |
TW218426B (nl) * | 1992-05-11 | 1994-01-01 | Samsung Electronics Co Ltd | |
US6376868B1 (en) | 1999-06-15 | 2002-04-23 | Micron Technology, Inc. | Multi-layered gate for a CMOS imager |
US6654057B1 (en) * | 1999-06-17 | 2003-11-25 | Micron Technology, Inc. | Active pixel sensor with a diagonal active area |
US6414342B1 (en) | 1999-06-18 | 2002-07-02 | Micron Technology Inc. | Photogate with improved short wavelength response for a CMOS imager |
US6326652B1 (en) * | 1999-06-18 | 2001-12-04 | Micron Technology, Inc., | CMOS imager with a self-aligned buried contact |
US6204524B1 (en) | 1999-07-14 | 2001-03-20 | Micron Technology, Inc. | CMOS imager with storage capacitor |
CN1323811C (zh) * | 2003-04-29 | 2007-07-04 | 远藤工业株式会社 | 弹簧平衡器 |
JP2005079567A (ja) * | 2003-09-04 | 2005-03-24 | Matsushita Electric Ind Co Ltd | 半導体装置、その製造方法およびカメラ |
US20050274994A1 (en) * | 2004-06-14 | 2005-12-15 | Rhodes Howard E | High dielectric constant spacer for imagers |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4055885A (en) * | 1973-02-28 | 1977-11-01 | Hitachi, Ltd. | Charge transfer semiconductor device with electrodes separated by oxide region therebetween and method for fabricating the same |
US3909925A (en) * | 1974-05-06 | 1975-10-07 | Telex Computer Products | N-Channel charge coupled device fabrication process |
US3943543A (en) * | 1974-07-26 | 1976-03-09 | Texas Instruments Incorporated | Three level electrode configuration for three phase charge coupled device |
US4077112A (en) * | 1974-09-24 | 1978-03-07 | U.S. Philips Corporation | Method of manufacturing charge transfer device |
NL184591C (nl) * | 1974-09-24 | 1989-09-01 | Philips Nv | Ladingsoverdrachtinrichting. |
NL7709916A (nl) * | 1977-09-09 | 1979-03-13 | Philips Nv | Ladingsgekoppelde inrichting. |
US4262297A (en) * | 1978-12-19 | 1981-04-14 | The General Electric Company Limited | Semiconductor charge transfer device with multi-level polysilicon electrode and bus-line structure |
NL7907434A (nl) * | 1979-10-08 | 1981-04-10 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleider- inrichting. |
NL8202777A (nl) * | 1982-07-09 | 1984-02-01 | Philips Nv | Halfgeleiderinrichting en werkwijze voor het vervaardigen daarvan. |
-
1985
- 1985-09-11 NL NL8502478A patent/NL8502478A/nl not_active Application Discontinuation
-
1986
- 1986-09-08 US US06/905,225 patent/US4700459A/en not_active Expired - Fee Related
- 1986-09-08 JP JP61209752A patent/JPS6262544A/ja active Pending
- 1986-09-09 EP EP86201549A patent/EP0214702B1/en not_active Expired
- 1986-09-09 DE DE8686201549T patent/DE3670546D1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0214702B1 (en) | 1990-04-18 |
DE3670546D1 (de) | 1990-05-23 |
EP0214702A1 (en) | 1987-03-18 |
US4700459A (en) | 1987-10-20 |
JPS6262544A (ja) | 1987-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5661053A (en) | Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers | |
US5180680A (en) | Method of fabricating electrically erasable read only memory cell | |
NL7907472A (nl) | Mosfet eenheid voor hoog vermogen. | |
NL8003612A (nl) | Werkwijze ter vervaardiging van een halfgeleider- inrichting en halfgeleiderinrichting vervaardigd door toepassing van deze werkwijze. | |
US5003372A (en) | High breakdown voltage semiconductor device | |
US7936065B2 (en) | Semiconductor devices and method of manufacturing them | |
KR20060092072A (ko) | 반도체장치 및 그 제조 방법 | |
NL8502478A (nl) | Werkwijze ter vervaardiging van een halfgeleiderinrichting. | |
JPH11508087A (ja) | 半導体装置とその製造方法 | |
NL8302541A (nl) | Werkwijze ter vervaardiging van een halfgeleiderinrichting, en halfgeleiderinrichting vervaardigd volgens de werkwijze. | |
GB2056167A (en) | Ion implantation to form mos devices | |
NL8701251A (nl) | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. | |
US5468668A (en) | Method of forming MOS-gated semiconductor devices having mesh geometry pattern | |
KR100191685B1 (ko) | 축적 전극의 파형의 거친면을 가진 캐패시터 제조 방법 | |
US3964092A (en) | Semiconductor devices with conductive layer structure | |
US7030457B2 (en) | Capacitor and method for producing a capacitor | |
KR20010031974A (ko) | 적어도 하나의 커패시터를 가진 회로 및 그 제조 방법 | |
US5466963A (en) | Trench resistor architecture | |
US3746949A (en) | Semiconductor device | |
US4315239A (en) | Process for producing a calibrated resistance element and integrated circuitry incorporating same | |
CA1126875A (en) | Dielectrically-isolated integrated circuit complementary transistors for high voltage use | |
JP2566210B2 (ja) | 半導体デバイス | |
KR940001505B1 (ko) | 반도체장치 | |
EP0157446B1 (en) | Method of simultaneously manufacturing semiconductor regions having different dopings | |
JPH07183409A (ja) | 半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A1B | A search report has been drawn up | ||
BV | The patent application has lapsed |