JPS58107637A - 細い溝を基板領域に設ける方法及びそのような基板領域を具える装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は幅が自己整合的態様で決まる細い溝を基板領域
に設ける方法に関するものである。

本発明は更に前記方法を用いて作られた細い溝又はスロ
ットを具える基板を具備する装置に関するものである。

集積回路とそこで使用される技術の発展は実装密度につ
き増大する高い要求奪合む。実装密度が高くなることは
回路の個々の構成要素の寸法を一段と小さくするように
なる。多くの場合フォトリトグラフィエツチング法が用
いられるが、得られる寸法の下限に間もなく達してしま
う。この限界は就中これらの技術で使用される感光性ラ
ッカーの分解能により決まる。紫外線、Ｘ線または電子
線に感応するラッカーを用いることによりこの点で若干
の改良が得られるが、この場合でもしばしば何枚かのマ
スクを順次に互に整列させねばならないという欠点が存
在する。この場合は到達可能な最小寸法に限界を設定す
る上で公差を考慮に入れねばならない。

後者の欠点は自己整合的方法で半導体領域、コンタクト
窓及びメタライズ層を設ける、即ち、一連の順次の処理
を行なうのであるが、そのいずれもが前記の段階で既に
設けられているパターンに対しパターンの整列を必要と
しない方法を用いることにより大部分除去できる。

冒頭に記載した多結晶シリコン層から成る半導体領域に
狭いスロットを設ける形式の方法はＰｒｏｃｅｅｄｉｎ
ｇｓ　ｏｆ　ｔｈｅ　ｔｌｃ、Ｅ、Ｅ、、　Ｉｎｔｅｒ
ｎａｔｉｏｎａｌＳｏｌｉｄＳｔａｔｅ　Ｃ１ｒｃｕｉ
ｔｓ　０ｏｎｆθｒｅｌｎｏｅ、　１９８１年２月。

第２１６〜２１７ｊｆから既知である。

この方法では選択的エツチング液を用いるアンダーエツ
チングプロセスによりスｐツ）の幅が決まる。しかし、
このような「ウェット」アンダーエツチング方法を用い
ることは、就中アンダーエツチングにより得られる空胴
内に汚染物が残る危険があり、一般に全くないし殆んど
再現性がない結果を生むというような大きな欠点を有し
ている。

本発明の目的は就中エツチング液を用いてアンダーエツ
チングする必要がなく、褒雑なエツチング法を遂行する
必要もなしに、自己整合的態様で狭い溝又はスロットを
基板領域内に設ける方法を提供するにある。

このような本発明は就中酸化可能層を用い、これを一時
的に補助層として働らかせ、プロセスの流れの途中で除
去することによりこれを達成できる事実を認識したこと
に基づいている。

それ故本発明によれば冒頭に記載した形式の方法におい
て基板領域の表面上に少なくとも一つの第１の酸化防止
層を設け、この酸化防止層上に酸化可能層を設け、この
酸化可能層を基板領域の表面の一部の上で選択的に除去
し、その上で酸化可能層の残存部の縁部をその全厚さに
亘って選択的に酸化し、酸化可能層の残存部を高々その
厚さの一部に亘ってたけ選択的に酸化し、次に少なくと
。

も第１の酸化防止層の覆われていない部分を選択的に除
去し、基板領域の露出した部分をその厚さの一部に亘っ
て熱酸化し、基板領域をはぽ酸化された縁部の区域でだ
け露出させ、少なくともその厚さの一部だけをエッチし
夫って溝を得、酸化された縁部を含めて酸化可能層の前
記残存部を取り除くことを特徴とする。

この本発明方法は更に正確な整列やマスキング工程を必
要とせずに、１μｍ以下のような非常に小さな寸法にで
きるプロセスの早い段階で既に得られている酸化された
縁部が最終的に得られるスロット又は溝の幅を決めると
いう大きな利点を有する。また、半導体装置の製造に関
係する本発明方法を用いれば、この酸化された縁部が例
えば拡散とコンタクトによる装置の能動部の位置を決め
ることができる。これについては後に詳述する。

溝をエツチングするのに当てられている狭い基板部は種
々の方法で自己整合的態様で露出させることができる。

第１の重要な好適な実施例によれば、第１の酸化防止層
の覆われていない部分を除去した後、酸化可能層の酸化
された部分を完全にエッチし去り、その上で基板領域の
露出した部分の燃酸化と同時に、酸化可能層の残存部を
完全に酸化し、第１の酸化防止層の覆われていない部分
を除去することにより、その下側にある基板領域の部分
を露出するＯ・ しかし、もう一つの実施例によれば、最初の時は、酸化
可能層の縁部だけを酸化する。この目的で酸化可能層上
に第２の酸化防止層を設け、この第２の酸化防止層が前
記縁部の酸化に際し、残りの酸化可能層が酸化されるの
を防ぐようにする。

酸化された縁部はプロセスの主要部を通して維持できる
。これは好適な実施例の場合であり、そこでは基板領域
の露出した部分の前記熱酸化後、第２の酸化防止層とそ
の下側の酸化可能層とを除去し、次に第１の酸化防止層
のこうして露出された部分を除去し、次に酸化された縁
部と基板領域上の熱酸化物層とをエッチし去り、この上
で基板領域を再度熱酸化し、第１の酸化防止層の覆われ
ていない部分を除去することによりその下にある基板領
域の部分を露出させるようにする。　　　　　３しかし
、溝の幅の自己整合的規定に悪影響を及ぼすことなく早
い段階で酸化された縁部を取り除くこともできる。斯く
して、もう一つの重要な好適な実施例によれば第１の酸
化防止層の覆われていない部分を除去した後、＊匙、さ
れた縁部をエッチし去り、基板領域の燃酸托後、第２の
酸化防止層を除去し、その上で基板領域の露出した部分
に溝をエツチングする際同時に酸化可能層の残りの部分
もエッチし去るようにザる。

本発明方法のもう一つの変形例によれば酸化された縁部
の形成後、第２の酸化防止層を完全にエッチし去り、第
１の酸化防止層をその厚さの一部に亘ってだけエッチし
去り、次に酸化可能層を選択的にエッチし去り、次に第
１の酸化防止層の酸化された縁部の下側に位置している
のではない部分を取り除ぎ、その上で酸化された縁部を
エッチし去り、次に基板領域の露出した部分を酸化し、
その上で第１の酸化防止層の残りの部分を選択的にエッ
チし去ることな特徴とする。

本発明方法は殊に半導体装置の製造に当って重要であ゛
るが、半導体基板材料でないものを用いる時でも、例え
ば合成樹脂又は金属のような他の材料に細い溝を設ける
に当り利用するのに等しく適している。

溝は基板領域の厚さの一部だけを貫ぬいて延在させるこ
ともできる。しかし、基板領域を支持体上に設ける場合
は、この基板領域の全厚さを貫ぬいて延在させ、これに
よりスロット状の開口を形成すると好適である。

図面につき本、１発明の詳細な説明する。

これらの図面は純粋に略図であって、寸法通りには描か
れていない。

対応する部分は一般に同一符号を付しである。

第１図ないし第９図は本発明方法により半導体装置を製
造する順次の段階の略式断面図である。

本例では非常に狭い醗化物領域によりエピタキシャル層
のアイランド状部を横方向に絶縁するのに本発明を利用
している。出発材料は基板領域であり、この基板領域は
本例ではｐ影領域を有する半導体本体１０と、ｎ形埋め
込み層１１と、並置されたｐ形エピタキシャル層１２と
で構成される。

基板領域１の表面１８上に酸化防止層２を設ける。

本例ではこの酸化防止層を窒化シリコン層とする。

この酸化防止層上に酸化可能層８をデポジットさせる。

本例ではこの酸化可能層を多結晶シリコン層とする。こ
れは必らず必要とするものではないが、下記の例から明
らかなように、本例では酸化可能層８上に第２の酸化防
止層４（本例では第１のそれと同じくシリコン窒化物層
とする）を設ける。このようにして第１図に示した状態
が得られる。

今度は酸化可能層８を表面１８の一部の上で除去する。

この目的で、第１にシリコン窒化物層４を部分的にエッ
チし去り、その上でこれにより露出された酸化可能層８
の部分をエツチング又は酸化と酸化物層をエッチし去る
方法で完全に除去する。次に酸化可能層８の残りの部分
の縁に熱酸化を施す。この結果酸化可能層８の縁部６が
その全厚さにぼって酸化される（第２図参照）。

次に、第２の酸化防止層４の残部と、第１の酸化防止層
２の覆われていない部分を除去する（第８図参照）。こ
うすると基板領域が露出され、自己整合的態様で酸化さ
れた縁部すの区域だけが実際的にエッチし去られる。本
例では、これは下記のように行なわれる。

酸化された縁部６がエッチされ終った後（これは第４図
に示すようになる）、基板領域１の露出されている部分
を層１ｇの厚さの一部に亘って燃階化する。こ′の燃酸
化に際し、シリコン層（酸化可能層）８もその全厚さに
亘って酸化される。このようにして酸化物層６と７が形
成される（第６図参照）。次にシリコン窒化物層（第１
の酸化防止層）の酸化物層６と７との間に残っている部
分を選択的にエッチし去り、既に以前に取り去られたも
のであるが、酸化可能層８の酸化された縁部６の区域で
基板領域１を露出させる。こうなれば基板領域の非常に
狭い露出された部分（この幅はｌＰｍ以下にすることが
できる）にはぼ垂直な壁を有スる溝８をプラズマエツチ
ングによりエツチングできる。この溝はエピタキシャル
層１２のアイランド状部分１　ｊムを縦方向に完全に取
り囲み、埋め込み層ｌｌを通して延在する（第６図参照
）。

酸化物層６と７をエッチし去った後（第７図参照）、熱
酸化を行なう。これで９８は完全に酸化物で満たされ、
溝８とアイランド１２ムの外側に太いフィールド酸化物
層９を形成する（第８図）。

シリコン窒化物層２を選択的にエッチし去った後、半導
体回１ｉｓｉｔ素、例えばコレクタ領域１１、ベース領
域１２Ｂ％ｎ形エミッタ領域１４及びコレクタ接続領域
１６を有するトランジスタを半導体技術で一般に既知の
方法を用いてアイランド１２Ａ内に形成できる。次に薄
い酸化物層１６内にコンタクト窓を設けることができる
。厚いフィールド酸化物を貫ぬいてコンタク）室′を形
成する工程は、溝８を酸化物で充たす工程に際し、窒化
物層（第１の酸化防止層）２が存在するため回避できる
。

シリコン酸化物、シリコン窒化物及びシリコンハ互に選
択的にエツチングされるから、基板領域１（７）−ｍＷ
、ｆｉｌｌちエピタキシャル層１２の上側の酸化された
縁部５の下側だけが露出され、記述されたプロセスで、
マスキングもなく整列工程もなくそれでいて完全に自己
整合的態様で基板の厚さの一７部を貫ぬいてエッチし去
られ、酸化可能層８の残りの部分と酸化された縁部５と
が取り除かれる。

溝８内に形成される酸化物領域９は１μｍより細（でき
る。従って、通常の拡散又は誘電体分離領域よりも非常
に細くできる。このため回路配置のコンパクトさが著し
く増す。これは多数の半導体回路要素を有する多数の第
９図の構造のアイランドを具える。

種々の層の厚さやエツチング方法の選択は完全に当業者
に任されており、所望の用途に依存する。

本例では、層２の厚さは７５１ｍであり、層８の厚さは
０．８５μｍ１そして層重の厚さは１５０　ｎ１ｍ１で
あった。溝８の幅は０．５μｍであり、深さは７μｍで
あった。エピタキシャル層１２の厚さは８μｍであり、
埋め込み層１１の厚さは８μｍであった。

例えばシリコン窒化物に対する選択的エッチャントは熱
りん酸（１４０℃〜１８０℃）　、シリコン酸化物に対
する選択的エッチャントは緩衝したＨＦ水溶液、多結晶
シリコンに対する選択的エッチヤントはＫＯＨ水溶液（
８０重量％）を用いることができる。溝８をエツチング
する工程は例えば、同波数１８．５６ＭＨｚ圧力ｏ、ａ
　Ｐａ及び消費電力８０（１ｗ　−ｃ’　ｃｏｚ４−ク
ロリンプラズマ中で行なうことができる。

エヒタキシャルペース領域を有するトランジスタの代り
に、勿論拡散又は注入ペース領域を有するトランジスタ
を形成することもできる。これは例えば層１２をｐ形で
はなくｎ形導電層として、これをコレクタ領域として役
立て、この時高ドープしたｎ形埋め込み層１１を通常の
態様で埋め込みコレクタ接続部とし、これを領域１５を
介して上側表面にコンタクトさせる。

′第１′図〜第９図の例の可能な変形例を第１θ図〜第
１５図に略式図示する。本例では窒化シリコン層番を層
２より薄く選ぶため、層４をエッチし去った後層２のカ
バーされていない部分が゛部分的に残る（第１０図参照
）。これは前の例の第８図の段階に対応する。次にシリ
コン層８を選択的にエッチし去り（第１１図）、その上
で覆われていないシリコン窒化物を完全に除去する（第
１ｚ図）。

酸化された縁部５をエッチし去った後（−第１８図）、
酸化物層フを熱酸化により形成する（第１４図）。

次にシリコン窒化物２を選択的にエッチし去り、これに
より窯出された基板ｌの部分内に溝８をエツチングする
（第１５図）。しかし、この変形例は溝８が酸化物で満
たされた後、この溝のいずれの側にも厚いフィールド醗
化物が形成されず、このため後に保護すべき半導体回路
要素のドープされた半導体領域の形成とコンタクトにつ
き問題が生ずるという欠点を抱えている。しかし、成る
種の他の用途、例えば基板ｌが支持体上に設けられたシ
リコン層とし、溝８．で十分に横切らせる時では、この
変形例は有利である。薔し、技術的観点からこれは多少
簡単であるからである。この場合は例えば基板領域ｌの
溝の両側の部分は同じ熱酸化を受け、それらが究局的に
同じ厚さを得る。これは第１〜９図の例と対照的に、最
終段階（第９　　８図）で、エピタキシャル層１２は領
域１２Ａの両側よりも領域１・２Ａの区域で一層厚い。

次に第１６〜２８図につき、酸化可能層ａ上の第２の酸
化防止層を省くことができるもう一つの好適な実施例を
説明する。この例及び後の二、三の例では本発明方法を
小さなバイポーラ）ランジスタの製造につき説明するが
、本発明は他の半導体回路要素の製造にも有効に利用で
きることを理解すべきである。

出発材料はｎ形シリコンの支持体ｉｌＯで、この中にシ
リコン酸化物層ｚｚの室を介してｐ形ペース領域２１を
拡散させる。絶縁層２！と窓の中ではベース領域２１と
の上に多結晶シリコン層１をデボジツ）させる。本例で
は多結晶シリコン層ｌが基板領域１を構成し、ドープし
ないかしても極く弱くする。この多結晶シリコン層ｌの
上にシリコン窒化物の酸化防止層２を設け、この−酸化
防止層２の上にもう一度酸化可能層８を設ける。本例で
はこの酸化可能層はこれまたシリコンから成る。

この酸化可能層８の一部を取り除いた後、第１６図の状
況が得られる。

前の例と全く同じく、酸化可能層８の縁部５をその全厚
さに亘って酸化する。酸化可能層３＆ま覆われていない
から、この酸化に際し１その厚さの一部に亘ってシリコ
ン層（酸化可能層）８の残部も酸化される。次に酸化防
止層２の覆われてし）ない部分を除去し、第１７図の構
造を得る。完全に酸化された縁部５の境界を点線で示し
た。

この段階で、多結晶シリコン層ｌの露出している部分に
ドーピングすることができる。本例でｉｔこれはほう素
のイオン注入により行ない、これにより多結晶シリコン
層１の露出している部分が強くｐ形導電性となる。この
間多結晶シリコン層ｌの残部は上に重なっている層によ
りこのイオン注入に対してマスクされる。このイオン注
入のドーズ量とエネルギーは当業者が各場合で適当に選
ぶことができる。

次に酸化物を取り除く（第１８図参照）。次に再度熱瞭
化を行なう。これによりシリコン層８の残っている部分
は全部醸化物２８に変換される。

また、この時多結晶シリコン層のカバーされていない部
分の上に酸化物層２４が形成される（第１９図参照）。

次に、シリコン窒化物層２の覆われていない部分をエッ
チし去り（第２０図）、層２．２８及び２４をマスクと
して用いてプラズマエツチングにより溝８を形成する。

この溝８は多結晶シリコン層ｌの全厚さを貰ぬいて延在
する。このため多結晶シリコン層ｌは２個の要部ｌムと
ＩＢに分割される（第２１図参照）。次に酸化物２８及
び２４をエッチし去る（第２２図）。次に要部１ムを熱
酸化することにより溝８の壁に酸化物層２５をコーティ
ングする（第２８図）。シリコン窒化物層２を除去した
後、拡散又はイオン注入によりｎ形エミッタ領域２６を
形成する。この時同時に要部ＩＢは高ｎ形ドーピングを
得る。このようにして得られたトランジスタは低オーミ
ツクの多結晶エミッタ及ヒヘース接続部を有する。コレ
クタ接続部はコレクタ領域２０上のどこかに設けること
ができる（こ−には図示せず）。

第２４〜８１図は本発明方法のもう一つの好適な実施例
に従って半導体装置を製造する順次の工程の略式断面図
である。

本例でもバイポーラトランジスタの製造につき説明する
。図では作られるべき半導体装置のトランジスタを形成
する部分だけを示した。

出発材料は支持体であり、これは本例ではｎ形シリコン
領域８０により構成され、これが部分的にシリコン酸化
物層８１により覆われている。このシリコン酸化物層δ
１に窓を設け、この窓を介して拡散又はイオン注入によ
りｐ形ペース領域８２を形成する。半導体技術の分野で
既知のデポジション法を用いてこの支持体に順次に基板
領域となる第１のシリコン層１と、並置された酸化防止
層２（本例ではシリコン窒化物層）と、並置された酸化
可能層８（本例ではこの第２のシリコン層）とを設ける
。本例では、この第２のシリコン層８の上に更に層２よ
り厚く、本例でもシリコン窒化物から成る第２の酸化防
止層４を設ける。更　　　　゛に注意すべきことは、本
例では前述した路側と同じように、シリコン窒化物層２
及び４と夫々その下側に延在するシリコン層ｌ及び３と
の間にこ＼では図示しないがもう一つの非常に薄い酸化
物層を設けることが時々あることである。本例では層１
と８をはとんどドープしない多結晶シリコン層とし、厚
さを夫々０．６μｍ及び０．８５μｍとする。

窒化物層２と４は厚さを夫々７５　ｎｍ及び１５０　ｎ
ｍとする。これらの工程により第２４図の状態が得られ
た。

順次に層４及び８をエツチングすることにより（この処
理の時フォトラッカーマスクをエツチングマスクとして
用いることができる）、層ｌの表面の一部の上にある第
２のシリコン層８を取り除き、その後で酸化可能なシリ
コン層８の残りの部分の縁部５をその全厚さに亘って酸
化する（第２６図参照）。シリコン窒化物層２及びるは
この酸化に対し、下側にあるシリコン層ｌ及び８を保護
する。本例では酸化された縁部すの幅は約０．９μｍで
ある。

次に（第２１図参照）、第１の酸化防止層２（如何なる
下に存在する非常に薄い酸化物層も含む）の覆われてい
ない部分を取り除く。この時窒化物層４は一部残る。蓋
し、窒化物層４は窒化物層２より厚いからである。次に
（第２７図参照）、第１のシリコン層ｌの露出した部分
を醗素を含む雰囲気内で加熱することによりその厚さの
一部に亘って酸化する。この結果厚さが例えば０．１５
μｍの熱酸化物層８８が形成される。

この場合も基板領域、こ−では第１のシリコン層１を酸
化された縁部５の区域でだけ自己整合的に露出させ、エ
ッチし去り、酸化可能層、こ＼ではシリコン層８の残り
の部分（酸化された縁部を含む）を取り除くのであるが
、本例ではこれは下記のように行なわれる。

先ず第２の酸化防止層４とその下に存在する第２のシリ
コン層８とをエツチングにより順次に取り除き、その上
で第１の酸化防止層２のこれにより側出された部分を取
り除く。こうして第２８図の状態が得られる。次に酸化
された縁部５と熱酸化物層８８とを同時にエッチし去り
第２９図に示す構造のものが得られる。次に全シリコン
層ｌに再び、熱酸化物層８４を設けるが、層２の元来酸
化された縁部５の下に位置する部分がこの熱酸化に対し
てマスクとして働らく。次にこの層２の残りの部分を選
択的にエッチし去り、その上でこの部分の下側にあるシ
リコン層ｌの部分をエツチングにより取り除く。こうし
て得られた溝は本例では基板領域の厚さに亘って延在し
、層ｌを８個の部分ＩＡとｌＢに分ける狭いスロットを
構成する。

バイポーラトランジスタを形成するために、第２５図に
示した工程に達し終った後、シリコン層ｌの層８の下側
ではない部分にアクセプタ、例えばほう素をドープする
。これは第２５図の段階と第２６図の段階との双方で（
窒化・債層２を貫ぬいて行なうことができる）イオン注
入を行ない、第２６図の段階で拡散させることにより行
なうことができる。こうして得られた層ｌの高ドープｐ
形部はｐ形ペース領域８２に対する良好なオーミックコ
ンタクトを形成する。第２のシリコン層８とこの層の酸
化された縁部５とはこのドーピング工程に際し、マスク
として機能する。

第２８図の段階に到達した後、ドナー、例えばひ素の注
入又は拡散を行なう。これによりシリコン層ｌの覆われ
ていない部分は高ｎ形ドーピングを得る。ひ素のイオン
注入を行なう時は、窒化物層２が存在するま＼でもこの
プロセスを行なうことができる。このドーピングに関連
する熱処理時及び熱酸化物層８４の形成時に、ひ素が層
１からペース領域８２内に拡散し、この領域にエミッタ
領域８５を形成する（第２８〜８０図参照）。

所望とあらば、第２９図の段階でシリコン層ｌを全体的
に金属ケイ化物、例えばケイ化白金、ケイ化モリブデン
又はその他の適当なケイ化物で覆い、１之ツタとペース
の接続導体の両方の導電率をあげることもできる。この
目的で通常の態様で層ｌに金属層をコートし、次に加熱
によりこれをケイ化物に変え、次に窒化物層ｚ上に残っ
ている金属をエツチングにより除去する。シリコン層ｌ
の厚さに依存してこのシリコン層１はその厚さ全体に亘
り又はその厚さの一部だけがケイ化物に変えられる。

最後に（第８１図参照）、エミッターペース接合並びに
シリコン層１ｉｓｔム及びＩＢの縁を熱酸化又は熱分解
により酸化塗層８６で覆い、更に通常の態様でコレクタ
領域８０に適当に選ばれた位置、本例では下側に電極層
８フな設ける。要部１ム及びＩＢは夫々ペースとエミッ
タの接続導体となり、これに電極層８フがコレクタの接
続導体として加わり、装置が通常の態様で仕上ることに
なる。コレクタ領域３０は上側でコンタクトさせること
もできる。これはトランジスタが集積回路の一部を形成
する場合に好適である。

以上の説明から結論されることは第２５図の構造を得る
ための第１のクリテゆイカルでないマスキングの後は、
第８１図の段階を含めて全工程がマスクを用いずに遂行
することができ、ペースとエミッタの配線を構成するシ
リコン要部ｌムとＩＢの間の距離及びエミッタ領域８５
の位置は既に最初に酸化された縁部６で決まっているこ
とである。

このように本発明を用いれば非常に簡単な手段で高度の
自己整合が得られる。

本例では唯一つのペースとエミッタの接続導体を有する
トランジスタが形成され、第１のシリコン層ｌが最終的
には小さな距離だけ隔てた２個の要部から構成されてい
る。しかし、第２５ｗＪの状態で第３のシリコン層８の
いくつかの部分が残り、その各々が酸化された縁部６を
有するように第２のシリコン層をエツチングすることに
より一層複雑な構造のものを作ることができ、第１のシ
リコン層ｌが小さな距離だけ離れたいくつかの部分を構
成するようにすることもでき乙。例えば第８ｚ図は２個
のペース接続導体（１ム、１（３）、一つのエミッタコ
ンタクト（ＩＢ）、一つのコレクタコンタクト（ＩＤ）
を有するトランジスタ構造の断面を示したものであるが
、これらの接続導体（コレクタ）は全て上側にあり、全
てがこの第１のシリコン層１の一部を構成し、これはこ
の方法で作ることができ、部分的に沈められた酸化物パ
ターン８Ｂが用いられている。

シリコン要部ＩＡとｌＯとは（この紙面の外で）どこか
で互いに接続される。ｎ＋形コレクタコンタク）区域８
９を層１の上側の高ドープｎ形部ＩＤから拡散させるこ
とによりエミッタ領域８５と同時に形成することができ
る。

第８８〜８８図はこの好適な実施例の変形例を示したも
のであり、こ＼では（第８８図参照）第２６図の状態か
ら出発し、酸化された縁部すが既にエッチし去られてい
る。シリコン層ｌの露出している部分を酸化する際、シ
リコン層８の縁も備かに酸化され（第８４図参照）、こ
の後でシリコン窒化物層２及び４の露出している部分を
選択的にエッチし去られる（第８５図参照）。次にシリ
コン層８を完全にエッチし去り、同時に同じプラズマエ
ツチング工程で溝８を形成する。溝８の壁を僅かに酸化
した後、シリコン窒化物層２を選択的にエッチし去るこ
とにより下に横たわるシリコン層ｌの部分を露出させる
（第８７図）。次にこの部分に拡散又はイオン注入によ
り例えばひ素をドーピングすることができる。この時酸
化物層８８がマスクとして働らく。この時同時にベース
領域８２内にエミッタ領域８５を形成する（第８８図）
。最後にシリコン層ｌの部分ＩＢと酸化物層、δ８の部
分の上にエミッタ領域のコンタクトのための例えばアル
ミニウムから成るコンタク）層４０を設ける。所望とあ
らば酸化物層に形成した窓を介して階部ＩＡにコンタク
ト層を設けることができ、コレクタ領域８０にも適当な
場所に接続導体を設けることができる。

第１６〜２８図、第２４〜８１図及び第８８〜８８図の
例のように集積回路の配線及び相互接続（７）−ｍを形
成するシリコン層内の狭いスロワ）を形成するために本
発明方法を用いる場合、種々の興なる位置でこのシリコ
ン層のｐ形にドープされた部分が接合部で整流現象を伴
なうことなくｎ形にドープされた部分に接続する必要が
生ずる。これは例えばｎｐｎ　）ランジスタのコレクタ
領域をこのシリコン層を介して別のｎｐｎ）ランジスタ
のベース領域に接続する場合に生ずる。このような場合
に非整流的にｐ形シリコン層部とｎ形シリコ　　　　２
ン層部とを本願に記載されている技術で互いに接合する
非常に適した方法を第８９〜４５図につき述べる。例え
ば第８３〜８８図の例（これは第２４〜８１図の例の変
形例であり、第２６図の段階からスタートする）に述べ
られている方法からスタートする。

シリコン層内にｐ形シリコンとｎ形シリコンとの開の接
合を形成する予定の位置に、シリコン層１１シリコン窒
化物層２、シリコン層８及びシリコン窒化物層４を設け
る・前に、金属ケイ化物層５０、例えばＰｔＳ土から成
り、好ましくは例えばシリコン窒化物又はシリコン酸化
物の絶縁層５１をコーティングした小領域を設ける（第
８９図参照）。この段階は第２４図の段階に対応する。

第２５図につき述べたようにシリコン層８の一部を取り
除き、縁部５を酸化した後、第４０図の構造のものが得
られる。シリコン窒化物層２の露出している部分を除来
し、酸化された縁部６をエッチし去った後、第４１図の
構造が得られる。これは第８８図の段階に対応する。こ
の段階の時シリコン層ｌの露出している部分をほう素イ
オンを注入することにより強くｐ形にドープする。

次にこのシリコン層ｌの露出している部分（及びシリコ
ン＠８の縁）に熱醸化により酸化物層８８をコーティン
グし、次に縛出している窒化物層２を選択的に除去する
（第４２図）。これは第８４図の段階に対応する。

窒化物層４を取り除いた後、シリコン層１を例えばプラ
ズマエツチングにより絶縁層５１に達する迄エツチング
する。このプロセスで溝又はスロワ）８が形成される（
第４３図）。これは第８６図の段階に対応する。この際
シリコン層８も完全にエッチし去られる。

シリコン窒化物層２の残部を除去した後、これにより露
出したシリコン層１の部分を例えばりんのイオン注入に
より強くｎ形にする。この際酸化物層８８がこのイオン
注入に対してマスクとして慟らく。これにより第４４図
の構造が得られる。

次にｎ形シリコン要部ＩＢを僅かながら酸化する（酸化
物層５２）。この上で所望とあらば、何の妨げもなく第
２のメタライズ層５８を設ける。このメタライズ層５８
はシリコン層１カ）ら完全に絶縁され、それでいて金属
ケイ化物５０を介してシリコン層ｌのｐ形部とｎ形部と
の間に良好なオーミック接続が得られる。最終的に得ら
れた構造は第４５図に示すが、これは第８８図に対応す
る（但し、後者では金属層４０とコンタクトさせるため
に要部ＩＢの酸化物層５２をエッチし去っである）。金
属ケイ化物５０が溝８を設ける時のエラー１−ングプロ
セスに耐えることができる場合及び層ｌと５３間のコン
タクトに対し障害がない場合（又は層５３を設けない時
）は絶縁層５１を省くことができる。

上述した路側は全てバイポーラ半導体装置の製造に関す
るものであるが、本発明はこれに限定されるものではな
い。本発明方法を用いることにより、例えば２個以上の
絶縁ゲート電極を有する電界効果トランジスタ、電荷結
合装置（ＯＯＤ）、接合形電界効果トランジスタ（ＪＦ
ＥＴ）等のような電１個又は複数個の非常に狭い溝又は
スロットを夫々基板又はｌ４ＩｉＧこ設けるべき全ての
場合に有効である。

第４６〜５１図につき非常に短い距離だけ離れた複数個
の絶縁ゲート電極を有する電界効果トランジスタの製造
につき説明する。本例ではｎ形シリコンの支持体６０上
に熱酸化物層６１（ゲート酸化物）を成長させる。この
熱酸化物層６１の上に６００　ｎｍ厚の多結晶シリコン
層１を設け、この多結晶シリコン層を例えば拡散により
強くｎ形にする。この多結晶シリコン層ｌの上に例えば
シリコン窒化物の酸化防止層２を設け、この酸化防止層
２の上に約５０ｎｍ厚の多結晶シリコン層３を形成し、
これに別の酸化防止層４（こ−でもシリコン窒化物層と
する）をコートする。

次に、本例ではソース領域とドレイン領域とを形成する
予定の区域の酸化防止層４をエッチし去り、その上でシ
リコン層８の露出した部分をその全厚さに亘って酸化し
、酸化物層６２を構成する。斯くして、第４６図に断面
を略式図示した構造が得られる。

今度は層４と８を局所的にエッチし去り（第４７図参照
）、これらの層からストリップ（第４７図に断面を示す
）を形成する。次に熱酸化に、よりこれらのストリップ
の縁部５を酸化物に変える（第４８図参照）。

次に窒化物層２の覆われていない部分及び窒化物層４を
エッチし去る（第４９図参照）。次に酸化された縁部５
と酸化物層６２とをエツチングにより除去し、その上で
熱酸化によりシリコン層８の残りの部分を完全に酸化物
（６）に変え、他方厚いシリコン層ｌの露出している部
分に酸化物層７を形成する。斯くして第５０図の構造が
得られる。

次に窒化物層２の露出している部分をエツチングにより
取り除き、その上でシリコン層１のこれにより露出した
部分をこのシリコン層の全厚さに亘って酸化物層６１に
達する迄、例えばプラズマエツチングによりエッチし去
る。斯くしてシリコンストリップＩＡ〜ＩＧから成るゲ
ート電極構造が得られる。これらのシリコンストリップ
は非常に短い相対距離（＜ｉＩｔｍ）だけ隔てられるが
、この距離は前の路側と同じく、酸化された縁部６によ
り決まる。ゲート電極は一部は酸化物層７でコートされ
、一部は窒化物層２とその上に設けられた酸化物層６と
でコートされ、紙面の外で夫々層７並びに層２及び６の
開口を介してコンタクトさせることができる。

このようなゲー）電極構造は数個の制御電極を有するＭ
ＯＳ　）ランジスタ又は電荷結合装置に用いることがで
きる。ソース及びドレイン領域６８（紙面の外でコンタ
クトさせる）を形成するため、例えば、酸化物層６１を
介してシリコン本体６０内にほう素イオンをイオン注入
する。この時例えばフォトレジストマスク６４を用いる
が、これは正確に整列させる必要はなく、第５１図で点
線で示しである。勿論、ゲート電極構造を形成する方法
にとって、ソース領域やドレイン領域を作るか作らない
かは本質的なことではない。

第５１図に示す種類の電荷結合装置はゲー）電極間の距
離が非常に短いため、２個のレベルで重なり合うゲー）
電極を用いる必要がなく、これは殊に寄生容量を小さく
するという大きな利点を有する。勿論、この図は略図に
すぎず、一般には相当多数のゲート電極がＣＯＤ内に存
在する。

本発明に従ってスロット又は溝を設けた基板は種々の目
的に使用することができる。この基板をマスキング層と
して用いる場合は、そこに設けられているスロット又は
溝を例えば非常に小さいチャネルストッパ領域を設ける
ためのドーピングの目的に使用することができる。斯く
して第６図の段階で１１４８を設けた後、表面にほぼ直
角にほう素イオンの注入を行って、溝の底に（第６〜９
歯で点線で示した）小さいＰ＋チャネルスジツバ領域１
７を形成することができる。代りに、この基板を例えば
シリコンのマ・スキング層とし、ドーピングの後で取り
除くこともできる。

本発明方法は上述したように半導体材料内に溝を形成す
ることに限定されるものではない。例えば、第５２〜５
４図はコンデンサの製造の８段階を示すものである。こ
の場合（第５２図参照）出発材料はアルミニウム箔の基
板領域ｌで、この上にシリコン酸化物の酸化防止層２、
アルミニウムの酸化可能層３、シリコン酸化−の第２の
酸化防止層４がのっている。第１θ〜１５図につき説明
した方法に従って第５８図の構造が得られる。これは第
１５図の構造に対応し、層７はアルミナから成る。例え
ばニクロム酸ナトリウムとＨＣｌの水溶液により層フを
選択的にエツチングし去った後、溝８を含めて基板１を
僅かに酸化することにより薄いアルミナ層７０でコーＦ
し、この組立体の上に例えばこれまたアルミニウムから
成る金属層フ１を設ける（第５４図参照）。これで接続
端子？２と７８の間に一電体７０を具えるコン≠ンサが
得られる。溝８はジグザグ形状を有するようにすること
もできる。いくつかの溝を設けることも可能である。こ
れ゛らの溝の存在によりコンデンサの全実効表面積は著
しく拡げられ、同じ基板表面積のものでも溝を欠くもの
よりも相当に大きな容量が得られる。

シリコン酸化物に対する選択−的エッチャントとしては
緩衝ＨＦ液が、アルミナに対する選択的エッチャントと
してはりん酸と三酸化クロムの水溶液が、アルミニウム
に対する選択的エッチャントとしではニクロム酸ナトリ
ウム、ＨＣｔ及び微量の塩化第二銅の水溶液が使える。

本発明方法は以上に挙げた路側に限定されるものではな
い。例えば酸化可能層はシリコンやアルミニウム以外の
材料、例えばジルコニウム又はハフニウムとすることが
できる。一般に酸化可能層としては酸化物を形成するこ
とができる材料で、この酸化物がこれらの材料に対し選
択的にエツチングすることができる材料を用いればよい
。酸化防止層としてもシリコン窒化物以外の材料を用い
ることもでき、これは基板領域及び酸化可能層の材料に
依存する。２個の酸化防止層を用いる時は、選択的エッ
チャントの可能性の限界が満足される限り両者を同じ材
料とする必要はない。

成る場合には酸化防止層を複合層とし、シリコ。

ン窒化物とシリコン酸化物のように異なる材料の２個以
上の並置された層で構成することができる。

斯くして殊に多結晶シリコン層８が非常に薄い（例えば
５０　ｎｍ以下）時、層８と４（第１図参照）の間に非
常に薄いシリコン酸化物を設け、これを殊に層４を（例
えばプラズマエツチングにより）エッチし去る時エツチ
ングステップとして用いると時として有利である。

【図面の簡単な説明】

第１図〜第９図は本発明方法の第１の実施例に従って製
造する順次の段階の半導体装置の略式断面図、 第１０図〜第１５図は第１図〜第９図の例の変形例に従
って製造する順次の工程の半導体装置の略式断面図、 第１６図〜第２８図はもう一つの好適な実施例に従って
製造する順次の工程の半導体装置の略式第２４図〜第８
１図はもう一つの別の好適な実施例に従って製造する順
次の工程の半導体装置の略式断面図、 第８２図は第２４図〜第８１図の好適な例に従って製造
されたもう一つの半導体装置の略式断面図１ 第８８図〜第８８図は第２４図〜第８１図の変形例の略
式断面図、 第８９図〜第４Ｉｓ図は第８８図〜第３８図の例により
製造する時の他の詳細の略式断面図、第４８図〜第５１
図は本発明に従って電荷結合電界効果装置を製造する場
合の略式断面図、第５２図〜第５４図は半導体技術の分
計の外で本発明方法を使用する場合の略式断面図である
。 ｌ・・・基板領域　　　　　２・・・第１の酸化防止層
８・・・酸化可能層　　　　４・・・第２の酸化防止層
５・・・酸化された縁部　　６・・・酸化物層フ・・・
酸化物層　　　　　８・・・溝９・・・フィールド酸化
物層　ｌＯ・・・ｐ形半導体本体１１・・・ｎ形埋め込
み層（コレクタ領域）１２・・・ｐ形エピタキシャル層 １２人・・・アイランド状部分（ベース領域）１８・・
・表面　　　　　　ト［・・エミッタ領域１６・・・コ
レクタ接続領域　１６・・・薄い酸化物層１７・・・チ
ャネルストッパ領域 ２０・・・支持体　　　　　８１・・・ｐ形ベース領域
２２・・・シリコン酸化物層（絶縁層）’２Ｂ・・・酸
化物　　　　　２４・・・酸化物層２５・・・酸化物層
　　　　２６・・・ｐ形エミッタ領域８０・・・ｎ形シ
リコン領域　８１・・・シリコン酸化物層８２・・・ｐ
形ベース領域　８８・・・熱酸化物層８４・・・熱酸化
物層　　　８５・・・エミッタ領域８６・・・酸化物層
　　　　８フ・・・電極層８８・・・酸化物パターン ８９・・・コレクタコンタクト区域 ４０・・・コンタク１層　　５０・・・金属ケイ化物層
トド・・絶縁層　　　　　５２川酸化物層６８・・・第
２のメタライズ層 ６０・・・支持体　　　　　６１・・・熱酸化物層６２
・・・階化物要部 ６８・・・ソース、ドレイン領域 ６４・・・フォトレジストマスク ７０・・・アルミナ層　　　７１・・・金属層’１２．
’１Ｂ・・・端子 −一　　　　　　　　　　　　　　　Ｎ（Ｙ′）　　　
　　　　　　　　　（ｑワ（〕　　　　　　　　　（）

Claims (1)

1. 【特許請求の範囲】 Ｌ　幅が自己整合的態様で決まる細い溝を基板領域に設
   ける方法において、　・ 基板領域の表面上に少なくとも一つの第１酸化防止層を
   設け、この酸化防止層上に酸化可能層を設け、この−化
   可能層を基板領域の表面の一部の上で選択的に除失し、
   その上で酸化可能層の残存部の縁部をその全厚さに亘っ
   て選択的に酸化し、酸化可能層の残存部を高々その厚さ
   の一部に亘ってだけ選択的に酸化し、次に少なくとも第
   １の酸化防止層の覆われていない部分を選択的に除去し
   、基板領域の露出した部分をその厚さの一部に亘って熱
   酸化し、基板領域をほぼ酸化された縁部の区域でだけ露
   出させ、少なくともその厚さの一部だけをエッチし去っ
   て溝を得、酸化された縁部を含めて酸化可能層の前記残
   存部を取１り除くことを特徴とする細い溝を基板領域に
   設ける方、法〇 亀　第１の酸化防止層の覆われていない部分を除去した
   後、酸化可能層の酸化された部分をエッチし来り、その
   上で基板領域の露出した部分の熱酸化と同時に、酸化可
   能層の残存部を完全に酸化し、第１の酸化防止層の露わ
   れでいない部分を除去することにより、その下側にある
   基板領域の部分を露出することを特徴とする特許請求の
   範囲第１項記載の細い溝を基板領域に設ける方法。 龜　酸化された縁部を形成する際に酸化可能層の残部も
   その厚さの一部に亘って酸化することを特徴とする特許
   請求の範囲第２項記載の細い溝を基板領域に設ける方法
   。 ４　酸化可能層上に第２の酸化防止層を設け、この第２
   の酸化防止層が前記縁部の酸化に際し、残りの酸化可能
   層が酸化されるのを防ぐようにすることを特徴とする特
   許請求の範囲第１項記載の細い溝を基板領域に設ける方
   法。 五　基板領域の露出した部分の前記熱酸化後、第２の酸
   化防止層とその下側の酸化可能層とを除去し、次に第１
   の酸化防止層のこうしそ麿出された部分を除失し、次に
   酸化された縁部と基板領域上の熱酸化物層とをエッチし
   去り、この上で基板領域を再度熱酸化し、第１の酸化防
   止層の露われていない部分を除去することにより、その
   下にある基板領域の部分を露出させるようにすることを
   特徴とする特許請求の範囲第４項記載の細い溝を基板領
   域に設ける方法。 ａ　第１の酸化防止層の覆われていない部分を除去した
   後、酸化された縁部をエッチし去り、基板領域の熱酸化
   後、第２の酸化防止層を除去し、その上で基板領域の露
   出した部分に溝を工、ツチングする際同時に一化可能層
   の残りの部分もエッチし来るようにすることを特徴とす
   る特許請求の範囲第４項記載の細い溝を基板゛領域に設
   ける方法。 ｔ　酸化された縁部の形成後、第２の酸化防止層を完全
   にエッチし去り、第１の酸化防止層をその厚さの一部に
   亘ってだけエッチし去り、次゛に酸化可能層を選択的に
   エッチし去り、次に第１の酸化防止層の酸化された縁部
   の下側に位置しているのではない部分を取り除き、その
   上で酸化された縁部をエッチし去り、次に基板領域の露
   出した部分を酸化し、その上で第１の酸化防止層の残り
   の部分を選択的にエッチし去ることを特徴とする特許請
   求の範囲第４項記載の細い溝を基板領域に設ける方法。 、＆　基板領域を半導体材料とすることを特徴とする特
   許請求の範囲前記各項のいずれかに記載の細い溝を基板
   領域に設ける方法。 甑　溝がエッチされた後、熱酸化を行ない、その結果溝
   を酸化物層で覆うことを特徴とする、、□ニオ。５．３
   ６つ。い、わ７、−ゎ、　　載の細い溝を基板領域に設
   ける方法。 １α　熱酸化により溝を完全に酸化物で満たすことを特
   徴とする特許請求の範囲第９項記載の細い溝を基板領域
   に設ける方法。 ＩＬ　　基板領域が層状の第１の導電形の第１の領域を
   具え、これが表面に隣接すると共に下側に存在する第２
   の反対の導電形の第２・の領−とｐｎ接合を形成し、層
   状の領域の全厚さに亘って溝が延在するようにすること
   を特徴とする特許請求の範囲第８項ないし第１０項のい
   ずれか一項に記載の細い溝を基板領域に設ける方法。 ｘ＊ｌｌＩ！の領域を、第１の導電形の第８の半導体領
   域上に設けられた埋め込み層で構成し、この埋め込み層
   の全厚さを貫ぬいて第８の領域中迄溝を延在させること
   を特徴とする特許請求の範囲第１１項記載の細い溝を基
   板領域に設ける方法。 ｌ＆　基板領域を支持体上に設けられたシリコン層で構
   成し、溝がこのシリコン層の厚さ全体を貰ぬいて延在す
   るスロット状の開口を形成することを特徴とする特許請
   求の範囲前記各項のいずれか一項輪記載の細い溝を基板
   領域に形成する方法。 １表　　前記支持体を少なくとも一部絶縁層で覆った半
   導体本体とし、シリコン層の１個又は複数個のスロット
   で分離された部分が電界効果）ランジスタの絶縁層上に
   位置する少なくとも２個のゲート電極を構成することを
   特徴とする特許請求の範囲第１８項記載の細い溝を基板
   領域に設ける方法。 １１Ｌ　　前記ゲート電極が電荷結合装置（ＣＯＤ）の
   一部を形成することを特徴とする特許請求の範囲第１４
   項記載の細い溝を基板領域に設ける方法。゛ １１Ｌ　　基板領域を構成するシリコン層内でｎ形層部
   とｐ形層一部との間に接合が形成される筈の゛位置に、
   このシリコン層を設けるのに先立ってこの位置に絶縁層
   状に金属ケ化物のアイランドを設け、前記溝をこのアイ
   ランド上に設けることを特徴とする特許請求の範囲第１
   ８項記載の細い溝を基板領域に設ける方法。 １７、＃記金属ケイ化物のアイランド上に溝をエツチン
   グするのに耐えられる絶縁層を設けることを特徴とする
   特許請求の範囲＃！１６項記載の細い溝を基板領域に設
   ける方法。 ｌ＆　中にスロットを設けられた基板領域をドーピング
   ・プロセスに際してマスクとして用い、ドーピング材料
   を上記スロットを介して下側の基板領域のその位置の半
   導体領域に与えることを特徴とする細い溝を基板領域に
   設ける方法。 １１Ｌ　　酸化可能層としてシリコン層を用いることを
   特徴とする特許請求の範囲前記各項のいずれか一項に記
   載の細い溝を基板領域に設ける方法。 ■重化防止層がシリコン窒化物を具えるようにすること
   を特徴とする特許請求の範囲前記各項のいずれが一項に
   記載の細い溝を基板領域に設ける方法。 ＳＬ　　特許請求の範囲前記各項に記載の前記方法を用
   いて作られた細い溝又はスロットを具える基板を具備す
   る装置。