JPH01181562A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は半導体装置の製造方法に関し、特に好ましくは
超重形半導体装置の製造方法に関するものである。

（従来の技術） 従来の半導体製造技術においては、半導体装置の高周波
特性を向上させる目的で■寄生容量−成分を減するため
に接合面積を縮少する、■寄生抵抗を減するために接合
部と電極間の距離を縮めることが試みられている。

つまり、半導体装置の高速動作の性能を得るのに必要な
寄生容量の低減化を行なえるようにするためには、　５
ＩＣＯ３（Ｓｉｄａｖａｌｌ　Ｂａ５ｅ　Ｃｏｎｔａｃ
ｔ　５ｔｖｕｃｔｕｒｅ、例えば「超電速バイポーラデ
バイス」、管野著、培風館、昭和６０年を参照、）と呼
ばれる構造の半導体装置を形成する技術が知られている
。この５ＩＣＯ５は、活性領域を最初に位置決め、前記
活性領域以外をＲＩＥ等の異方性エツチングでエツチン
グした後、前記残存する活性領域の周囲に酸化シリコン
膜、ベース電極となるｎ＋ポリシリコンを順次形成する
ものである。これは、基本的には、自己整合的にバイポ
ーラトランジスタを形成してゆき接合面積を縮少してゆ
くものである。従って、トランジスタの各領域を順次拡
散、イオン注入等の不純物添加工程などを行なうことに
より形成されるアイソプレーナなどの従来方法により形
成されるものに比べて、前記寄生容量は大幅に低減され
る。

しかしながら、この５ＩＣＯ３の電極、例えばベース電
極は周囲をエツチングにより除去された活性領域（ここ
ではベース領域）と接続するようにその回りにＣＶＤ法
等により形成するので、通常プロセス的に簡易な多結晶
シリコン膜を用いている。

しかしながら、微細化が進んでくるとエミッタとベース
等が形成された活性領域と前記多結晶シリコン膜で形成
されたベース電極間の距離が短かくなってくる。この場
合、エミッタからの電流成分がベース電極近傍を流れる
ようになり、前記電流成分が前記ベース電極の正孔（ホ
ール）と再結合するようになる。この再結合電流成分の
増加に従い、電流増幅率は低下するという問題が生じて
くる。

また、電極として多結晶シリコン膜を用いた場・合には
１本質的に多結晶シリコン膜の寄生抵抗を減少せしめる
には限界があった。

（発明が解決しようとする課題） 本発明の目的は、寄生容量、及び寄生抵抗を著しく減じ
た半導体装置を容易かつ、確実に得ることのできる新規
な製造方法を提供することにある。

〔発明の構成〕

（課題を解決するための手段） 本発明による半導体装置の製造方法の要旨は、半導体基
板の限定された部分を、前記半導体基板上に形成された
絶縁膜表面よりも高くなるように形成し、前記限定され
た部分の周囲に形成された絶縁膜上に、堆積された多結
晶シリコン膜を固相エピタキシャル技術を用いて単結晶
シリコン化することにある。

（作　　用） 本発明によれば基板の限定された部分の周囲に単結晶化
したシリコン層を引き出し電極として用いることができ
るので寄生容量、寄生抵抗を著しく減することができ、
半導体装置の高周波特性を向上させることが可能となる
。

（実　施　例） 本発明による一実施例を図面を用いて詳細に説明する。

第１図（ａ）〜（ｇ）は本発明による一実施例であるバ
イポーラトランジスタの製造工程の断面図である。

まず、第１図（ａ）に示すようにＰ型のシリコン基板ω
内にＡｓ（ヒ素）のイオン打込み等により埋込層■を形
成した後、その上に気相エピタキシャル技術によりＮ型
車結晶シリコン層■を形成する。

次いでレジストをマスクとして、前記Ｎ型車結晶シリコ
ン層■内のコレクタ電極形成予定領域に。

Ａｓのイオン注入等によってより、前記埋込層■と接続
するｎ十領域に）を形成した後、熱酸化を行ない。

前記基板の表面に１０００人のシリコン酸化膜■を形成
し、更に１５００人のシリコン窒化膜Ｃｅ、　６０００
人のシリコン酸化膜■を連続的に堆積する。

次に、第１図（ｂ）に示すようにエミッタ、コレクタ（
１ｇ）、　（１９）の形成予定領域を含む基板ωの部分
を凸型に残すように、前記シリコン酸化膜■、シリコン
窒化膜０、シリコン酸化膜■、　６０００人の単結晶シ
リコン層■を反応性イオンエツチングにより連続的にエ
ツチングする。

ここで、前記反応性イオンエツチングによる単結晶シリ
コン層■のエツチングは、後述のシリコンの打ち込みが
良好となるような形状とするために例えばＣＢｎＦ３等
の反応性ガスにより、基板０面内の少なくとも１０％以
上（望ましくは２０％以上）をエツチング速度５０００
〜５５００人ｌ■ｉｎとなるようにエツチングすること
により前記エミッタ（１８）、コレクタ（１９）の側壁
がテーパ状となるようにするとよい、この場合、前記エ
ツチング速度を得るためには、ガス流量及び加速電圧が
調整することにより所望のエツチング速度を得ることが
できる。

前記エツチングはこの実施例ではガス圧４００ｍＴｏｒ
ｒ、加速電圧２．５にＶ、　ｒｆ電力２００ｗの平行平
板型プラズマエツチングにより行なったが他のエツチン
グ方法により前記エミッタ（１８）、コレクタ（１９）
の側壁をテーパ状にするようにしてもよい。

さらに、第１図（ｃ）に示すように１０００人程度０酸
化膜（２０）を全面に形成した後、シリコン窒化膜（ハ
）を１０００人堆積する０次いで異方性イオンエツチン
グにより前記酸化膜（２０）、及び窒化膜（ハ）をエツ
チングし、エミッタ（１８）、コレクタ部（１９）の側
壁に前記酸化膜（２０）及びシリコン窒化膜０を残す。

次いで熱酸化を行ない、露出した単結晶シリコン層■表
面に約８０００人のシリコン酸化膜０を形成する。

次に、第１図（ｄ）に示すようにシリコン窒化膜（へ）
、シリコン酸化膜（２０）を前記凸型エミッタ、コレク
タ（１８）、（１９）のテーパ状の側壁（２１）が露出
するように除去した後、３０００人の多結晶シリコン層
（１０）を全面に堆積する。次いで前記多結晶シリコン
層（１０）にＢイオンを注入して、多結晶シリコン層（
１０）をＰ型半導体層として形成する。

その後、第１図（ｅ）に示すようにレジストエツチング
バック法により多結晶シリコン層（１０）を前記シリコ
ン窒化膜（へ）表面が露出するまでエツチングする０次
いで、シリコンのイオン注入により前記多結晶シリコン
層（１０）及び、前記テーパ状の側壁（２１）の部分を
非晶質シリコン（ｌｏａ）に変質させる。ここで重要な
ことは、前述したように凸型の領域の角部はシリコンイ
オンが良好に打ち込まれるようにイオン打ち込み角度に
対して相対的に角度をもたせるようにすることである。

例えば凸型の側壁をテーパ状とすることが望しい、続い
て例えば７００℃、３０分の加熱処理により上記非晶質
シリコン層（１０ａ）を単結晶シリコン層に変化させる
。

しかる後、第１図（ｆ）に示すようにレジストをマスク
として前記単結晶化されたシリコン層のう′ちベース引
き出し電極部（１１）となる部分を残して、単結晶シリ
コン層をエツチングする０次いで全面に１０００人の熱
酸化膜（１２）を形成した後、エミッタ（１８）上のシ
リコン窒化Ｈ０を除去と、シリコン１化膜■を介してＢ
（ボロン）イオンを注入しｅ十領域（１３）を１次いで
Ａｓイオンを注入して前記Ｐ÷領領域１３）上にｎ十領
域（１４）を形成する。

さらに、第１図（ｇ）に示すように電極引き出し領域（
１１）上の前記シリコン酸化膜（１２）の所定部分にベ
ース電極用コンタクト窓を開け、ここにベース電極Ｑ５
）を、またｎ十領域（へ）および（１４）上のシリコン
酸化ＩＩＩ（１２）を除去した後、同様にエミッタ電極
（１６）、コレクタ電極（１７）を形成した。

ここで、前記単結晶化されたシリコン層の電極は、従来
の多結晶シリコン膜の電極に比べてエミッタからのベー
ス再結晶電流成分が少ないので電流増幅率を低下させる
ことはない。

この実施例のように上記工程に従って、バイポーラトラ
ンジスタを形成すれば、接合面積を縮少し、寄生容量成
分を減することが可能となるばかりでなく、ベースの引
き出し電極を固相エピタキシャル技術により単結晶化し
たシリコンで形成することができるので、寄生抵抗を低
減することが可能である。

また、この実施例では固相エピタキシャルを用いた単結
晶化シリコン層は、ベース引き出し電極（１１）を除い
て除去したが、前記単結晶化シリコン層はダブルベース
の電極として、ベースの両側に残存するように形成する
等してもよい。　　　　゛さらに、実施例では、コレク
タの上にベース。

エミッタを形成するバイポーラトランジスタを示したが
、前記実施例でコレクタとエミッタを逆に形成する場合
にも適用できる。すなわち、半導体基板にまず、エミッ
タ領域を形成した後、前記エミッタ領域上にベースとこ
のベース領域内にコレクタを形成する場合にも適用でき
る。この場合にはベース電流は基板内部から基板表面に
向かっても流れるが、先の実施例に比べて再結合電流成
分は多くなり昌い（ベース電流が基板表面に向かって広
がり易い、）のでベース電極に単結晶化されたシリコン
膜を用いると特に良好な効果が得られる。

さらに本発明は上記した実施例に何ら限定されるもので
はなく１例えば少なくとも拡散領域の側壁に電極を形成
するような場合にも適用し得ることは明らかである。

〔発明の効果〕

本発明によれば、接合面積を縮少し、寄生容量成分を減
するとともに拡散領域と接続する電極を単結晶シリコン
層で形成できるのでその寄生抵抗を著しく低減すること
が可能である。

【図面の簡単な説明】

第１図は本発明による一実施例を説明するための工程断
面図である。 １・・・シリコン基板、　　２・・・アンチモン埋込層
、３・・・単結晶シリコンエビ層、 ４．１４・・・Ａｓドープｎ÷°領域。 ５、９．１２．２０・・・シリコン熱酸化膜。 ６．８・・・シリコン窒化膜。 ７・・・シリコン酸化膜、１０・・・多結晶シリコン層
。 １１・・・ベース引き出し電極。 １３・・・ＢドープＰ÷領域、　１５・・・ベース電極
、１６・・・エミッタ電極、１７・・・コレクタ電極、
１８・・・エミッタ形成領域、　１９・・・コレクタ形
成領域、２１・・・凸部側壁角部、　　２２・・・凸部
領域周辺部。 代理人　弁理士　則　近　憲　佑 同　　松山光之 第１図 第１図 第１図

Claims (4)

【特許請求の範囲】
1. （１）半導体基板表面の一部を凸型に加工する工程と、
   前記凸型の角部領域を除く前記半導体基板表面に絶縁膜
   を形成する工程と、次いで全面に不純物の添加された多
   結晶半導体膜を形成した後、前記多結晶半導体膜を単結
   晶化する工程と、前記凸型の半導体基板領域内に前記単
   結晶化された半導体膜と接する拡散領域を形成する工程
   を含む半導体装置の製造方法。
2. （２）前記半導体基板および多結晶半導体膜は、シリコ
   ン基板および多結晶シリコン膜であって、前記多結晶半
   導体膜を単結晶化する工程は、前記多結晶半導体膜の形
   成後、前記多結晶半導体膜内に導電性をもたせるように
   不純物を打ち込む工程と、前記多結晶半導体膜の少なく
   とも前記拡散領域と接する部分にシリコンを打ち込む工
   程と、次いで熱処理を行なうことにより単結晶化する工
   程とからなることを特徴とする請求項１記載の半導体装
   置の製造方法。
3. （３）前記凸型の半導体基板領域の側壁はテーパ状に加
   工することを特徴とする請求 項１記載の半導体装置の製造方法。
4. （４）第１導電型シリコン基板の一主面上にシリコン酸
   化膜、シリコン窒化膜及びシリコン酸化膜からなる絶縁
   膜を形成する工程と、前記絶縁膜の形成されたシリコン
   基板の一部を前記シリコン基板と絶縁膜の界面よりも深
   くエッチング除去し、前記シリコン基板表面に基板と絶
   縁膜からなる凸型領域を形成する工程と、次いで少なく
   とも前記シリコン基板の凸型領域の角部を除くシリコン
   基板表面に絶縁膜を形成する工程と、全面に多結晶シリ
   コン膜を形成した後、前記絶縁膜上の多結晶シリコン膜
   を前記シリコン基板の凸型領域の角部から単結晶化する
   工程を、続いて前記シリコン基板の凸型領域に前記単結
   晶化されたシリコン膜と接続される第１導電型拡散領域
   を形成する工程と、更に前記凸型領域内に前記第１導電
   型拡散領域と接する第２導電型拡散領域を形成する工程
   とを含む請求項１記載の半導体装置の製造方法。