NL1007898C2 - Werkwijze voor het vervaardigen van een halfgeleider-inrichting. - Google Patents
Werkwijze voor het vervaardigen van een halfgeleider-inrichting. Download PDFInfo
- Publication number
- NL1007898C2 NL1007898C2 NL1007898A NL1007898A NL1007898C2 NL 1007898 C2 NL1007898 C2 NL 1007898C2 NL 1007898 A NL1007898 A NL 1007898A NL 1007898 A NL1007898 A NL 1007898A NL 1007898 C2 NL1007898 C2 NL 1007898C2
- Authority
- NL
- Netherlands
- Prior art keywords
- base layer
- bipolar transistor
- layer
- forming
- insulating film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 44
- 238000000034 method Methods 0.000 claims description 77
- 238000005530 etching Methods 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 29
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 21
- 238000011282 treatment Methods 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 238000007598 dipping method Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 184
- 239000010408 film Substances 0.000 description 132
- 239000011241 protective layer Substances 0.000 description 52
- 150000004767 nitrides Chemical class 0.000 description 22
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 19
- 238000010586 diagram Methods 0.000 description 17
- 230000001681 protective effect Effects 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 14
- 238000001459 lithography Methods 0.000 description 14
- 238000005468 ion implantation Methods 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 238000001020 plasma etching Methods 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000000576 coating method Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000002245 particle Substances 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 239000013081 microcrystal Substances 0.000 description 6
- -1 concentration Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007792 addition Methods 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000010411 cooking Methods 0.000 description 2
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- GHPGOEFPKIHBNM-UHFFFAOYSA-N antimony(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Sb+3].[Sb+3] GHPGOEFPKIHBNM-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
5
WERKWIJZE VOOR HET VERVAARDIGEN VAN EEN HALFGELEIDER-INRICHTING
ACHTERGROND VAN DE UITVINDING De onderhavige uitvinding heeft betrekking op een werkwijze voor het vervaardigen van een 10 halfgeleiderinrichting, en betreft meer in het bijzonder een werkwijze voor het vervaardigen van een bipolaire transistor met een zogeheten zelfuitrichtende basisstructuur, alsmede op een werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarin een 15 zogeheten smalle-basis, bipolaire heterojunctie transistor, welke gebruik maakt van een silicium-germanium gemixed kristal voor een basislaag en een veelal silicium, bipolaire homojunctie transistor op hetzelfde substraat zijn gevormd.
20 Voorgesteld is een op silicium gebaseerde, smalle-basis type bipolaire heterojunctie transistor, welke als materiaal voor de basis gebruik maakt van silicium-germanium (Si1 Gex) , welke de bandafstand kan versmallen, teneinde de maximale afsnijfrequentie van de 25 bipolaire transistor (waarnaar hierna wordt verwezen als fTmax) verder te vergroten, en waarbij een fTmax van ongeveer 100 GHz of meer is gerapporteerd. Als toepassingsgebied is het informatiecommunicatiegebied gerapporteerd, omdat het multimediatijdstip is 30 aangebroken en er veel aandacht is besteed aan de marktmogelijkheden daarvan.
De bipolaire hoge-snelheid transistor maakt gebruik van een zogeheten dubbele polysilicium structuur, waarin gebruik gemaakt is van dunne polysilicium films 35 voor een emitterelektrode en een basiselektrode en een zelfuitrichtende emitter/basisstructuur. De toepassing van de zelfuitrichtende techniek verschaft voordelen met betrekking tot de emitter lengte die kan worden ingesteld 1007898 2 op de limietwaarde van de lichtbelichtingsbreedte, of minder, en ook met betrekking tot het verwijderen van een parasitair transistorgedeelte.
De bipolaire heterojunctie transistor welke 5 gebruik maakt van een dunne film uit silicium-germanium voor de basislaag in de bovenstaande structuur, is geopenbaard in de Japanse vooronderzochte octrooiaanvrage nr. Hei-6-66325.
Echter is bij een vervaardigingswerkwijze zoals 10 geopenbaard in de Japanse vooronderzochte octrooiaanvrage nr. Hei-6-66325, teneinde een silicium-germanium basisgebied te vormen in een verbindingsbasisgebied 142, zoals getoond is in fig. IA, een gedeelte van het dunne verbindingsgebied 142 geoxideerd, teneinde een thermische 15 oxidelaag 152 te vormen door middel van een hoge-druk oxidatietechniek. Vervolgens is de thermische oxidelaag 152 verwijderd door een etsbehandeling, ter verwijdering van het verbindingsbasisgebied 142 (waarvan een gedeelte is aangegeven door een tweepunts-kettinglijn) welke zal 20 fungeren als silicium-germanium basisgebied, dat in fig. 1B is weergegeven, welke de werkwijze compliceert.
Daarna is een laag 154, welke zal fungeren als een P-type silicium-germanium basisgebied op het totale oppervlak gevormd, zoals in fig. 2A is getoond, en waarna 25 een N-type emittergebied 162 is gevormd door diffusie van een polysiliciuralaag 160, gevormd op een N+-type polysilicium op de laag 154 zoals is getoond in fig. 2B.
Bijgevolg, indien het N-type emittergebied 162 ondiep is gevormd, zou het P-type silicium-germanium 30 microkristal laag gedeelte op een zijwand 148 achterblijven, hetgeen tot toename van een basislekstroom leidt. Hier duidt het microkristal op een zodanige toestand, dat kleine kristallijne lagen in een amorfe laag zijn vervuild. Dienovereenkomstig is het moeilijk om 35 de breedte van de laag 154 die fungeert als silicium-germanium basislaag, alsmede de diepte van het N-type emittergebied 162 te regelen.
1007398 3
Voorts, wanneer feitelijk een bipolaire transistor LSI wordt geïmplementeerd, zijn een LEC (Lightly Emitter Concentration) type bipolaire transistor, welke een hogere geaarde 5 emitterstroomversterkingsfactor β en een hoge emitter/basisdoorslagspanning, en een bipolaire transistor welke een niet zo hoge snelheid heeft, doch een hoge precisie bezit, etc. op hetzelfde substraat nodig, afgezien van de hoge snelheid, smalle-basis 10 bipolaire heterojunctie transistor, welke van een silicium-germaniumlaag als basislaag gebruik maakt, voor zover het geval dat vraagt. Dienovereenkomstig is het nodig om in overeenstemming met een toepassing een bipolaire transistor te vormen.
15 De onderhavige uitvinding is gericht op een werkwijze voor het vervaardigen van een halfgeleiderinrichting, teneinde het bovenstaande probleem op te lossen. Dat wil zeggen overeenkomstig met een halfgeleiderinrichting vervaardigingswerkwijze, zijn 20 de eerste bipolaire transistor en de tweede bipolaire transistor op een halfgeleider substraat gevormd, en een verbindingsbasislaag voor het verbinden van een verenigde basislaag van de eerste bipolaire transistor en een intrinsieke basislaag die is gevormd door een epitaxiale 25 groeiwerkwijze, alsmede ten minste een gedeelte van een basislaag van de tweede bipolaire transistor, welke op hetzelfde moment zijn gevormd.
De bovenstaande vervaardigingswerkwijze omvat voorts een stap voor het verwijderen van de verenigde 30 basislaag, welke zal fungeren als een gebied waar de intrinsieke basislaag van de eerste bipolaire transistor is gevormd en een stap voor het vormen van de intrinsieke basislaag in het gebied waar de verenigde basislaag is verwijderd door de selectieve epitaxiale groeiwerkwijze. 35 Als een andere vervaardigingswerkwijze is nadat een zijwand voor het scheiden van de basis en de emitter van de eerste bipolaire transistor is gevormd op de zijwand van een openingsgedeelte, welk gedeelte is " Ü 0 7 3 9 8 4 gevormd op het gebied waar de intrinsieke basis is gevormd, waarna vervolgens de verbindingsbasislaag die zal fungeren als het gebied waar de intrinsieke basislaag van de eerste bipolaire transistor is gevormd, is 5 verwijderd. De film die is gevormd aan het onderste gedeelte van de zijwand en is gebruikt als een bufferlaag wanneer de verenigde basislaag is gevormd, is verwijderd en vervolgens is de intrinsieke basislaag in het gebied gevormd waar de verbindingsbasislaag en de film die is 10 gebruikt als bufferlaag, zijn verwijderd door middel van de selectieve epitaxiale groeiwerkwijze.
Daar in de bovenstaande vervaardigingswerkwijze de verbindingsbasislaag voor het verbinden van de verenigde basislaag van de eerste bipolaire transistor en 15 de intrinsieke basislaag die is gevormd door de epitaxiale groeiwerkwijze, en ten minste een gedeelte van de basislaag van de tweede bipolaire transistor op hetzelfde tijdstip zijn gevormd, is het niet nodig om een groot aantal stappen toe te voegen, en kunnen aldus de 20 twee soorten bipolaire transistoren op hetzelfde substraat worden gevormd.
Daar de intrinsieke basislaag is gevormd in het verenigde basislaag verwijderde gebied door de selectieve epitaxiale groeiwerkwijze, is er geen P-type silicium-25 germanium microkristal gevormd in een gebied, dat verschilt van het gebied waar de intrinsieke basislaag is gevormd, bijvoorbeeld op de zijwand welke is gevormd om de emitter en de basis te scheiden. Bijgevolg zijn de basisbreedte van de intrinsieke basislaag uit silicium-3 0 germanium en de diepte van de emitter laag op de bovenzijde van de intrinsieke basislaag gevormd, en onafhankelijk van elkaar gecontroleerd.
Voorts, daar de intrinsieke basislaag van de eerste bipolaire transistor is gevormd na de film, welke 35 is gevormd aan het onderste gedeelte van de zijwand voor het scheiden van de basis en de emitter van de eerste bipolaire transistor is deze gebruikt als bufferlaag bij het vormen van de verenigde basislaag van de eerste 1. 0 07898 5 bipolaire transistor. Het eindgedeelte van de intrinsieke basislaag, die is gevormd door de selectieve epitaxiale aangroei is verweg gelegen van de emitterlaag die is gevormd aan de bovenzijde van de intrinsieke basislaag, 5 en ligt op een afstand die overeenkomt met de dikte van de film die is gebruikt als bufferlaag en is verwijderd. Bijgevolg is het eindgedeelte van de intrinsieke basislaag, met betrekking waardoor het waarschijnlijk is dat er defecten in optreden, voldoende verweg gelegen van 10 het emitter/basisovergangsgedeelte, zodat de emitter/basisovergang stabiel kan worden gevormd.
KORTE BESCHRIJVING VAN DE TEKENINGEN
Fig. IA en 1B zijn diagrammen die een 15 halfgeleiderinrichting tonen, welke door middel van een conventionele werkwijze is vervaardigd, ter toelichting van de problemen van de conventionele werkwijze;
Fig. 2A en 2B zijn diagrammen die de halfgeleiderinrichting tonen voor het toelichten van de 20 problemen van de conventionele werkwijze;
Fig. 3A tot 3C zijn diagrammen die een halfgeleiderinrichting vervaardigingsproces tonen, in overeenstemming met de eerste uitvoeringsvorm van de onderhavige uitvinding; 25 Fig. 4A tot 4C zijn eerste diagrammen die het vervaardigingsproces van de eerste uitvoeringsvorm weergeven;
Fig. 4D en 4E zijn tweede diagrammen die het vervaardigingsproces van de eerste uitvoeringsvorm 30 weergeven;
Fig. 4F en 4G zijn derde diagrammen die het vervaardigingsproces van de eerste uitvoeringsvorm weergeven;
Fig. 4H en 41 zijn vierde diagrammen die het 35 vervaardigingsproces van de eerste uitvoeringsvorm weergeven.
i ü ü 7 8 9 8 6
Fig. 4J en 4K zijn vijfde diagrammen die het vervaardigingsproces van de eerste uitvoeringsvorm weergeven;
Fig. 4L en 4M zijn zesde diagrammen die het 5 vervaardigingsproces van de eerste uitvoeringsvorm weergeven;
Fig. 4N en 40 zijn zevende diagrammen die het vervaardigingsproces van de eerste uitvoeringsvorm weergeven; 10 Fig. 4P en 4Q zijn achtste diagrammen die het vervaardigingsproces van de eerste uitvoeringsvorm weergeven;
Fig. 4R en 4S zijn negende diagrammen die het vervaardigingsproces van de eerste uitvoeringsvorm 15 weergeven.
Fig. 4T en 4U zijn tiende diagrammen die het vervaardigingsproces van de eerste uitvoeringsvorm weergeven;
Fig. 5A en 5B zijn eerste diagrammen die een 20 hoofdproces weergeven van de tweede uitvoeringsvorm overeenkomstig met de halfgeleiderinrichting vervaardigingswerkwijze van de onderhavige uitvinding; en
Fig. 5C en 5D zijn tweede diagrammen die het hoofdvervaardigingsdiagram weergeven van de tweede 25 uitvoeringsvorm overeenkomstig met de halfgeleiderinrichting vervaardigingswerkwijze van de onderhavige uitvinding.
GEDETAILLEERDE BESCHRIJVING VAN 30 VOORKEURSUITVOERINGSVORMEN
Hieronder zullen voorkeursuitvoeringsvormen overeenkomstig met de onderhavige uitvinding worden beschreven onder verwijzing naar de bijgaande tekeningen.
De eerste uitvoeringsvorm van een 35 halfgeleiderinrichting vervaardigingswerkwijze overeenkomstig met de onderhavige uitvinding zal worden beschreven onder verwijzing naar de fig. 3A tot 3C.
ί ü ü / ö 9 8 7
In de fig. 3A tot 3C is de eerste bipolaire transistor gevormd als een zogeheten smalle-basis, bipolaire heterojunctie transistor en zal de formatie van de basislaag, wanneer de tweede bipolaire transistor in 5 zijn algemeenheid is gevormd uit een bipolaire homojunctie transistor, worden beschreven. Zoals getoond is in de fig. 3A tot 3C, zijn nadat een film 2, zoals een isolerende film of dergelijke is gevormd op een halfgeleidersubstraat 1, het eerste openingsgedeelte 3 en 10 het tweede openingsgedeelte 4 op de film 2 gevormd, overeenkomend met een gebied waar een basislaag van de eerste bipolaire transistor is gevormd en een gebied waar een basislaag van de tweede bipolaire transistor is gevormd. Hierna zijn verontreinigingen voor het vormen 15 van de basislaag, zoals borium, in het halfgeleidersubstraat 1 gedoopt via de eerste en tweede openingsdelen 3 en 4, met een ionimplanteerwerkwijze. Daarna is een verwarmingsproces uitgevoerd om een basisverbindingslaag op de bovenste laag van het 20 halfgeleidersubstraat 1 aan het onderste gedeelte van het eerste openingsdeel 3 te vormen. De verbindingsbasislaag 5 is gebruikt om de verenigde basislaag van de eerste bipolaire transistor en de intrinsieke basislaag, welke door middel van epitaxiale aangroei is verkregen, te 25 verbinden. Op hetzelfde moment dat de basislaag 6 van de tweede bipolaire transistor is gevormd op de bovenlaag van het halfgeleidersubstraat 1 aan het onderste gedeelte van het tweede openingsgedeelte 4.
Zoals niet is weergegeven, zijn samenstellende 30 delen, zoals een collectorgebied, een basiselektrode, etc. op het halfgeleidersubstraat 1 gevormd, voordat het in fig. 3A weergegeven proces is uitgevoerd. Voorts zijn de verenigde basislagen 7 en 8, welke fungeren als verenigde basislagen in het bovenstaande 35 verhittingsproces, ook uitgevoerd.
Vervolgens, zoals is getoond in fig. 3B, is een isolerende film 9 om een zijwand te vormen niet alleen in elk van de eerste en tweede openingsgedeelten 3 en 4
1 Γ) (\7?QA
t U v/ ί V/ s>’ U
8 gevormd, doch ook op het halfgeleidersubstraat 1. Verder is een beschermlaag masker 10 in een gebied gevormd waar de tweede bipolaire transistor zal worden gevormd. Het gedeelte van de isolerende film 9, dat is aangegeven door 5 tweepunts-kettinglijnen is door middel van wegetsen verwijderd, teneinde een isolerende zijwand 11 op de zijwand van het eerste openingsgedeelte 3 te vormen.
Vervolgens is het beschermlaagmasker 10 verwijderd, en is dan de verbindingsbasislaag 5 (gedeelte 10 aangegeven door tweepunts-kettinglijn) in het gebied waar de intrinsieke basislaag van de eerste bipolaire transistor zal worden gevormd, verwijderd met een etsbehandeling, waarbij een masker als de isolerende film 9 is gebruikt in het gebied waar de tweede bipolaire 15 transistor zal worden gevormd.
Zoals getoond is in fig. 3C, is door de selectieve epitaxiale aangroeiwerkwijze, de intrinsieke basislaag 12 gevormd in het gebied waar de verbindingsbasislaag is verwijderd. Dienovereenkomstig is 2 0 de intrinsieke basislaag 12 verbonden met de verenigde basislaag 7 via de verbindingsbasislaag 5.
Vervolgens is, zoals niet is weergegeven, een beschermlaagmasker gevormd in het gebied waar de eerste bipolaire transistor zal worden gevormd en vervolgens is 25 de isolerende film 9 weggeëtst om een zijwand te vormen, omvattende de isolerende film 9 op de zijwand van het openingsgedeelte 4. Bij wijze van alternatief is een beschermlaagfilm met een window gevormd op een gebied, waar de emitter van de tweede bipolaire transistor zal 30 worden gevormd, en is de isolerende film 9 geëtst door gebruik te maken van de beschermlaagf ilm als masker, teneinde een emitteropeningsgedeelte te vormen. Daarna zijn de emitterlaag, elke elektrode, etc. gevormd.
In de bovenstaande vervaardigingswerkwijze is 35 de verbindingsbasislaag 5 voor het verbinden van de verenigingsbasislaag 7 van de eerste bipolaire transistor en de intrinsieke basislaag 12 die is gevormd door de epitaxiale aangroei, alsmede de basislaag 6 van de tweede 1 007898 ' 9 bipolaire transistor op hetzelfde tijdstip gevormd.
Daarna zijn twee types bipolaire transistoren die qua materiaal, concentratie, basisbreedte, etc. verschillen van de intrinsieke basislaag op hetzelfde 5 halfgeleidersubstraat 1 gevormd zonder dat substantiële toevoegingen aan het proces zijn gedaan.
Voorts is door de selectieve epitaxiale aangroeiwerkwijze de intrinsieke basislaag 12 gevormd in het gebied waar de verbindingsbasislaag 5 is verwijderd.
10 Bijgevolg vindt geen aangroei plaats van de P-type silicium-germanium microkristallaag in een gebied, anders dan het gebied waar de intrinsieke basislaag 12 is gevormd, bijvoorbeeld is geen P-type silicium-germanium microkristallaag gevormd op de zijwand 11, welke is 15 gevormd om de emitter en de basis, etc. te scheiden. Bijgevolg zijn de basisbreedte van de intrinsieke basislaag 12 van silicium-germanium en de diepte van de emitterlaag (niet getoond) die is gevormd op de bovenlaag van de intrinsieke basislaag 12, onafhankelijk geregeld.
20 Dat wil zeggen, in de vervaardigingswerkwijze van de onderhavige uitvinding, is het niet nodig om emitterdiffusie uit te voeren op het totale gebied tot de diepte van de laag welke is gevormd door middel van de epitaxiale aangroei.
25 Aansluitend zal een vervaardigingswerkwijze, waarin een zogeheten smalle-basis, bipolaire heterojunctie transistor als de eerste bipolaire transistor en een veelal bipolaire homojunctie transistor als de tweede bipolaire transistor zijn gevormd op 30 hetzelfde substraat door gebruik te maken van de vervaardigingswerkwijze, welke in de fig. 3A tot 3C is getoond, in detail worden beschreven onder verwijzing naar de fig. 4A tot 4U. Het serienummer is in elke figuur tussen haakjes genoteerd.
35 Zoals getoond is in fig. 4A is een oxidefilm 22 uit een siliciumoxide van ongeveer 300 nm in dikte op een P-type halfgeleidersubstraat 21 van een monokristallijn silicium met een kristaloriëntatie van <100> gevormd door ' 007838 10 een warmte-oxidatiebehandeling. Daarna is een beschermlaagmasker (niet getoond) door een normale lithografietechniek gevormd (hierna bedoelde lithografietechniek behandelingsmiddelen omvatten een 5 beschermlaagcoating, het belichten, het ontwikkelen, het bakken van de beschermlaag, etc.) en door gebruik te maken van de etstechniek, waarbij gebruik gemaakt is van het beschermlaagmasker, en zijn openingsdelen 23, 24 in de oxidefilm 22 gevormd in gebieden waar N+-type lagen 10 zijn gevormd, welke overeenkomen met een gebied waarin de eerste bipolaire transistor zal worden gevormd en een gebied waar de tweede bipolaire transistor zal worden gevormd. Vervolgens, nadat het beschermlaagmasker is verwijderd, zijn in de bovenlaag van het 15 halfgeleidersubstraat ll N+-type lagen 25, 26 gevormd door het diffunderen van antimoon in de dampfase met antimoonoxide (Sb203) als vaste diffusiebron. Op dat moment is de weerstand ps van de sheet ingesteld op bijvoorbeeld 20Ü/D tot 50Q/G en is de diffusiediepte 2 0 ingesteld op ongeveer lpm tot 2μπι.
De oxidefilm 22 en de oxidefilm (niet getoond) die is gevormd in het diffusieproces in de dampfase van het antimoon zijn door het etsen verwijderd.
Vervolgens, zoals is getoond in fig. 4B, is op 25 het halfgeleidersubstraat 21 een N-type epitaxiale laag 27 gevormd door de epitaxiale groeimethode. De N-type epitaxiale laag 27 is ontworpen met een specifieke weerstand van 0,3Ücm tot 5Qcm en een dikte van ongeveer 0,7μιη tot 2μπι. Op dat moment zijn de N+-type lagen 25, 26 30 in de onderlaag van de N-type epitaxiale laag 27 ged iff undeerd.
Vervolgens is, zoals is weergegeven in fig. 4C, een oxidefilm die zal fungeren als bufferlaag wanneer een selectieve oxidatie (LOCOS) werkwijze wordt uitgevoerd 35 opgebracht in de vorm van siliciumoxide, bij een dikte van ongeveer 20nm tot 50nm door middel van bijvoorbeeld de normale oxidatiemethode. Voorts is door het chemisch damp afzetten onder gereduceerde druk [in het navolgende 1007898 11 wordt naar het chemisch dampafzetten verwezen als CVD (CVD staat voor Chemical Vapor Deposition)] werkwijze, een nitridefilm 29 die is gevormd uit siliciumnitride afgezet in een dikte van ongeveer 50nm tot lOOnm van 5 bijvoorbeeld de oxidefilm 28.
Elke filmdikte van de oxidefilm 28 en de nitridefilm 29 is bepaald door de lengte (van de bird's beak) die is gevormd in het oxidatieproces, waarbij de spanning het gevolg is van de oxidatie en de 10 regelbaarheid van het optreden van defecten.
Vervolgens is, zoals is getoond in fig. 4D, de normale lithografietechniek toegepast. Allereerst, nadat een beschermlaag/weerstandsfilm 3 0 is gevormd op de nitridefilm 29 door een fotobedekkingsproces, daarna een 15 beschermlaag openingsgedeelte 31 in de beschermlaagfilm gevormd op het gebied waar een element scheidende oxidefilm is gevormd voor het scheiden van de gebieden waar de eerste en tweede bipolaire transistoren zullen worden gevormd door middel van behandelingen, zoals 20 belichten, ontwikkelen, bakken, etc. De nitridefilm 29, de oxidefilm 2 8 en de bovenste laag van de N-type epitaxiale laag 27 aan het bodemgedeelte van het beschermlaagopeningsgedeelte 31 zijn verwijderd door middel van de etstechniek (bijvoorbeeld reactief 25 ionetsen) waarbij gebruik gemaakt is van de beschermlaagfilm 30 als masker.
De hoeveelheid van de verwijderde N-type epitaxiale laag 27 is bij voorkeur ingesteld op in hoofdzaak de helft van de dikte van de oxidefilm, zodat 30 het oppervlak na het LOCOS oxidatieproces nagenoeg is vlak gemaakt.
Nadat de beschermlaagf ilm 30 is verwijderd, zoals is getoond in fig. 4E, is een elementscheidingsoxidefilm 32 van ongeveer Ο,βμπι tot 35 1,5μιη in dikte gevormd in de N-type epitaxiale laag 27 door middel van stoomoxidatie in een temperatuuratmosfeer van 1000°c tot 1050°C en gedurende ongeveer 2 tot 6 uur.
ΐ OüldQQ
12
Daarna is de nitridefilm 29 (zie fig. 4D) verwijderd door de etsbehandeling, waarbij gebruik gemaakt is van heet fosforzuur, teneinde daarmede het substraat 20 te vormen.
5 Vervolgens, zoals is getoond in fig. 4F, vindt de normale lithografietechniek plaats. Allereerst nadat de beschermlaagf ilm 33 op het substraat 20 is gevormd door de beschermlaagcoating, zijn beschermlaagopeningsgedeelten 34, 35 in de 10 beschermlaagf ilm 33 gevormd op gebieden waar de collectorafnamediffusielagen van de eerste en tweede bipolaire transistoren zullen worden gevormd door middel van de behandelingen, zoals het belichten, het ontwikkelen, het bakken, etc. Aansluitend zijn, door de 15 ionimplantatietechniek waarbij gebruik gemaakt van de beschermlaagfilm 33 als masker, de verontreinigingen voor het vormen van de collectorafnamediffusielagen gedoopt in de N-type epitaxiale laag 27 via de beschermlaagopeningsgedeelten 34, 35, door middel van de 20 ionimplantatie. Als ionimplantatieconditie is gebruik gemaakt van fosforionen (P+) als verontreinigingen, waarbij de implantatie-energie is ingesteld op ongeveer 4 0keV tot lOOkeV en de gedoseerde mate is ingesteld op ongeveer lxlO15 deeltjes/cm2 tot lxlO16 deeltjes/cm2.
25 Vervolgens is, zoals getoond in fig. 4G, een oxidefilm 36 voor het vlakmaken gevormd uit siliciumoxide met een dikte van ongeveer lOOnm tot 600nm op het substraat 20, zoals in fig. 4G is weergegeven, bijvoorbeeld met behulp van de CVD methode. Daarna vindt 30 een uitgloeibehandeling plaats bij 900°C tot 1000°C gedurende ongeveer 30 minuten, teneinde de verontreinigingen die zijn gedoopt door de ionimplantatie te activeren, waardoor de N+-type collector afnamediffusielagen 37, 38 worden gevormd die zijn 35 verbonden in overeenstemming met de N+-type begraven lagen 25, 26. Voorts is een beschermingslaagfilm 39 voor het vlakmaken (bird's head) gevormd op de oxidefilm 36 door de beschermlaagcoatingtechniek.
1007898 13
Daarna worden de beschermlaagfilm 39, de oxidefilm 36, etc. geëtst door de terugetstechniek, teneinde het oppervlak van het substraat 20 vlak te maken.
5 Vervolgens is, zoals is getoond in fig. 4H, een oxidefilm 40 uit siliciumoxide gevormd met een dikte van ongeveer lOnm tot 3 0nm op het oppervlak van de N-type epitaxiale laag 27.
Vervolgens, zoals is getoond in fig. 41, vindt 10 de normale lithografietechniek plaats. Allereerst is een beschermlaagfilm 41 op het substraat 20 gevormd, waarop de oxidefilm 40 is gevormd door de beschermlaagcoating, en vervolgens vinden de behandelingen plaats, zoals de belichting, het ontwikkelen, het bakken, etc., waarbij er 15 een beschermlaagopeningsgedeelte 42 op de beschermlaagfilm 41 is gevormd in een gebied waarin een element, dat de diffusielaag scheidt zal worden gevormd, teneinde gebieden te scheiden waar de eerste en tweede bipolaire transistoren zullen worden gevormd. Vervolgens 20 worden door de ionimplantatietechniek, welke gebruik maakt van de beschermlaagf ilm 41 als masker P-type verontreinigingen in de N-type epitaxiale laag 27 van het beschermlaagopeningsgedeelte 42 gedoopt, teneinde de elementscheidingsdiffusielaag 43 te vormen terwijl de 25 ionimplantatietoestand met boriumionen (B+) worden gebruikt als verontreinigingen, waarbij de implantatie-energie is ingesteld op ongeveer 200keV tot 500keV, en waarbij de dosis is ingesteld op ongeveer lxlO13 deeltjes/cm2 tot lxlO14 deeltjes/cm2.
30 Daarna is de beschermlaagfilm 41 verwijderd.
Vervolgens is, zoals in fig. 4J is getoond, een oxidefilm 44 uit siliciumoxide gevormd met een dikte van ongeveer 50nm tot 300nm op het substraat 20 met de CVD methode. Vervolgens is met de normale lithografietechniek een 35 beschermlaagmasker (niet getoond) gevormd, en zijn door de etstechniek die gebruik maakt van het beschermlaagmasker openingsgedeelten 45, 46 in de oxidefilm 44 gevormd op de gebieden waar de basislagen 1007898 14 zijn gevormd en hetgeen overeenkomt met het gebied waar de eerste bipolaire transistor zal worden gevormd en het gebied waar de respectievelijke tweede bipolaire transistor zal worden gevormd. Op dat moment wordt de 5 oxidefilm 40 (zie fig. 41) in het openingsgedeelte 45, 46 verwijderd.
Vervolgens is een polysiliciumfilm 47 gevormd, met een dikte van ongeveer lOOnm tot 300nm zowel in de openingsgedeelten 45, 46 als op de oxidefilm 44, door 10 middel van de CVD methode bijvoorbeeld. Daarna zijn door de ionimplantatietechniek boriumdifluoride-ionen (BF2+) gedoopt als P-type verontreinigingen in de polysiliciumfilm 47. Bij de ionimplantatietoestand was de implantatie-energie ingesteld op ongeveer 20keV tot 15 lOOkeV en was de dosis ingesteld op ongeveer lxlO14 deeltjes/cm2 tot lxlO16 deeltjes/cm2.
Aansluitend, zoals is getoond in fig. 4K, werd de normale lithografietechniek uitgevoerd. Allereerst is een beschermlaagfilm 48 op de polysiliciumfilm 47 door de 20 beschermlaagcoating gevormd. Vervolgens blijven door de behandeling, zoals de belichting, de ontwikkeling, het bakken, etc., de beschermlaagfilms 48 (48a, 48b) achterop de gebieden waar een basiselektrode zal worden gevormd. Vervolgens wordt door de etstechniek (bijvoorbeeld door 25 reactief ionetsen) waarbij gebruik gemaakt wordt van elke beschermlaagfilm 48 als masker, de polysiliciumfilm 47 van een patroon voorzien. Het gevolg is dat een basiselektrode 49 van de eerste bipolaire transistor wordt gevormd, teneinde te worden aangesloten op de N-30 type epitaxiale laag 27 van het openingsgedeelte 45, en er wordt een basiselektrode 50 van de tweede bipolaire transistor gevormd, teneinde te worden aangesloten op de N-type epitaxiale laag 27 van het openingsgedeelte 46.
Vervolgens wordt de beschermlaagfilm 48 35 verwijderd. Aansluitend, zoals in fig. 4L is weergegeven, worden een oxidefilm (bijvoorbeeld een siliciumoxidefilm) 51 en een nitridefilm (bijvoorbeeld een siliciumnitridefilm) 52 op de oxidefilm 44 gelamineerd, 1 Qu7ö98 » 15 teneinde de respectievelijke basiselektrodes 49, 50 te bedekken. Aansluitend vindt de normale lithografietechniek plaats. Allereerst is een beschermlaagfilm 53 op de nitridefilm 52 door de 5 beschermlaagcoating gevormd. Vervolgens zijn door de behandelingen, zoals het belichten, het ontwikkelen, het bakken, etc., beschermlaagopeningsgedeelten 54, 55 in de beschermlaagf ilm 53 op gebieden gevormd waar de intrinsieke basis van de eerste en tweede bipolaire 10 transistoren zullen worden gevormd. Vervolgens zijn door het etsen, waarbij gebruik gemaakt is van de beschermlaagf ilm 53 als masker, openingsgedeelten 56, 57 op de nitridefilm 52, de oxidefilm 51 en elk van de basiselektrodes 49, 50 gevormd.
15 Daarna is de beschermlaagf ilm 53 verwijderd.
Vervolgens, zoals is getoond in fig. 4M, is een dunne oxidefilm 58 gevormd met een dikte van 5nm tot 30nm op het oppervlak van de N-type epitaxiale laag 27 in de bodemgedeeltes van de openingsgedeelten 56, 57, door 2 0 middel van de oxidatie. Op dit tijdstip is het belichtingsoppervlak van elk van de basiselektrodes 49, 50 ook geoxideerd. Vervolgens zijn door de ionimplantatiewerkwijze P-type verontreinigingen voor het vormen van een verbindingsbasislaag gedoopt van het 25 openingsgedeelte 56 in de bovenlaag van de N-type epitaxiale laag 27 van de eerste bipolaire transistor, door middel van de ionimplantatiewerkwijze. Voorts zijn P-type verontreinigingen voor het vormen van het geheel of een gedeelte van de bas is laag gedoopt van het 30 openingsgedeelte 57 tot in de bovenlaag van de N-type epitaxiale laag 27 van de tweede bipolaire transistor, door de ionimplantatiewerkwijze. Onder de ionimplantatieconditie is gebruik gemaakt van boriumdifluoride-ionen (BF2+) als P-type 35 verontreinigingen, waarbij de implantatie-energie is ingesteld op ongeveer lOkeV tot 40keV, en de dosis is ingesteld op ongeveer lxlO12 deeltjes/cm2 tot lxlO14 deelt j es/cm2.
«007898 w 16
In de volgende figuren is de dunne oxidefilm 58 weggelaten uit de illustratie, met uitzondering van de vergrote aanzichten.
Vervolgens zijn, zoals is getoond in fig. 4N, 5 een nitridefilm (bijv. een siliciumnitridefilm) 59 en een oxidefilm (bijv. een siliciumoxidefilm) 60 gelamineerd in elk van de openingsgedeelten 56, 57, alsmede bijvoorbeeld op de nitridefilm 52 door de CVD werkwijze. Daarna vindt de uitgloeibehandeling plaats om de ion geïmplanteerde 10 verontreinigingen te diffunderen, teneinde daarmede een verbindingsbasislaag 61 in de bovenlaag van de N-type epitaxiale laag 27 in het bodemgedeelte van het openingsgedeelte 56 te vormen. Daarnaast is een P+-type verenigingsbasislaag 62 gevormd, teneinde te worden 15 aangesloten op de verbindingsbasislaag 61 door de diffusie van verontreinigingen van de basiselektrode 49. Aan de andere kant, is een basislaag 63 in de bovenlaag van de N-type epitaxiale laag 27 gevormd in het onderste gedeelte van het openingsgedeelte 57. Daarnaast is een P+-20 type verenigingsbasislaag 64 gevormd, teneinde te worden aangesloten op de basislaag 63 door de diffusie van verontreinigingen uit de basiselektrode 50.
Aansluitend, zoals is getoond in fig. 40, is de normale lithografietechniek uitgevoerd. Allereerst is een 25 beschermlaagfilm 65 op de oxidefilm 60 door de beschermlaagcoating gevormd. Vervolgens blijft door de behandelingen, zoals het belichten, het ontwikkelen, het bakken, etc. de weerstandsfilm 65 achter op het gebied waar de tweede bipolaire transistor zal worden gevormd.
30 Door gebruik te maken van de etstechniek (bijv. het reactieve ionetsen) waarbij gebruik gemaakt wordt van de beschermlaagf ilm 65 als masker, zijn de nitridefilm 59 en de oxidefilm 60 in de gebieden geëtst waar de eerste bipolaire transistor zal worden gevormd, waarbij de 35 nitridefilm 59 en de oxidefilm 60 zijn achtergebleven in het gebied waar de tweede bipolaire transistor zal worden gevormd en is een zijwand 66 omvattende de nitridefilm 59 en de oxidefilm 60, op de zijwand van het 1007898 4 , 17 openingsgedeelte 56 gevormd. Het openingsgedeelte, dat is omringd door de zijwand 66 fungeert als een emitteropeningsgedeelte 67. Op dit moment is de dunne oxidefilm 58 (niet getoond) welke is gevormd op het 5 onderste gedeelte van het openingsgedeelte 56, ook verwijderd, met uitzondering van de zijde aan het onderste gedeelte van de zijwand 66.
Vervolgens, zoals is weergegeven in de vergrote aanzichten van de fig. 4P en 4Q, is de 10 verbindingsbasislaag 61 in het gedeelte dat overeenkomt met het gebied waar de intrinsieke basislaag van de eerste bipolaire transistor zal worden gevormd, door middel van etsen (bijvoorbeeld isotroop etsen) verwijderd, waarbij gebruik gemaakt is van de 15 beschermlaagfilm 65, de zijwand 66, de nitridefilm 52, etc. als maskers. Dienovereenkomstig is een zogeheten ondersnede gevormd in het onderste gedeelte van de zijwand 66. Het etsen vindt plaats over het totale oppervlak of over een gedeelte van de 20 verbindingsbasislaag 61.
Als isotrope etstechniek is gebruik gemaakt van een etsbehandeling, waarbij gebruik gemaakt is van een zogeheten SC-I kookvloeistof, welke is verkregen door het verhitten van een gemengde vloeistof van 25 waterstofperoxide en een oplossing van ammonium. In dit geval vindt het etsen plaats nadat de beschermlaagfilm 65 is verwijderd. Bij wijze van alternatief is gebruik gemaakt van een isotrope plasma etstechniek. In het geval van het isotrope plasma-etsen kan dit continu worden 3 0 uitgevoerd, tezamen met het etsen voor het vormen van de zijwand 66.
Daarna is de beschermlaagfilm 65 verwijderd. Zoals is getoond in fig. 4R is door de selectieve epitaxiale techniek, welke is gebaseerd op een ultrahoog 35 vacuüm chemisch dampafzetwerkwijze (UHV-CVD), een drukgereduceerde CVD werkwijze of dergelijke, een intrinsieke basislaag 68 van de eerste bipolaire transistor, samengesteld uit silicium-germanium (Si1.xGex) 1 0 078-98 9 18 gemengd kristal, op de N-type epitaxiale laag 27 gevormd, bij het gedeelte waarbij de verbindingsbasislaag 61 is geëtst. Hier is X ingesteld, waarbij deze voldoet aan o<X<l.
5 Vervolgens is, door de normale lithografietechniek, een beschermlaagfilm 69 gevormd op het gebied waar de eerste bipolaire transistor zal zijn gevormd. Vervolgens zijn door de etstechniek (bijvoorbeeld het reactief ionetsen) waarbij gebruik 10 gemaakt is van de beschermlaagf ilm 69 als masker, de nitridefilm 59 en de oxidefilm 60 geëtst op het gebied waar de tweede bipolaire transistor zal worden gevormd, teneinde daarmede een zijwand 70 te vormen, omvattende de nitridefilm 59 en de oxidefilm 60 op de zijwand van het 15 openingsgedeelte 57. Het openingsgedeelte dat is omgeven door de zijwand 70 zal fungeren als een emitteropeningsgedeelte 71. De bovenlaag van de basislaag 63 is verwijderd door het overetsen van het reactieve ionetsen en het aansluitende verwijderende etsen van de 20 beschadigingslaag.
Vervolgens, zoals is getoond in fig. 4S, is een polysiliciumfilm 72, omvattende een hoge-concentratie aan N-type verontreinigingen, welke fungeert als een emitterelektrode van elk van de eerste en tweede 25 bipolaire transistoren, gevormd in elk van de emitteropeningsgedeelten 67, 71 en op de nitridefilm 52 door bijvoorbeeld de CVD werkwijze. Vervolgens vindt het emitteruitgloeien plaats in een temperatuuratmosfeer van 700°C tot 1000°C om een N+-type emitterlaag 73 te vormen 3 0 in de bovenlaag van de intrinsieke basislaag 68, waarbij tevens een N+-type emitterlaag 74 wordt gevormd in de bovenlaag van de basislaag 63.
Vervolgens is een beschermlaagmasker (niet getoond) door de normale lithografietechniek gevormd, en 35 verder door de etstechniek, waarbij gebruik gemaakt is van het beschermlaagmasker, een emitterelektrode 75 welke is aangesloten op de N+-type emitterlaag 73 welke is gevormd door de polysiliciumfilm 72 zoals is getoond in 1007898 19 * fig. 4T en een emitterelektrode 76 die is aangesloten op de N+-type emitterlaag 74. Vervolgens is het beschermlaagmasker verwijderd.
Vervolgens vindt de normale lithografietechniek 5 plaats. Nadat een beschermlaagfilm 77 is gevormd door de beschermlaagcoating met de behandelingen, zoals het belichten, het ontwikkelen, het bakken, etc., zijn openingsgedeelten 78 tot 81 in de beschermlaagfilm 77 op gebieden gevormd waar elk basiscontact en elk 10 collectorcontact zullen worden gevormd. Door de etstechniek (bijvoorbeeld het reactieve ionetsen) waarbij gebruik gemaakt is van de weerstandsfilm 77 als masker, zijn de nitridefilm 52, de oxidefilm 51, de oxidefilm 44, etc. geëtst om contactgaten 82 tot 84 te vormen.
15 Daarna is de beschermlaagfilm 77 verwijderd, zoals is getoond in fig. 4U, waarbij een elektrodevormende laag is gevormd, welke een metalen tussenlaag en een op aluminium gebaseerde metaallaag omvatten, welke zijn gevormd door middel van bijvoorbeeld 20 een sputteringmethode. Vervolgens is door de normale lithografietechniek een beschermlaagmasker (niet getoond) gevormd, en is door de etstechniek (bijvoorbeeld het reactief ionetsen) waarbij gebruik gemaakt is van het beschermlaagmasker) , de elektrodevormende laag van een 25 patroon voorzien om een metaalelektrode 86 te vormen die via de contactopening 82 is aangesloten op de basiselektrode 49, een metaalelektrode 87 die is aangesloten op de emitterelektrode 75, een metaalelektrode 88 die is aangesloten via het contactgat 30 83 op de collectorafnamediffusielaag 37, een metaalelektrode 89 die via het contactgat 84 is aangesloten op de basiselektrode 50, een metaalelektrode 90 die is aangesloten op de emitterelektrode 76, en een metaalelektrode 91 die via het contactgat 85 is 35 aangesloten op de collectorafnamediffusielaag 38. Daarna is het beschermlaagmasker verwijderd en dan vindt een proces van het meerlaags bedraden plaats.
1007898 20
Vervolgens zal de tweede uitvoeringsvorm overeenkomstig met de half geleider inrichtingvervaardigingswerkwi jze van de onderhavige uitvinding worden beschreven onder verwijzing 5 naar de vervaardigingsprocesdiagrammen van de fig. 5A tot 5D.
In de fig. 5A tot 5D zijn dezelfde samenstellende delen getoond als in de fig. 4A tot 4U en zijn deze door dezelfde verwijzingscijfers 10 gerepresenteerd.
In de tweede uitvoeringsvorm is, teneinde te voorkomen dat het defect zijnde gebied dat optreedt aan het eindgedeelte van de epitaxiale groeilaag in de emitterbasisovergang van het selectieve epitaxiale 15 groeiproces van de silicium-germanium (Si1.xGex) laag komt, een etsproces van fluorwaterstofzuur ingevoegd na het vormen van de zijwand, teneinde het vormende gebied van de epitaxiale groeilaag in laterale richting te expanderen.
20 Allereerst zal het proces, dat hetzelfde is als het proces onder verwijzing naar fig. 4A tot 40, worden beschreven.
Daarna, zoals is getoond in de vergrote aanzichten van de eerste bipolaire transistor in de fig. 25 5A en 5B, wordt de verbindingsbasislaag 61 bij het gedeelte dat overeenkomt met het gebied waar de intrinsieke basislaag van de eerste bipolaire transistor is gevormd, verwijderd, met de etsbehandeling (bijvoorbeeld isotroop etsen) door gebruik te maken van 30 de beschermlaagfilm 65, de zijwand 66, de nitridefilm 59, etc. als maskers. Dienovereenkomstig is een zogeheten ondersnede gevormd aan het onderste gedeelte van de zijwand 66. Het etsen vindt plaats op het totale oppervlak of op een gedeelte van de verbindingsbasislaag 35 61.
Voorts is de isotrope etstechniek een etsen waarbij gebruik gemaakt wordt van een zogeheten SC-I kookvloeistof, welke is verkregen door het verhitten van 1007898 21 een gemengde vloeistof uit waterstofperoxide-oplossing en een ammoniumop los sing. In dit geval wordt dit uitgevoerd nadat de beschermlaagfilm 65 is verwijderd. Bij wijze van alternatief vindt een isotrope plasma-etsbehandeling 5 plaats.
Voorts is door een nat etsen van fluorwater stof zuur de oxidefilm 60 (het gedeelte dat is aangegeven door de tweepunts-kettinglijnen) van de zijwand 66 verwijderd door het etsen. Op dit moment wordt 10 de dunne oxidefilm 58 bij het onderste gedeelte van de zijwand 66 ook geëtst in de richting van de basiselektrode 49. Bijgevolg is de nitridefilm 59 van de zijwand 66 gevormd, teneinde zich uit te strekken naar de zijde van het openingsgedeelte 56, gelijk een vizier 15 (klep) .
Daarna is de beschermlaagf ilm 65 verwijderd. Zoals is weergegeven in de vergrote weergaven van de eerste bipolaire transistor in de fig. 5C en 5D, is door de selectieve epitaxiale techniek, op basis van de 20 ultrahoogvacuüm chemische dampafzet (UHV-CVD) werkwijze, de druk gereduceerde CVD werkwijze of dergelijke, de intrinsieke basislaag 68 van de eerste bipolaire transistor uit gemengd kristal van silicium-germanium (Si^Ge^) gevormd op de N-type epitaxiale laag 27, bij het 25 gedeelte waar de verbindingsbasislaag 61 en de dunne oxidefilm 58 aan het onderste gedeelte van de zijwand 66 zijn geëtst. Op dit moment is een gedeelte van de dunne oxidefilm 58 aan het onderste gedeelte van de zijwand 66 door de etsbehandeling van fluorwaterstofzuur verwijderd, 30 zodat de intrinsieke basislaag 58 is gevormd, teneinde toe te treden tot de zijde van de basiselektrode 49.
Vervolgens is door de normale lithograf ietechniek een beschermlaagf ilm 69 (welke is weggelaten uit de illustratie van fig. 5D) gevormd in het 35 gebied waar de eerste bipolaire transistor zal worden gevormd. Vervolgens zijn door de etstechniek (bijvoorbeeld het reactieve ionetsen) waarbij gebruik gemaakt is van de beschermlaagf ilm 69 als masker, de 1007898 22 nitridefilm 59 en de oxidefilm 60 in het gebied waar de tweede bipolaire transistor zal worden gevormd, geëtst om een zijwand 70 te vormen uit de nitridefilm 59 en de oxidefilm 60 op de zijwand van het openingsgedeelte 57.
5 Het door de zijwand 70 omgeven openingsgedeelte zal fungeren als emitteropeningsgedeelte 71. De bovenlaag van de basislaag 63 is verwijderd door het overetsen van het reactieve ionetsen en het vervolgens verwijderen door het etsen van de beschadigingslaag.
10 Vervolgens vindt hetzelfde proces als hierboven beschreven onder verwijzing naar de fig. 4S tot 4U plaats.
In de vervaardigingswerkwijze van de tweede uitvoeringsvorm is de dunne oxidefilm 58 die is gevormd 15 op het oppervlak van de N-type epitaxiale laag 27 op het onderste gedeelte van de zijwand 66 verwijderd, voordat de verbindingsbasislaag 61 van de eerste bipolaire transistor is gevormd. Bijgevolg is de intrinsieke basislaag 68 die door de selectieve epitaxiale groei is 20 gevormd, zodanig gevormd dat deze inkomt in de richting van de basiselektrode 49, in een hoeveelheid die overeenkomt met het gedeelte waar de dunne oxidefilm 58 aan het onderste gedeelte van de zijwand 66 is verwijderd. Bijgevolg is het eindgedeelte van de 25 intrinsieke basislaag 68 van de emitterlaag 73 gescheiden, welke laag is gevormd in de bovenlaag van de intrinsieke basislaag 68. Zoals hierboven is beschreven, is het eindgedeelte van de intrinsieke basislaag 68, welke vatbaar is voor defecten, voldoende verweg gelegen 30 van het emitter/basisovergangsgedeelte, zodat de emitterbasisovergang stabiel kan worden gevormd.
Zoals hierboven is beschreven, zijn overeenkomstig met de onderhavige uitvinding de verbindingsbasis ter aansluiting van de 35 verenigingsbasislaag van de eerste bipolaire transistor, en de intrinsieke basislaag gevormd door epitaxiale aangroei, en is ten minste een gedeelte van de basislaag van de tweede bipolaire transistor simultaan met elkaar 1007898 23 gevormd. Bijgevolg kunnen twee soorten bipolaire transistoren met een verschillende basisbreedte op hetzelfde substraat worden gevormd zonder dat van belang zijnde toevoegingen aan de werkwijze worden gepleegd.
5 Voorts daar de intrinsieke basislaag is gevormd in het verbindingsbasislaagverwijderde gebied door de selectieve epitaxiale groeiwerkwijze, is geen P-type silicium-germanium microkristal aangegroeid in een gebied dat anders is dan het gebied van de intrinsieke 10 basislaag, zoals bijvoorbeeld op de zijwand voor het scheiden van de emitter en de basis. Bijgevolg kunnen de basisbreedte van de intrinsieke basislaag van silicium-germanium en de diepte van de emitterlaag die is gevormd in de bovenlaag van de intrinsieke basislaag 15 onafhankelijk van elkaar worden bestuurd.
Dienovereenkomstig kunnen bipolaire transistoren die in basisbreedte van elkaar verschillen op hetzelfde substraat worden gevormd.
In de eerste bipolaire transistor is, nadat de 20 film die is gevormd op het onderste gedeelte van de zijwand voor het scheiden van de basis en de emitter en is gebruikt als bufferlaag bij het vormen van de verbindingsbasislaag, de intrinsieke basislaag gevormd bij de selectieve epitaxiale aangroei. Bijgevolg kan het 25 eindgedeelte van de intrinsieke basislaag, waarin een defect kan optreden worden gescheiden en op afstand worden gezet van het emitter/basisovergangsgedeelte, in een mate die overeenkomt met het gedeelte waarin de film die is gebruikt als bufferlaag is verwijderd, waardoor de 30 emitter/basisovergang stabiel kan worden gevormd.
Bijgevolg kan een bipolaire transistor die qua betrouwbaarheid verder is verbeterd worden vervaardigd.
t 1007898
Claims (12)
1. Halfgeleiderinrichting vervaardigings-werkwijze voor het vormen van een eerste bipolaire transistor en een tweede bipolaire transistor met verschillende eigenschappen, op een halfgeleider- 10 substraat, gekenmerkt doordat een verbindingsbasislaag voor het aansluiten van een extrinsieke (verenigings) basislaag van de eerste bipolaire transistor en een intrinsieke basislaag die is gevormd door epitaxiale groei, en ten minste een gedeelte van een basislaag van 15 de tweede bipolaire transistor simultaan is gevormd.
2. Halfgeleiderinrichting vervaardigings-werkwijze voor het vormen van een eerste bipolaire transistor en een tweede bipolaire transistor met verschillende eigenschappen op een halfgeleidersubstraat, 20 omvattende de stappen van: het vormen van een eerste isolerende film op het halfgeleidersubstraat; het vormen van een openingsgedeelte in de eerste isolerende film boven een gebied waar de basislaag 25 van de eerste bipolaire transistor zal worden gevormd en boven een gebied waar de basislaag van de tweede bipolaire transistor zal worden gevormd; het simultaan dopen van verontreinigingen in ten minste een gedeeltelijk halfgeleidergebied onder elk 30 van de openingsgedeelten; en het uitvoeren van een uitgloeibehandeling om de verbindingsbasislaag van de eerste bipolaire transistor en de basislaag van de tweede bipolaire transistor te vormen.
3. De halfgeleiderinrichting vervaardigings- werkwijze volgens conclusie 2, voorts omvattende de stappen van: IÜU7898 het verwijderen van een gedeelte van de verbindingsbasislaag van de eerste bipolaire transistor; en het vormen van een intrinsieke basislaag van de 5 eerste bipolaire transistor door een selectieve epitaxiale groeiwerkwijze op een gebied waar de verbindingsbasislaag is verwijderd.
4. De halfgeleiderinrichting vervaardigings-werkwijze volgens conclusie 2, voorts omvattende de 10 stappen van: het vormen van een tweede isolerende film op het halfgeleidersubstraat; het terugetsen van de tweede isolerende film in het gebied waar de eerste bipolaire transistor is 15 gevormd, teneinde daarmede een zijwand te vormen; het verwijderen van een gedeelte van de verbindingsbasislaag van de eerste bipolaire transistor door de zijwand als masker te gebruiken; en het vormen van een intrinsieke basislaag van de 20 eerste bipolaire transistor door een selectieve epitaxiale groeiwerkwijze in een gebied waar de verbindingsbasislaag is verwijderd.
5. De halfgeleiderinrichting vervaardigings-werkwijze volgens conclusie 4, voorts omvattende de 25 stappen van: het vormen van een derde isolerende film op ten minste het oppervlak van de verbindingsbasislaag; het vormen van de tweede isolerende film op de derde isolerende film; 30 het terugetsen van de tweede isolerende film om een zijwand te vormen; het etsen van de derde isolerende film en een gedeelte van de verbindingsbasislaag van de eerste bipolaire transistor door de zijwand als masker te 35 gebruiken; en het vormen van een intrinsieke basis laag van de eerste bipolaire transistor door een selectieve 1007898 Ψ epitaxiale groeiwerkwijze in het gebied waar de verbindingsbasislaag is verwijderd.
6. De halfgeleiderinrichting vervaardigings-werkwijze volgens conclusie 4, waarin de etsstap is 5 uitgevoerd door een isotrope etsbehandeling.
7. De halfgeleiderinrichting vervaardigings-werkwijze volgens conclusie 5, waarin de zijwand is ontworpen in een overhangende uitvoering.
8. De halfgeleiderinrichting vervaardigings-10 werkwijze volgens conclusie 3, waarin de intrinsieke basislaag is gevormd uit SiGe.
9. Werkwijze voor het vormen van een bipolaire transistor op een halfgeleidersubstraat, omvattende de stappen van: 15 het vormen van een eerste isolerende film op een halfgeleidersubstraat; het vormen van een openingsgedeelte in de isolerende film boven een gebied waar de basislaag van de bipolaire transistor basislaag is gevormd; 20 het vormen van een tweede isolerende film op het halfgeleidergebied onder het openingsgedeelte; het dopen van verontreinigingen in het halfgeleidergebied onder het openingsgebied; het vormen van een zijwand in het 25 openingsgedeelte; het etsen van de tweede isolerende film om een derde opening te vormen die breder is dan een tweede openingsgedeelte dat in de zijwand is gedefinieerd; het etsen van een gedeelte van het 30 halfgeleidergebied; en het vormen van een intrinsieke basislaag door een selectieve epitaxiale groeiwerkwijze in het halfgeleidergebied dat is geëtst.
10. De halfgeleiderinrichting vervaardigings-35 werkwijze volgens conclusie 9, waarin de etsstap is uitgevoerd door een isotrope etsbehandeling. 1007898 * m
11. De halfgeleiderinrichting vervaardigings-werkwijze volgens conclusie 9, waarin de intrinsieke basislaag is gevormd uit SiGe.
12. De halfgeleiderinrichting vervaardigings-5 werkwijze volgens conclusie 9, waarin de zijwand en de tweede isolerende film uit verschillende materialen zijn gevormd. Iü07898
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34691796A JP3409618B2 (ja) | 1996-12-26 | 1996-12-26 | 半導体装置の製造方法 |
| JP34691796 | 1996-12-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| NL1007898A1 NL1007898A1 (nl) | 1998-06-29 |
| NL1007898C2 true NL1007898C2 (nl) | 2001-06-07 |
Family
ID=18386692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL1007898A NL1007898C2 (nl) | 1996-12-26 | 1997-12-24 | Werkwijze voor het vervaardigen van een halfgeleider-inrichting. |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5915186A (nl) |
| JP (1) | JP3409618B2 (nl) |
| KR (1) | KR19980064697A (nl) |
| DE (1) | DE19757685A1 (nl) |
| NL (1) | NL1007898C2 (nl) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1298516B1 (it) * | 1998-01-30 | 2000-01-12 | Sgs Thomson Microelectronics | Dispositivo elettronico di potenza integrato su un materiale semiconduttore e relativo processo di fabricazione |
| US6323538B1 (en) * | 1999-01-12 | 2001-11-27 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor and method for fabricating the same |
| US7521733B2 (en) * | 2002-05-14 | 2009-04-21 | Infineon Technologies Ag | Method for manufacturing an integrated circuit and integrated circuit with a bipolar transistor and a hetero bipolar transistor |
| DE10221416A1 (de) * | 2002-05-14 | 2003-11-27 | Infineon Technologies Ag | Verfahren zum Herstellen einer integrierten Schaltung und integrierte Schaltung mit einem Bipolartransistor und einem Heterobipolartransistor |
| JP4784595B2 (ja) * | 2007-12-21 | 2011-10-05 | 株式会社デンソー | バイポーラ型の半導体装置の製造方法 |
| US9761608B1 (en) | 2016-08-15 | 2017-09-12 | International Business Machines Corporation | Lateral bipolar junction transistor with multiple base lengths |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5739567A (en) * | 1980-07-18 | 1982-03-04 | Nec Corp | Manufacture of semiconductor device |
| EP0342695A2 (en) * | 1988-05-20 | 1989-11-23 | Fujitsu Limited | Semiconductor device |
| US5137840A (en) * | 1990-10-24 | 1992-08-11 | International Business Machines Corporation | Vertical bipolar transistor with recessed epitaxially grown intrinsic base region |
| US5494836A (en) * | 1993-04-05 | 1996-02-27 | Nec Corporation | Process of producing heterojunction bipolar transistor with silicon-germanium base |
| US5523606A (en) * | 1993-10-07 | 1996-06-04 | Nec Corporation | BiCMOS semiconductor device having SiGe heterojunction and Si homo-junction transistors |
| JPH09162296A (ja) * | 1995-12-12 | 1997-06-20 | Sony Corp | 半導体装置およびその製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4133701A (en) * | 1977-06-29 | 1979-01-09 | General Motors Corporation | Selective enhancement of phosphorus diffusion by implanting halogen ions |
| JPS564263A (en) * | 1979-06-25 | 1981-01-17 | Hitachi Ltd | Semiconductor memory |
| JPS5676560A (en) * | 1979-11-28 | 1981-06-24 | Hitachi Ltd | Semiconductor device |
| JPS56115525A (en) * | 1980-02-18 | 1981-09-10 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
| KR900001062B1 (ko) * | 1987-09-15 | 1990-02-26 | 강진구 | 반도체 바이 씨 모오스 장치의 제조방법 |
| US5273915A (en) * | 1992-10-05 | 1993-12-28 | Motorola, Inc. | Method for fabricating bipolar junction and MOS transistors on SOI |
| US5643806A (en) * | 1993-02-28 | 1997-07-01 | Sony Corporation | Manufacturing method for making bipolar device |
| CN1052341C (zh) * | 1993-03-26 | 2000-05-10 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| JP2630237B2 (ja) * | 1993-12-22 | 1997-07-16 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP2606141B2 (ja) * | 1994-06-16 | 1997-04-30 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP3551489B2 (ja) * | 1994-08-29 | 2004-08-04 | ソニー株式会社 | 半導体装置の製造方法 |
| US5670394A (en) * | 1994-10-03 | 1997-09-23 | United Technologies Corporation | Method of making bipolar transistor having amorphous silicon contact as emitter diffusion source |
| US5593905A (en) * | 1995-02-23 | 1997-01-14 | Texas Instruments Incorporated | Method of forming stacked barrier-diffusion source and etch stop for double polysilicon BJT with patterned base link |
| JP2914213B2 (ja) * | 1995-03-28 | 1999-06-28 | 日本電気株式会社 | 半導体装置及びその製造方法 |
-
1996
- 1996-12-26 JP JP34691796A patent/JP3409618B2/ja not_active Expired - Fee Related
-
1997
- 1997-12-18 US US08/993,862 patent/US5915186A/en not_active Expired - Fee Related
- 1997-12-23 DE DE19757685A patent/DE19757685A1/de not_active Withdrawn
- 1997-12-24 NL NL1007898A patent/NL1007898C2/nl not_active IP Right Cessation
- 1997-12-26 KR KR1019970074425A patent/KR19980064697A/ko not_active Application Discontinuation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5739567A (en) * | 1980-07-18 | 1982-03-04 | Nec Corp | Manufacture of semiconductor device |
| EP0342695A2 (en) * | 1988-05-20 | 1989-11-23 | Fujitsu Limited | Semiconductor device |
| US5137840A (en) * | 1990-10-24 | 1992-08-11 | International Business Machines Corporation | Vertical bipolar transistor with recessed epitaxially grown intrinsic base region |
| US5494836A (en) * | 1993-04-05 | 1996-02-27 | Nec Corporation | Process of producing heterojunction bipolar transistor with silicon-germanium base |
| US5523606A (en) * | 1993-10-07 | 1996-06-04 | Nec Corporation | BiCMOS semiconductor device having SiGe heterojunction and Si homo-junction transistors |
| JPH09162296A (ja) * | 1995-12-12 | 1997-06-20 | Sony Corp | 半導体装置およびその製造方法 |
| US5976940A (en) * | 1995-12-12 | 1999-11-02 | Sony Corporation | Method of making plurality of bipolar transistors |
Non-Patent Citations (2)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 006, no. 107 (E - 113) 17 June 1982 (1982-06-17) * |
| PATENT ABSTRACTS OF JAPAN vol. 1997, no. 10 31 October 1997 (1997-10-31) * |
Also Published As
| Publication number | Publication date |
|---|---|
| NL1007898A1 (nl) | 1998-06-29 |
| JPH10189754A (ja) | 1998-07-21 |
| JP3409618B2 (ja) | 2003-05-26 |
| KR19980064697A (ko) | 1998-10-07 |
| US5915186A (en) | 1999-06-22 |
| DE19757685A1 (de) | 1998-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100294129B1 (ko) | 고속이며 기생용량이 낮은 반도체 장치 및 그 제조방법 | |
| JP2793085B2 (ja) | 光半導体装置とその製造方法 | |
| JP2647134B2 (ja) | 半導体装置を製造する方法 | |
| EP0701287A2 (en) | Bipolar transistor free from leakage current across thin base region and process of fabrication thereof | |
| JP2746225B2 (ja) | 半導体装置及びその製造方法 | |
| NL1007898C2 (nl) | Werkwijze voor het vervaardigen van een halfgeleider-inrichting. | |
| JP3431639B2 (ja) | バイポーラ・トランジスタを形成する方法 | |
| WO2003001584A1 (en) | A non-self-aligned sige heterojunction bipolar transistor | |
| JP3695029B2 (ja) | 半導体装置の製造方法 | |
| EP1020923A2 (en) | Vertical bipolar transistor and method of manufacturing the same | |
| EP1298719A2 (en) | Method for manufacturing and structure of semiconductor device with shallow trench collector contact region | |
| JPH04102334A (ja) | 半導体装置の製造方法 | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| JP3332079B2 (ja) | 半導体装置及びその製造方法 | |
| KR100216510B1 (ko) | 트렌치를 이용한 바이폴라 트랜지스터의 컬렉터 형성방법 | |
| JP2001338931A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH09172190A (ja) | ツェナーダイオード | |
| JPH0897223A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP2646856B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH10116794A (ja) | 半導体装置の製造方法 | |
| JPH03292740A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH09500760A (ja) | ヒ素注入エミッタを有する半導体デバイスの製造プロセス | |
| JPH09270431A (ja) | 半導体装置の製造方法 | |
| JPH0294633A (ja) | バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AD1A | A request for search or an international type search has been filed | ||
| RD2N | Patents in respect of which a decision has been taken or a report has been made (novelty report) |
Effective date: 20010131 |
|
| PD2B | A search report has been drawn up | ||
| VD1 | Lapsed due to non-payment of the annual fee |
Effective date: 20050701 |