KR100548531B1 - 반도체소자의스페이서산화막형성방법 - Google Patents

반도체소자의스페이서산화막형성방법 Download PDF

Info

Publication number
KR100548531B1
KR100548531B1 KR1019980061833A KR19980061833A KR100548531B1 KR 100548531 B1 KR100548531 B1 KR 100548531B1 KR 1019980061833 A KR1019980061833 A KR 1019980061833A KR 19980061833 A KR19980061833 A KR 19980061833A KR 100548531 B1 KR100548531 B1 KR 100548531B1
Authority
KR
South Korea
Prior art keywords
oxide film
spacer oxide
gate electrode
spacer
nitrogen ions
Prior art date
Application number
KR1019980061833A
Other languages
English (en)
Other versions
KR20000045275A (ko
Inventor
이기엽
김태한
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980061833A priority Critical patent/KR100548531B1/ko
Publication of KR20000045275A publication Critical patent/KR20000045275A/ko
Application granted granted Critical
Publication of KR100548531B1 publication Critical patent/KR100548531B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 스페이서 산화막 형성 방법을 개시한다. 개시된 본 발명은, 실리콘 기판(1)상에 게이트 전극(2)을 형성한 후, 전체 구조 상부에 산화막(3)을 형성한다. 산화막(3)에 질소 이온을 이온 주입하는데, 게이트 전극(2)의 양측벽에 있는 산화막(3) 부분에 질소 이온이 집중적으로 주입되도록, 소정의 각도로 경사지게 주입한다. 산화막(3)을 이방성 식각하여, 게이트 전극(2)의 양측벽에 스페이서 산화막(4)을 형성한다. 전체를 어닐링하여, 스페이서 산화막(4)에서 질소 원자를 석출한다. 질소 원자는 스페이서 산화막(4)으로 침투하는 핫 캐리어를 포획한다.

Description

반도체 소자의 스페이서 산화막 형성 방법
본 발명은 반도체 소자의 스페이서 산화막 형성 방법에 관한 것으로서, 보다 구체적으로는 핫 캐리어(hot carrier) 현상을 억제하기 위한 스페이서 산화막 형성 방법에 관한 것이다.
일반적으로, 최근 점점 경박단소형화되는 반도체 기술의 추세에 따라 단위 소자의 소오스와 드레인간의 거리인 채널 간격이 0.5㎛이하로 감소하고 있다. 이에 따라 소오스에서 드레인으로의 채널상의 전위가 높아져 단위 MOS의 채널에 강한 수평 전계가 걸리게 됨으로써, Electricfield = Voltage / Length의 식에 의해 강한 전계내의 전자들은 높은 에너지를 갖게 된다. 이와 같이 높은 에너지 준위를 갖는 전자를 핫 캐리어라 한다. 이러한 핫 캐리어 전자들은 게이트 산화막내로 진입하여 문턱전압을 불안정하게 하고, 심각한 펀치-스루(punch-through) 문제를 야기시켜, 디바이스에 치명적인 손상을 입히게 된다.
따라서, 이러한 핫 캐리어를 방지하려는 많은 연구가 진행중에 있다. 이러한 연구의 한 결과로 게이트 형성 후, 그 양측의 소오스/드레인 영역에 저농도의 이온 주입을 행하고, 게이트의 측벽에 블랭킷 식각(blanket etching) 또는 반응성 이온 에칭(RIE)등의 방법으로 스페이서를 형성한 후, 고농도의 이온 주입을 행하는 LDD 구조의 접합 영역 형성 방법이 제안되었고, 이를 간단히 설명하면 다음과 같다.
필드 산화막이 구비된 제 1 전도 타입의 실리콘 기판 상부에 공지된 증착 또는 열산화 방식에 의하여 게이트 산화막을 형성한다. 이어서, 게이트 산화막 상부에 게이트 전극용 전도층, 바람직하게는 불순물 도핑이 이루어진 폴리실리콘막을 증착하고, 게이트 전극의 형태로 폴리실리콘막 및 게이트 산화막을 패터닝하여, 게이트 전극을 형성한다.
전체 구조물 상부에 제 2 전도 타입의 저농도 불순물, 예를 들어 실리콘 기판이 P형일 경우, N형의 불순물, 즉 인(P)과 같은 물질을 실리콘 기판에 이온 주입한다. 그후에, 전체 구조물 상부에 소정 두께의 산화막을 균일하게 증착하고, 이방성 식각 방식, 예를 들어 RIE(reactive ion etching) 방식으로 실리콘 기판 및 게이트 전극의 수평 표면부는 드러나고 게이트 전극의 수직 표면부는 산화막에 감싸여지도록 식각하여, 게이트 전극 양측벽에 스페이서 산화막을 형성한다.
스페이서 산화막과 게이트 전극을 이온 주입 마스크로 하여, 제 2 전도 타입의 고농도 불순물, 예를 들어 As 원자를 이온 주입한다. 고농도 불순물이 주입된 결과물을 소정 온도에서 어닐링하면, 게이트 전극 양측에 저농도 불순물 영역과 고농도 불순물 영역으로 구성되는 접합 영역이 형성된다.
그런데, 상기와 같은 LDD 구조가 핫 캐리어가 발생되는 현상을 완전히 방지할 수는 없다. 따라서, 핫 캐리어는 어느 정도 발생되는데, 종래에는 이 핫 캐리어가 게이트 전극뿐만 아니라 스페이서 산화막으로도 침투하는 문제점이 있었다. 즉, 스페이서 산화막은 게이트 전극을 전기적으로 절연시키기 위해 절연 상태로 유지되어야 하는데, 침투한 핫 캐리어로 인해서 스페이서 산화막이 대전되므로써, 스페이서 산화막이 절연막으로서의 기능이 상실되는 문제점이 있었다.
따라서, 본 발명은 종래의 스페이서 산화막이 안고 있는 문제점을 해소하기 위해 안출된 것으로서, 핫 캐리어가 스페이서 산화막으로 침투하지 못하도록 하여, 게이트 전극의 절연 기능을 그대로 유지시킬 수 있는 반도체 소자의 스페이서 산화막 형성 방법을 제공하는데 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 스페이서 산화막 방법은 다음과 같다.
실리콘 기판상에 게이트 전극을 형성한 후, 전체 구조 상부에 산화막을 형성한다. 산화막에 질소 이온을 이온 주입하는데, 게이트 전극의 양측벽에 있는 산화막 부분에 질소 이온이 집중적으로 주입되도록, 소정의 각도로 경사지게 주입한다. 산화막을 이방성 식각하여, 게이트 전극의 양측벽에 스페이서 산화막을 형성한다. 전체를 어닐링하여, 스페이서 산화막에서 질소 원자를 석출한다. 질소 원자는 스페이서 산화막으로 침투하는 핫 캐리어를 포획한다.
상기된 본 발명의 구성에 의하면, 스페이서 산화막 형성을 위한 이방성 식각 전에, 산화막에 질소 이온을 주입하므로써, 어닐링 후에 석출되는 질소 원자가 스페이서 산화막으로 침투하는 핫 캐리어를 포획하게 된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
도 1 내지 도 3은 본 발명에 따른 스페이서 산화막 형성 방법을 순차적으로 나타낸 도면이다.
도 1에 도시된 바와 같이, 실리콘 기판(1)상에 게이트 전극(2)을 형성하고, 전체 구조 상부에 산화막(3)을 증착한다. 그런 다음, 산화막(3)에 질소 이온을 20 내지 50 keV의 에너지로 1.0×1015 내지 10.0×1015/㎝의 양으로 주입하는데, 도 1에 같이, 게이트 전극(2)의 일측벽에 있는 산화막(3)에 질소 이온이 집중적으로 주입되도록, 소정의 각도로 경사지게 주입한다. 또한, 게이트 전극(2)의 타측벽에 있는 산화막(3)에도 질소 이온이 집중적으로 주입되도록, 도 2에 도시된 바와 같이, 소정의 각도로 경사지게 주입한다.
이어서, 수소와 같이 전기 음성도가 낮은 가스를 이용한 플라즈마로 산화막(3)을 이방성 식각하여, 도 3에 도시된 바와 같이, 게이트 전극(2)의 양측벽에 스페이서 산화막(4)을 형성한다.
그런 다음, 전체 표면을 탈이온수로 세정하여 전하를 제거한다. 마지막으로, 700 내지 750℃의 온도에서 2 내지 5분 동안 어닐링을 하면, 스페이서 산화막(4)에 주입된 질소 원자가 석출된다. 이 질소 원자들, 특히 스페이서 산화막(4)의 저면에 있는 질소 원자들이 스페이서 산화막(4)으로 침투하는 핫 캐리어를 포획하게 된다.
이상에서 설명한 바와 같이 본 발명에 의하면, 스페이서 산화막을 형성하기 전에, 산화막에 미리 질소 이온을 주입하므로써, 스페이서 산화막 형성 이후 어닐링 공정에서 질소 이온들이 스페이서 산화막에 석출되므로써, 스페이서 산화막으로 침투하는 핫 캐리어를 질소 이온들이 포획하게 된다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.
도 1 내지 도 3은 본 발명에 따른 스페이서 산화막 형성 방법을 순차적으로 나타낸 도면
- 도면의 주요 부분에 대한 부호의 설명 -
1 ; 실리콘 기판 2 ; 게이트 전극
3 ; 산화막 4 ; 스페이서 산화막

Claims (1)

  1. 실리콘 기판상에 게이트 전극을 형성하고, 전체 구조 상부에 산화막을 증착하는 단계;
    상기 산화막에 질소이온을 20 내지 50 keV의 에너지, 1.0×1015 내지 10.0×1015/cm의 양으로 주입하되, 상기 질소이온을 소정각도로 경사지게 좌우방향에서 주입시켜 상기 질소 이온이 게이트 전극의 일측벽 및 타측벽에 있는 산화막에 집중적으로 주입되도록 하는 단계;
    플라즈마를 이용하여 상기 이온주입된 산화막을 이방성 식각하여, 상기 게이트 전극의 양측벽에 스페이서 산화막을 형성하는 단계;
    상기 스페이서 산화막을 포함한 기판 전체 표면을 탈이온수로 세정하여, 표면에 잔류된 전하를 제거하는 단계;및
    상기 결과물 전체에 700 내지 750℃의 온도하에서 2 내지 5분 동안 어닐링을 실시하여, 상기 스페이서 산화막으로 침투하는 핫 캐리어를 포획하는 질소 원자를 상기 스페이서 산화막에서 석출하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 스페이서 산화막 형성 방법.
KR1019980061833A 1998-12-30 1998-12-30 반도체소자의스페이서산화막형성방법 KR100548531B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061833A KR100548531B1 (ko) 1998-12-30 1998-12-30 반도체소자의스페이서산화막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061833A KR100548531B1 (ko) 1998-12-30 1998-12-30 반도체소자의스페이서산화막형성방법

Publications (2)

Publication Number Publication Date
KR20000045275A KR20000045275A (ko) 2000-07-15
KR100548531B1 true KR100548531B1 (ko) 2006-03-30

Family

ID=19568530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061833A KR100548531B1 (ko) 1998-12-30 1998-12-30 반도체소자의스페이서산화막형성방법

Country Status (1)

Country Link
KR (1) KR100548531B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005046403A1 (de) * 2005-09-28 2007-04-05 Infineon Technologies Ag Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960019613A (ko) * 1994-11-09 1996-06-17 기다오까 다까시 Mos 트랜지스터를 가지는 반도체장치 및 그 제조방법
JPH09321157A (ja) * 1996-03-29 1997-12-12 Sanyo Electric Co Ltd スプリットゲート型トランジスタ、スプリットゲート型トランジスタの製造方法、不揮発性半導体メモリ
JPH10209443A (ja) * 1997-01-20 1998-08-07 Nec Corp 半導体装置の製造方法及びその方法により製造された半導体装置
KR20000042866A (ko) * 1998-12-28 2000-07-15 김영환 반도체 소자의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960019613A (ko) * 1994-11-09 1996-06-17 기다오까 다까시 Mos 트랜지스터를 가지는 반도체장치 및 그 제조방법
KR0170061B1 (ko) * 1994-11-09 1999-03-30 기다오까 다까시 Mos트랜지스터를 가지는 반도체장치 및 그 제조방법
JPH09321157A (ja) * 1996-03-29 1997-12-12 Sanyo Electric Co Ltd スプリットゲート型トランジスタ、スプリットゲート型トランジスタの製造方法、不揮発性半導体メモリ
JPH10209443A (ja) * 1997-01-20 1998-08-07 Nec Corp 半導体装置の製造方法及びその方法により製造された半導体装置
KR20000042866A (ko) * 1998-12-28 2000-07-15 김영환 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR20000045275A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
KR100225409B1 (ko) 트렌치 디-모오스 및 그의 제조 방법
KR0170061B1 (ko) Mos트랜지스터를 가지는 반도체장치 및 그 제조방법
US5770508A (en) Method of forming lightly doped drains in metalic oxide semiconductor components
US5869879A (en) CMOS integrated circuit having a sacrificial metal spacer for producing graded NMOS source/drain junctions dissimilar from PMOS source/drain junctions
US5895955A (en) MOS transistor employing a removable, dual layer etch stop to protect implant regions from sidewall spacer overetch
US6472283B1 (en) MOS transistor processing utilizing UV-nitride removable spacer and HF etch
KR100239707B1 (ko) 반도체 소자의 제조방법
JPH0620132B2 (ja) 電界効果トランジスタ
KR0172262B1 (ko) 반도체 소자의 제조방법
KR100473735B1 (ko) 반도체 소자의 제조 방법
JPH0834313B2 (ja) 半導体装置及びその製造方法
KR100221627B1 (ko) 반도체장치 및 그의 제조방법
KR101026484B1 (ko) 수직형 트랜지스터 및 그의 제조방법
KR100548531B1 (ko) 반도체소자의스페이서산화막형성방법
US6069046A (en) Transistor fabrication employing implantation of dopant into junctions without subjecting sidewall surfaces of a gate conductor to ion bombardment
KR960000233B1 (ko) 모스(mos) 트랜지스터 및 그 제조방법
KR100289055B1 (ko) 피-채널 이중확산 전력소자의 제조방법
JP2757491B2 (ja) 半導体装置の製造方法
KR100224587B1 (ko) 모스 트랜지스터 및 그 제조방법
JP4118255B2 (ja) Ｍｏｓトランジスタの製造方法
KR100263710B1 (ko) 반도체 소자 및 그 제조방법
KR100899533B1 (ko) 고전압 소자 및 그 제조방법
JP3307972B2 (ja) 電界効果トランジスタの作製方法および電界効果トランジスタ
KR960008736B1 (ko) 모스펫트(mosfet) 및 그 제조방법
KR100588777B1 (ko) 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040726

Effective date: 20051227

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee