JPH07263694A - 浅い接合金属酸化物半導体電界効果トランジスタの製造方法 - Google Patents
浅い接合金属酸化物半導体電界効果トランジスタの製造方法Info
- Publication number
- JPH07263694A JPH07263694A JP7048597A JP4859795A JPH07263694A JP H07263694 A JPH07263694 A JP H07263694A JP 7048597 A JP7048597 A JP 7048597A JP 4859795 A JP4859795 A JP 4859795A JP H07263694 A JPH07263694 A JP H07263694A
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- layer
- ions
- implanted
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 230000005669 field effect Effects 0.000 title claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 title claims description 4
- 238000005468 ion implantation Methods 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 26
- 150000002500 ions Chemical class 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000002019 doping agent Substances 0.000 claims abstract description 16
- 125000006850 spacer group Chemical group 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 18
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 8
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- VRZFDJOWKAFVOO-UHFFFAOYSA-N [O-][Si]([O-])([O-])O.[B+3].P Chemical compound [O-][Si]([O-])([O-])O.[B+3].P VRZFDJOWKAFVOO-UHFFFAOYSA-N 0.000 abstract 1
- 239000005368 silicate glass Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 30
- 229910052710 silicon Inorganic materials 0.000 description 30
- 239000010703 silicon Substances 0.000 description 30
- 239000013078 crystal Substances 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 229910021332 silicide Inorganic materials 0.000 description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 11
- 239000007943 implant Substances 0.000 description 9
- 230000007547 defect Effects 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
- H01L29/41783—Raised source or drain electrodes self aligned with the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 メモリ又はロジック適用のための改良された
金属酸化物半導体電界効果トランジスタの新規製造方法
を提供する。 【構成】 ゲート電極に隣接した基板表面に緩衝層を析
出させ、該緩衝層に高濃度低エネルギレベルで第1のド
ーパントをイオン注入し、該緩衝層に低濃度高エネルギ
レベルで第2のドーパントをイオン注入し、かつ前記イ
オンを前記基板に拡散させることよりなる。 【効果】 ゲート電極の側壁スペーサをグレード化する
ことにより、ソース/ドレイン領域と、ゲート電極の下
のチャンネル領域との間の連続性を保証するために、よ
り多い又は少ないイオンをスペーサフットと介して注入
することができる。
金属酸化物半導体電界効果トランジスタの新規製造方法
を提供する。 【構成】 ゲート電極に隣接した基板表面に緩衝層を析
出させ、該緩衝層に高濃度低エネルギレベルで第1のド
ーパントをイオン注入し、該緩衝層に低濃度高エネルギ
レベルで第2のドーパントをイオン注入し、かつ前記イ
オンを前記基板に拡散させることよりなる。 【効果】 ゲート電極の側壁スペーサをグレード化する
ことにより、ソース/ドレイン領域と、ゲート電極の下
のチャンネル領域との間の連続性を保証するために、よ
り多い又は少ないイオンをスペーサフットと介して注入
することができる。
Description
【0001】
【産業上の利用分野】本発明は、メモリ又はロジック適
用のための集積回路用の改良された金属酸化物半導体電
界効果トランジスタ(以下にはMOSFETと記載す
る)及びその製造方法に関する。詳細には、本発明は、
減少した接合漏れ及び改良されたデバイス態様及び信頼
性を有するMOSFET及びその製造方法に関する。
用のための集積回路用の改良された金属酸化物半導体電
界効果トランジスタ(以下にはMOSFETと記載す
る)及びその製造方法に関する。詳細には、本発明は、
減少した接合漏れ及び改良されたデバイス態様及び信頼
性を有するMOSFET及びその製造方法に関する。
【0002】
【従来の技術】単一半導体基板(シリコンウエーハ)上
に製造された多数のデバイスが増加しかつ該デバイスの
相対寸法が減少するに伴い、態様及び製造可能性の両者
において問題が生じる。MOSFETを製造する際に
は、n形ウエル内の浅い(<0.25ミクロン)の、低
い抵抗p形ソース/ドレイン(以下にはS/Dと称す
る)領域が低い接合ブレークダウン及び高い接合キャパ
シタンスにさらされる。従って、グレーデットS/D領
域が示唆された。これらの接合は、それらの接合部位に
わたるドーピングプロフィールにおける少ない突然の変
化、及び高い高いブレークダウン電圧及び低い接合キャ
パシタンスを有する。これらのグレーテッド接合は、予
め選択した抵抗を生じるために低エネルギ及び高濃度で
の第1の注入(例えば硼素)、引き続いての接合のブレ
ークダウン特性を設定する高エネルギ及び低濃度での第
2の注入(この場合も硼素)からなるイオン注入により
製造することができる。これらのイオン注入工程は、そ
の後にドーパントを再分配しかつシリコン結晶の対する
何らかの注入ダメージを修復するためにアニーリング工
程を必要とする。
に製造された多数のデバイスが増加しかつ該デバイスの
相対寸法が減少するに伴い、態様及び製造可能性の両者
において問題が生じる。MOSFETを製造する際に
は、n形ウエル内の浅い(<0.25ミクロン)の、低
い抵抗p形ソース/ドレイン(以下にはS/Dと称す
る)領域が低い接合ブレークダウン及び高い接合キャパ
シタンスにさらされる。従って、グレーデットS/D領
域が示唆された。これらの接合は、それらの接合部位に
わたるドーピングプロフィールにおける少ない突然の変
化、及び高い高いブレークダウン電圧及び低い接合キャ
パシタンスを有する。これらのグレーテッド接合は、予
め選択した抵抗を生じるために低エネルギ及び高濃度で
の第1の注入(例えば硼素)、引き続いての接合のブレ
ークダウン特性を設定する高エネルギ及び低濃度での第
2の注入(この場合も硼素)からなるイオン注入により
製造することができる。これらのイオン注入工程は、そ
の後にドーパントを再分配しかつシリコン結晶の対する
何らかの注入ダメージを修復するためにアニーリング工
程を必要とする。
【0003】例えば、米国特許第4,757,026号
明細書においてWoo et al.はグレーデットS/D接合を
有するMOSFETの製造を開示した。記載された方法
によれば、2つのマスク層を析出させ、かつ2番目のマ
スク層を異方性エッチングして、絶縁されたゲート電極
の側壁上の第2のマスク層のスペーサを残す。高濃度イ
オン注入を第1のマスク層により実施しかつ基板に対す
るダメージを修復するために高温アニールを実施する。
該スペーサは、イオンがゲートに隣接した基板内に侵入
するのを阻止する。次いで該スペーサを除去し、第2の
低レベルイオン注入を実施し、それによりゲートに隣接
した基板に注入する。次いで、第2のアニールを実施す
る。
明細書においてWoo et al.はグレーデットS/D接合を
有するMOSFETの製造を開示した。記載された方法
によれば、2つのマスク層を析出させ、かつ2番目のマ
スク層を異方性エッチングして、絶縁されたゲート電極
の側壁上の第2のマスク層のスペーサを残す。高濃度イ
オン注入を第1のマスク層により実施しかつ基板に対す
るダメージを修復するために高温アニールを実施する。
該スペーサは、イオンがゲートに隣接した基板内に侵入
するのを阻止する。次いで該スペーサを除去し、第2の
低レベルイオン注入を実施し、それによりゲートに隣接
した基板に注入する。次いで、第2のアニールを実施す
る。
【0004】Woo et al.によるグレーデッド接合デバイ
スは第1図に示されておりかつ高抵抗のn形ウエル10
と、該n形ウエル10の一部分を覆う厚いフィールド酸
化物領域11と、ゲートを形成するウエル10の一部分
を覆う薄いゲート酸化物層12とからなり、かつ基板内
にチャンネル領域13と、該チャンネル領域13及びゲ
ート酸化物層12を覆う導電性ゲート層16と、フィー
ルド酸化物領域11とゲート16との間の低抵抗のp形
S/D領域14と、S/D領域14を包囲しかつ該領域
をn形ウエル10から分離する高抵抗のp形グレーディ
ング領域15とを有する。このような構造は、高濃度ド
ープド領域とn形ウエルが分離されていることに基づき
接合の降伏電圧を増大し、同じ理由のために接合キャパ
シタンスを減少し、かつゲート酸化物の下のグレーディ
ング領域の侵食に基づき有効ゲート長さを減少する。し
かしながら、イオン注入されたイオンを活性化しかつシ
リコン基板中に垂直方向で拡散させるために、長期間に
わたり高温に加熱することなる注入工程間にドライブ・
イン工程が必要とされる。第2のイオン注入の後でイオ
ン注入により惹起されたシリコン基板へのダメージを修
復するために別の高温アニーリングが必要である。この
結晶ダメージは、変位を形成するための核形成中心を生
じ、かつ完全に除去されねばならない。
スは第1図に示されておりかつ高抵抗のn形ウエル10
と、該n形ウエル10の一部分を覆う厚いフィールド酸
化物領域11と、ゲートを形成するウエル10の一部分
を覆う薄いゲート酸化物層12とからなり、かつ基板内
にチャンネル領域13と、該チャンネル領域13及びゲ
ート酸化物層12を覆う導電性ゲート層16と、フィー
ルド酸化物領域11とゲート16との間の低抵抗のp形
S/D領域14と、S/D領域14を包囲しかつ該領域
をn形ウエル10から分離する高抵抗のp形グレーディ
ング領域15とを有する。このような構造は、高濃度ド
ープド領域とn形ウエルが分離されていることに基づき
接合の降伏電圧を増大し、同じ理由のために接合キャパ
シタンスを減少し、かつゲート酸化物の下のグレーディ
ング領域の侵食に基づき有効ゲート長さを減少する。し
かしながら、イオン注入されたイオンを活性化しかつシ
リコン基板中に垂直方向で拡散させるために、長期間に
わたり高温に加熱することなる注入工程間にドライブ・
イン工程が必要とされる。第2のイオン注入の後でイオ
ン注入により惹起されたシリコン基板へのダメージを修
復するために別の高温アニーリングが必要である。この
結晶ダメージは、変位を形成するための核形成中心を生
じ、かつ完全に除去されねばならない。
【0005】しかしながら、S/D領域及びゲートを含
むトランジスタの種々のデバイス部品の幅は益々小さく
なっているので、S/D領域の垂直方向深さも制御され
ねばならず、かつS/D領域より浅くすることが所望さ
れる。従って、サブミクロンCMOS製造は、極めて浅
いS/D接合及びチャンネルプロフィールを達成するた
めに垂直方向のドーパント拡散を減少させる必要に基づ
き、低温度製造への制限を必要とする。
むトランジスタの種々のデバイス部品の幅は益々小さく
なっているので、S/D領域の垂直方向深さも制御され
ねばならず、かつS/D領域より浅くすることが所望さ
れる。従って、サブミクロンCMOS製造は、極めて浅
いS/D接合及びチャンネルプロフィールを達成するた
めに垂直方向のドーパント拡散を減少させる必要に基づ
き、低温度製造への制限を必要とする。
【0006】浅い接合を得るために、処理温度は、バル
クシリコン内への垂直方向のドーパント拡散の制御が達
成されるように制限されねばならず、一方ゲート/チャ
ンネル領域とS/D接合のある程度のオーバラップを保
証し、それによりこれらの両者の間の連続性を保証する
ためにドーパントのある程度の横方向拡散を考慮しなけ
らばならない。この連続性は、電流駆動能力及び“熱い
電子”安定性のために必要である。
クシリコン内への垂直方向のドーパント拡散の制御が達
成されるように制限されねばならず、一方ゲート/チャ
ンネル領域とS/D接合のある程度のオーバラップを保
証し、それによりこれらの両者の間の連続性を保証する
ためにドーパントのある程度の横方向拡散を考慮しなけ
らばならない。この連続性は、電流駆動能力及び“熱い
電子”安定性のために必要である。
【0007】一般に垂直方向と横方向の拡散係数はほぼ
同じであるので、これは困難な操作である。
同じであるので、これは困難な操作である。
【0008】従って、高温アニーリングはシリコンウエ
ーハに対する結晶ダメージを除去するために必要であ
り、かつ低温度は浅いS/D領域を得るためにに必要で
あるという、2つの競争する製造要求が存在する。
ーハに対する結晶ダメージを除去するために必要であ
り、かつ低温度は浅いS/D領域を得るためにに必要で
あるという、2つの競争する製造要求が存在する。
【0009】シリコン結晶に対するイオン注入ダメージ
はポリシリコン又はドープド珪化物緩衝層を介するイオ
ン注入によって回避することができ、かつシリコン結晶
に全くダメージを与えない。従って、転位形成及びその
結果として生ずる接合漏れは緩衝層を使用したイオン注
入により減少される。しかしながら、熱加熱工程なしで
は、接合の拡散深さは不十分であり、かつひいては良好
な接合特性を得ることはできない。更に、ポリシリコン
又は珪化物層からの不十分な外部拡散(out-diffusio
n)は、珪化物スパイキング及びトンネリングを介する
一層の接合漏れを惹起することがある。ポリシリコンの
下でのドーパントの外部拡散は高温が存在しないことに
制限され、かつポリシリコン/シリコン界面に酸化物残
渣の存在すると外部拡散を完全にブロックすることあ
り、それにより接合特性が劣化する。また、不完全な外
部拡散は横方向接合に一層影響を及ぼす。
はポリシリコン又はドープド珪化物緩衝層を介するイオ
ン注入によって回避することができ、かつシリコン結晶
に全くダメージを与えない。従って、転位形成及びその
結果として生ずる接合漏れは緩衝層を使用したイオン注
入により減少される。しかしながら、熱加熱工程なしで
は、接合の拡散深さは不十分であり、かつひいては良好
な接合特性を得ることはできない。更に、ポリシリコン
又は珪化物層からの不十分な外部拡散(out-diffusio
n)は、珪化物スパイキング及びトンネリングを介する
一層の接合漏れを惹起することがある。ポリシリコンの
下でのドーパントの外部拡散は高温が存在しないことに
制限され、かつポリシリコン/シリコン界面に酸化物残
渣の存在すると外部拡散を完全にブロックすることあ
り、それにより接合特性が劣化する。また、不完全な外
部拡散は横方向接合に一層影響を及ぼす。
【0010】
【発明が解決しようとする課題】従って、改良された浅
い接合MOSFET及び高温処理を回避するそれらの製
造方法がを見出すことが必要とされた。
い接合MOSFET及び高温処理を回避するそれらの製
造方法がを見出すことが必要とされた。
【0011】
【課題を解決するための手段】本発明による浅い接合M
OSFETは、側壁上にスペーサを有する前形成された
ゲート電極に隣接した金属珪化物又はポリシリコン層を
析出させ、該金属珪化物又はポリシリコン層に高濃度低
エネルギ注入を使用して第1のドーパントをイオン注入
し、かつ該金属珪化物又はポリシリコン層を介して高濃
度、低エネルギ注入を使用して第2のドーパントをイオ
ン注入することよりなる低温度方法により製造される。
バルクシリコンの高濃度イオン注入が回避されるので、
シリコン結晶に対する問題となるダメージは生じない。
低温度アニールである、不動態及び平坦化層のリフロー
アニール中に注入されたイオンの外部拡散が起こり、M
OSFETのための浅いグレーテッドS/D領域が得ら
れる。
OSFETは、側壁上にスペーサを有する前形成された
ゲート電極に隣接した金属珪化物又はポリシリコン層を
析出させ、該金属珪化物又はポリシリコン層に高濃度低
エネルギ注入を使用して第1のドーパントをイオン注入
し、かつ該金属珪化物又はポリシリコン層を介して高濃
度、低エネルギ注入を使用して第2のドーパントをイオ
ン注入することよりなる低温度方法により製造される。
バルクシリコンの高濃度イオン注入が回避されるので、
シリコン結晶に対する問題となるダメージは生じない。
低温度アニールである、不動態及び平坦化層のリフロー
アニール中に注入されたイオンの外部拡散が起こり、M
OSFETのための浅いグレーテッドS/D領域が得ら
れる。
【0012】グレーテッドゲート側壁スペーサを使用し
て、垂直方向及び横方向両者の外部拡散の独立した最適
化を達成することができる。グレーテッドスペーサ配置
両者はスペーサ/シリコン界面のストレスを減少し、ま
たチャンネル及びS/D領域間の領域内へのある程度の
直接的イオン注入を可能にし、ひいてはこれらの領域の
連続性を保証する。
て、垂直方向及び横方向両者の外部拡散の独立した最適
化を達成することができる。グレーテッドスペーサ配置
両者はスペーサ/シリコン界面のストレスを減少し、ま
たチャンネル及びS/D領域間の領域内へのある程度の
直接的イオン注入を可能にし、ひいてはこれらの領域の
連続性を保証する。
【0013】
【実施例】本発明は、イオン注入による基板への結晶ダ
メージを排除する、珪化物又はポリシリコン層のような
イオン注入された緩衝層からの外部拡散による接合の形
成と、接合をグレード化するために緩衝層を介する低濃
度高エネルギイオン注入を使用する第2のイオン注入と
を組み合わせたものである。本発明による方法を、図2
〜図7を参照して説明する。
メージを排除する、珪化物又はポリシリコン層のような
イオン注入された緩衝層からの外部拡散による接合の形
成と、接合をグレード化するために緩衝層を介する低濃
度高エネルギイオン注入を使用する第2のイオン注入と
を組み合わせたものである。本発明による方法を、図2
〜図7を参照して説明する。
【0014】CMOSデバイスを製造するために、交互
のn形ウエルとp形ウエルをシリコン基板のイオン注入
により形成する。さて図2を参照すれば、シリコン基板
が111で示され、該基板に公知方法でn形ウエル及び
p形ウエルを形成する。また、シリコンウエーハの表面
に通常の方法でフィールド酸化物領域112及び薄いゲ
ート酸化物領域113を形成する。ゲート電極材料とし
て、燐を約1×1020/cm2〜約1×1021cm2のレ
ベルまでドープしたブランケットポリシリコン層116
を析出させる。ゲート導電性を強化するためにゲート電
極上に場合による珪化物層117を析出させることがで
き、かつその上に酸化珪素又は窒化珪素キャップ層11
8を析出させる。このキャップ層118はゲートのイオ
ン注入を阻止するための遮断層として作用する。
のn形ウエルとp形ウエルをシリコン基板のイオン注入
により形成する。さて図2を参照すれば、シリコン基板
が111で示され、該基板に公知方法でn形ウエル及び
p形ウエルを形成する。また、シリコンウエーハの表面
に通常の方法でフィールド酸化物領域112及び薄いゲ
ート酸化物領域113を形成する。ゲート電極材料とし
て、燐を約1×1020/cm2〜約1×1021cm2のレ
ベルまでドープしたブランケットポリシリコン層116
を析出させる。ゲート導電性を強化するためにゲート電
極上に場合による珪化物層117を析出させることがで
き、かつその上に酸化珪素又は窒化珪素キャップ層11
8を析出させる。このキャップ層118はゲートのイオ
ン注入を阻止するための遮断層として作用する。
【0015】次いで、通常の方法でリソグラフィー技術
によりゲートを形成し、該ゲートスタックを薄い酸化物
層で封入するために、ポリアサイドスタック116,1
17,118を再酸化し、かつゲートスタック117,
118,119の側壁に応力のない側壁スペーサ119
を形成する。
によりゲートを形成し、該ゲートスタックを薄い酸化物
層で封入するために、ポリアサイドスタック116,1
17,118を再酸化し、かつゲートスタック117,
118,119の側壁に応力のない側壁スペーサ119
を形成する。
【0016】シリコン表面に対して、ソース/ドレイン
領域121を解放する。残りのゲート構造120及びS
/D領域は図3に示されている。
領域121を解放する。残りのゲート構造120及びS
/D領域は図3に示されている。
【0017】次いで、S/D領域121上に緩衝層12
3を析出させる。該緩衝層123はポリシリコン又は金
属珪化物層、例えばCoSi2であってよく、この場合
自己調心珪化物法を使用する。この緩衝層は信頼できる
ドーパント外部拡散層を保証する。引き続いてのイオン
注入工程中のチャンネリング及び汚染作用を最小にする
ために、該緩衝層123上に酸化珪素又は窒化珪素12
2の薄い層を析出させる。生じた構造は図4に示されて
いる。
3を析出させる。該緩衝層123はポリシリコン又は金
属珪化物層、例えばCoSi2であってよく、この場合
自己調心珪化物法を使用する。この緩衝層は信頼できる
ドーパント外部拡散層を保証する。引き続いてのイオン
注入工程中のチャンネリング及び汚染作用を最小にする
ために、該緩衝層123上に酸化珪素又は窒化珪素12
2の薄い層を析出させる。生じた構造は図4に示されて
いる。
【0018】p形ウエル中のソース/ドレイン領域の形
成中に、例えばホトレジスト層124でn形ウエルをブ
ロックする。ソース/ドレイン領域をn形ウエル中に形
成する際には、p形ウエルをホトレジストでブロックす
る。次いで、図5に示されているように、該緩衝層への
第1の高濃度低エネルギイオン注入、例えば砒素5×1
015/cm2,25keVのイオン注入を実施する。こ
のイオン注入は緩衝層123に制限され、完全にシリコ
ン基板111に対する結晶ダメージを回避する。
成中に、例えばホトレジスト層124でn形ウエルをブ
ロックする。ソース/ドレイン領域をn形ウエル中に形
成する際には、p形ウエルをホトレジストでブロックす
る。次いで、図5に示されているように、該緩衝層への
第1の高濃度低エネルギイオン注入、例えば砒素5×1
015/cm2,25keVのイオン注入を実施する。こ
のイオン注入は緩衝層123に制限され、完全にシリコ
ン基板111に対する結晶ダメージを回避する。
【0019】次いで、図6に示されているように、緩衝
層123への第2の低濃度高エネルギイオン注入、例え
ば砒素5×1014/cm2のレベルまでのイオン注入を
実施する。バルクシリコンウエーハ111よりもむしろ
緩衝層123内へのイオン注入もまたシリコンウエーハ
111の結晶構造へのいかなるダメージをも回避する。
層123への第2の低濃度高エネルギイオン注入、例え
ば砒素5×1014/cm2のレベルまでのイオン注入を
実施する。バルクシリコンウエーハ111よりもむしろ
緩衝層123内へのイオン注入もまたシリコンウエーハ
111の結晶構造へのいかなるダメージをも回避する。
【0020】通常の方法で、n形ウエーハをホトレジス
トでブロックしかつp形ウエル内にソース/ドレイン領
域を形成するためにp形イオン注入を行う。
トでブロックしかつp形ウエル内にソース/ドレイン領
域を形成するためにp形イオン注入を行う。
【0021】本発明による方法のもう1つの利点は、イ
オン注入の外部拡散をプラナリゼーションと組み合わせ
ることができることにある。例えば、公知方式でのTE
OSの化学的蒸着により、ドープされていない酸化珪素
の第1の薄い層129(厚さ約50nm)を形成し、次
いで硼燐珪酸ガラス(BPSG)層130を析出させ
る。層を平坦化するために、該BPSG層130を窒素
雰囲気内で約900℃で約50分間加熱することにより
リフローさせる。このリフロー工程は、NFET及びP
FETソース/ドレイン接合を同時に活性化しかつ浅い
グレーテッド接合127及び128を形成する。生じた
構造は、図7に示されている。
オン注入の外部拡散をプラナリゼーションと組み合わせ
ることができることにある。例えば、公知方式でのTE
OSの化学的蒸着により、ドープされていない酸化珪素
の第1の薄い層129(厚さ約50nm)を形成し、次
いで硼燐珪酸ガラス(BPSG)層130を析出させ
る。層を平坦化するために、該BPSG層130を窒素
雰囲気内で約900℃で約50分間加熱することにより
リフローさせる。このリフロー工程は、NFET及びP
FETソース/ドレイン接合を同時に活性化しかつ浅い
グレーテッド接合127及び128を形成する。生じた
構造は、図7に示されている。
【0022】CMOSデバイスを完成させるために、B
PSG層をパターンエッチングして、ゲート、ソース及
びドレイン領域上に開口を形成する。次いで、これらの
開口内に通常の方法で金属接点を設けることができる。
PSG層をパターンエッチングして、ゲート、ソース及
びドレイン領域上に開口を形成する。次いで、これらの
開口内に通常の方法で金属接点を設けることができる。
【0023】前記のように第2の低濃度高エネルギイオ
ン注入を使用して製造したデバイスは、1回の高濃度低
エネルギイオン注入を行い、引き続き900℃で5分間
アニールした先行技術のデバイスよりも30%オーバラ
ップ容量を増大する。本発明による方法に基づき製造し
たデバイスの逆漏れは約103程度改良された。
ン注入を使用して製造したデバイスは、1回の高濃度低
エネルギイオン注入を行い、引き続き900℃で5分間
アニールした先行技術のデバイスよりも30%オーバラ
ップ容量を増大する。本発明による方法に基づき製造し
たデバイスの逆漏れは約103程度改良された。
【0024】本発明の装置の接合は、グレーテッドゲー
ト側壁スペーサを使用したイオンの垂直及び横方向外部
拡散の独立した最適化により更に改良することができ
る。先行技術に基づく通常のスペーサ配置及び生じたグ
レーテッド接合は図8Aに示されている。図8Aは通常
のイオン注入した緩衝層323、側壁スペーサ319を
有するゲート電極320及び通常の外部拡散グレーテッ
ド接合327を示す。図8Bに示されているように側壁
スペーサ層をグレード化しかつフット(foot)領域31
9aを形成するために側壁スペーサ層の配置を変更する
ことにより、側壁スペーサ層319とその下にあるシリ
コン層314の間の界面の応力解放及び欠陥減少が達成
される。第2の低濃度高エネルギイオン注入は、側壁ス
ペーサ319のフット319aをその下のシリコンに侵
入させ、ひいては幾分かのイオンをシリコン表面に注入
することができる。このイオン注入は、注入された緩衝
層323のための横方向外部拡散を増大させかつ適当な
接合/ゲートオーバラップを保証する一方、低温方法を
提供する。注入された緩衝層323からのイオンの垂直
方向拡散は矢印yで示され、注入された緩衝層323か
らのイオンの横方向拡散は矢印xで示されている。この
バルクシリコンの直接的イオン注入は若干の結晶ダメー
ジを惹起することがあるので、より多い又は少ないイオ
ン注入を可能にし、ひいては所望のようにシリコンへの
より多い又は少ないダメージを可能にするために、グレ
ーテッド側壁スペーサ319のフット319aの厚さを
変更することができる。従って、シリコン基板に対する
注入ダメージ制限する一方、横方向と垂直方向の両者の
イオン拡散を互いに無関係に最適化することができる。
ト側壁スペーサを使用したイオンの垂直及び横方向外部
拡散の独立した最適化により更に改良することができ
る。先行技術に基づく通常のスペーサ配置及び生じたグ
レーテッド接合は図8Aに示されている。図8Aは通常
のイオン注入した緩衝層323、側壁スペーサ319を
有するゲート電極320及び通常の外部拡散グレーテッ
ド接合327を示す。図8Bに示されているように側壁
スペーサ層をグレード化しかつフット(foot)領域31
9aを形成するために側壁スペーサ層の配置を変更する
ことにより、側壁スペーサ層319とその下にあるシリ
コン層314の間の界面の応力解放及び欠陥減少が達成
される。第2の低濃度高エネルギイオン注入は、側壁ス
ペーサ319のフット319aをその下のシリコンに侵
入させ、ひいては幾分かのイオンをシリコン表面に注入
することができる。このイオン注入は、注入された緩衝
層323のための横方向外部拡散を増大させかつ適当な
接合/ゲートオーバラップを保証する一方、低温方法を
提供する。注入された緩衝層323からのイオンの垂直
方向拡散は矢印yで示され、注入された緩衝層323か
らのイオンの横方向拡散は矢印xで示されている。この
バルクシリコンの直接的イオン注入は若干の結晶ダメー
ジを惹起することがあるので、より多い又は少ないイオ
ン注入を可能にし、ひいては所望のようにシリコンへの
より多い又は少ないダメージを可能にするために、グレ
ーテッド側壁スペーサ319のフット319aの厚さを
変更することができる。従って、シリコン基板に対する
注入ダメージ制限する一方、横方向と垂直方向の両者の
イオン拡散を互いに無関係に最適化することができる。
【0025】本発明による方法は、通常の方法に比して
若干の利点を有する。高濃度イオン注入を緩衝層に限定
することによりシリコン基板への結晶ダメージが回避さ
れる。更に、可能な欠陥はソース/シリコン界面に配置
され、このような浅い欠陥は深い欠陥よりも著しく低い
活性化エネルギを有する。従って、この界面はドーパン
トの外部拡散中の欠陥のためのゲッターとして作用す
る。
若干の利点を有する。高濃度イオン注入を緩衝層に限定
することによりシリコン基板への結晶ダメージが回避さ
れる。更に、可能な欠陥はソース/シリコン界面に配置
され、このような浅い欠陥は深い欠陥よりも著しく低い
活性化エネルギを有する。従って、この界面はドーパン
トの外部拡散中の欠陥のためのゲッターとして作用す
る。
【0026】第2の低濃度高エネルギイオン注入は、高
エネルギでの大きな散在に基づき、接合境界面で横方向
に広がる、それにより低温度処理でも接合/ゲートオー
バラップが生じる。
エネルギでの大きな散在に基づき、接合境界面で横方向
に広がる、それにより低温度処理でも接合/ゲートオー
バラップが生じる。
【0027】グレーテッドゲート側壁スペーサを使用す
ることにより、第2の低濃度高エネルギイオン注入はス
ペーサをそのフットで侵入させ、それにより幾分かの注
入されたイオンをシリコン基板内に貫通させかつ十分な
接合/ゲートオーバラップを保証する。スペーサフット
の厚さを調節することにより、より多く又は少なく注入
されたイオンは、基板に貫通する。従って、許容される
基板への注入ダメージの調節が行われる。生じたグレー
テッド接合プロフィールは垂直及び横方向の両者におい
て、付加的なマスク工程を必要とせずかつ欠陥発生を生
じないで、向上したデバイス信頼性(ホット・キャリヤ
安定性)を提供する。
ることにより、第2の低濃度高エネルギイオン注入はス
ペーサをそのフットで侵入させ、それにより幾分かの注
入されたイオンをシリコン基板内に貫通させかつ十分な
接合/ゲートオーバラップを保証する。スペーサフット
の厚さを調節することにより、より多く又は少なく注入
されたイオンは、基板に貫通する。従って、許容される
基板への注入ダメージの調節が行われる。生じたグレー
テッド接合プロフィールは垂直及び横方向の両者におい
て、付加的なマスク工程を必要とせずかつ欠陥発生を生
じないで、向上したデバイス信頼性(ホット・キャリヤ
安定性)を提供する。
【0028】本発明を特殊な実施例で説明したが、工程
の順序及び操作条件の種々に変更を行うことができるこ
とは、当業者にとって周知であり、これらの変更も本発
明に包含される。本発明は特許請求の範囲によってのみ
制限されるものである。
の順序及び操作条件の種々に変更を行うことができるこ
とは、当業者にとって周知であり、これらの変更も本発
明に包含される。本発明は特許請求の範囲によってのみ
制限されるものである。
【図1】先行技術によるグレーテッド接合MOSFET
の断面図である。
の断面図である。
【図2】CMOSデバイスを製造する際の本発明による
方法の第1工程を示す図である。
方法の第1工程を示す図である。
【図3】CMOSデバイスを製造する際の本発明による
方法の第2工程を示す図である。
方法の第2工程を示す図である。
【図4】CMOSデバイスを製造する際の本発明による
方法の第3工程を示す図である。
方法の第3工程を示す図である。
【図5】CMOSデバイスを製造する際の本発明による
方法の第4工程を示す図である。
方法の第4工程を示す図である。
【図6】CMOSデバイスを製造する際の本発明による
方法の第5工程を示す図である。
方法の第5工程を示す図である。
【図7】CMOSデバイスを製造する際の本発明による
方法の第6工程を示す図である。
方法の第6工程を示す図である。
【図8】A及びBは従来のゲート側壁スペーサと本発明
によるグレーテッド側壁スペーサを比較して示す図であ
る。
によるグレーテッド側壁スペーサを比較して示す図であ
る。
111 シリコン基板、 112 フィールド酸化物領
域、 113 薄いゲート酸化物領域、 116 ブラ
ンケットポリシリコン層、 117 珪化物層、 11
8 酸化珪素又は窒化珪素キャップ層、 119 側壁
スペーサ、 120 残りのゲート構造、 121 ソ
ース/ドレイン領域、 122 酸化珪素又は窒化珪素
の薄い層、 123 緩衝層、 127,128 浅い
グレーテッド接合、 129 ドープされていない酸化
珪素の第1の薄い層、 130硼燐珪酸ガラス(BPS
G)層、 314 シリコン層、 319 側壁スペ
ーサ、 319a フット領域、 320 ゲート電
極、 327 通常の外部拡散グレーテッド接合、
323 注入された緩衝層
域、 113 薄いゲート酸化物領域、 116 ブラ
ンケットポリシリコン層、 117 珪化物層、 11
8 酸化珪素又は窒化珪素キャップ層、 119 側壁
スペーサ、 120 残りのゲート構造、 121 ソ
ース/ドレイン領域、 122 酸化珪素又は窒化珪素
の薄い層、 123 緩衝層、 127,128 浅い
グレーテッド接合、 129 ドープされていない酸化
珪素の第1の薄い層、 130硼燐珪酸ガラス(BPS
G)層、 314 シリコン層、 319 側壁スペ
ーサ、 319a フット領域、 320 ゲート電
極、 327 通常の外部拡散グレーテッド接合、
323 注入された緩衝層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/338 29/812 H01L 21/265 W F 9171−4M 29/80 F
Claims (8)
- 【請求項1】 浅い接合金属酸化物半導体電界効果トラ
ンジスタの製造方法において、 ゲート電極に隣接した基板表面に緩衝層を析出させ、 該緩衝層に高濃度低エネルギレベルで第1のドーパント
をイオン注入し、 該緩衝層に低濃度高エネルギレベルで第2のドーパント
をイオン注入し、かつ前記イオンを前記基板に拡散させ
ることを特徴とする、浅い接合金属酸化物半導体電界効
果トランジスタの製造方法。 - 【請求項2】 前記第1及び第2のドーパントが同じで
ある、請求項1記載の製造方法。 - 【請求項3】 前記ドーパントが燐、砒素、硼素及びB
F2からなる群からなる請求項2記載の製造方法。 - 【請求項4】 前記イオンを引き続いてのプラナリゼー
ション中に拡散させる請求項1記載の製造方法。 - 【請求項5】 前記ゲート電極がグレーデット側壁スペ
ーサを有する請求項1記載の製造方法。 - 【請求項6】 前記グレーデット側壁スペーサが、イオ
ン注入中により多くの又は少ないイオンを貫通させるた
めに可変厚さを有するフット部を有する請求項5記載の
製造方法。 - 【請求項7】 前記第1及び第2のドーパントが異なっ
ている請求項1記載の製造方法。 - 【請求項8】 前記ドーパントが燐、砒素、硼素及びB
F2からなる群からなる請求項7記載の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/208548 | 1994-03-09 | ||
US08/208,548 US5439831A (en) | 1994-03-09 | 1994-03-09 | Low junction leakage MOSFETs |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07263694A true JPH07263694A (ja) | 1995-10-13 |
Family
ID=22774995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7048597A Pending JPH07263694A (ja) | 1994-03-09 | 1995-03-08 | 浅い接合金属酸化物半導体電界効果トランジスタの製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US5439831A (ja) |
EP (1) | EP0671759A3 (ja) |
JP (1) | JPH07263694A (ja) |
KR (1) | KR950034842A (ja) |
TW (1) | TW262585B (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0151195B1 (ko) * | 1994-09-13 | 1998-10-01 | 문정환 | 박막 트랜지스터의 구조 및 제조방법 |
KR0144020B1 (ko) * | 1995-02-24 | 1998-08-17 | 김주용 | 낮은 면저항을 갖는 접합 형성방법 |
US6465295B1 (en) * | 1995-03-24 | 2002-10-15 | Seiko Instruments Inc. | Method of fabricating a semiconductor device |
JPH0964355A (ja) * | 1995-08-25 | 1997-03-07 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
US5923999A (en) * | 1996-10-29 | 1999-07-13 | International Business Machines Corporation | Method of controlling dopant diffusion and metal contamination in thin polycide gate conductor of mosfet device |
US6284633B1 (en) * | 1997-11-24 | 2001-09-04 | Motorola Inc. | Method for forming a tensile plasma enhanced nitride capping layer over a gate electrode |
TW387151B (en) * | 1998-02-07 | 2000-04-11 | United Microelectronics Corp | Field effect transistor structure of integrated circuit and the manufacturing method thereof |
US6255180B1 (en) * | 1998-05-14 | 2001-07-03 | Cypress Semiconductor Corporation | Semiconductor device with outwardly tapered sidewall spacers and method for forming same |
US6025242A (en) * | 1999-01-25 | 2000-02-15 | International Business Machines Corporation | Fabrication of semiconductor device having shallow junctions including an insulating spacer by thermal oxidation creating taper-shaped isolation |
US6022771A (en) * | 1999-01-25 | 2000-02-08 | International Business Machines Corporation | Fabrication of semiconductor device having shallow junctions and sidewall spacers creating taper-shaped isolation where the source and drain regions meet the gate regions |
US5998248A (en) * | 1999-01-25 | 1999-12-07 | International Business Machines Corporation | Fabrication of semiconductor device having shallow junctions with tapered spacer in isolation region |
US5998273A (en) * | 1999-01-25 | 1999-12-07 | International Business Machines Corporation | Fabrication of semiconductor device having shallow junctions |
JP3443355B2 (ja) * | 1999-03-12 | 2003-09-02 | 三洋電機株式会社 | 半導体装置の製造方法 |
KR100395755B1 (ko) * | 2001-06-28 | 2003-08-21 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
AU2002319801A1 (en) * | 2001-08-09 | 2003-02-24 | Amberwave Systems Corporation | Optimized buried-channel fets based on sige heterostructures |
DE10146933B4 (de) * | 2001-09-24 | 2007-07-19 | Infineon Technologies Ag | Integrierte Halbleiteranordnung mit Abstandselement und Verfahren zu ihrer Herstellung |
DE10250888B4 (de) * | 2002-10-31 | 2007-01-04 | Advanced Micro Devices, Inc., Sunnyvale | Halbleiterelement mit verbesserten Dotierprofilen und ein Verfahren zur Herstellung der Dotierprofile eines Halbleiterelements |
US20040097027A1 (en) * | 2002-11-14 | 2004-05-20 | Won-Kyu Park | Method for manufacturing semiconductor device |
US6720213B1 (en) | 2003-01-15 | 2004-04-13 | International Business Machines Corporation | Low-K gate spacers by fluorine implantation |
WO2005064665A1 (en) * | 2003-12-08 | 2005-07-14 | International Business Machines Corporation | REDUCTION OF BORON DIFFUSIVITY IN pFETs |
US8294224B2 (en) * | 2006-04-06 | 2012-10-23 | Micron Technology, Inc. | Devices and methods to improve carrier mobility |
US7759208B1 (en) * | 2009-03-27 | 2010-07-20 | International Business Machines Corporation | Low temperature ion implantation for improved silicide contacts |
JP2011249586A (ja) * | 2010-05-27 | 2011-12-08 | Elpida Memory Inc | 半導体装置の製造方法 |
US10084060B2 (en) * | 2014-08-15 | 2018-09-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method of the same |
US10573722B2 (en) | 2016-02-17 | 2020-02-25 | General Electric Company | Systems and methods for in-situ doped semiconductor gate electrodes for wide bandgap semiconductor power devices |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4417325A (en) * | 1981-07-13 | 1983-11-22 | Eliyahou Harari | Highly scaleable dynamic ram cell with self-signal amplification |
US4558507A (en) * | 1982-11-12 | 1985-12-17 | Nec Corporation | Method of manufacturing semiconductor device |
KR910006249B1 (ko) * | 1983-04-01 | 1991-08-17 | 가부시기가이샤 히다찌세이사꾸쇼 | 반도체 장치 |
US4663825A (en) * | 1984-09-27 | 1987-05-12 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
US4859620A (en) * | 1985-04-12 | 1989-08-22 | General Electric Company | Graded extended drain concept for reduced hot electron effect |
US4701423A (en) * | 1985-12-20 | 1987-10-20 | Ncr Corporation | Totally self-aligned CMOS process |
US4703551A (en) * | 1986-01-24 | 1987-11-03 | Ncr Corporation | Process for forming LDD MOS/CMOS structures |
US4755479A (en) * | 1986-02-17 | 1988-07-05 | Fujitsu Limited | Manufacturing method of insulated gate field effect transistor using reflowable sidewall spacers |
DE3728849C2 (de) * | 1986-08-29 | 1995-07-13 | Toshiba Kawasaki Kk | MIS (Metallisolatorhalbleiter)-Halbleitervorrichtung und Verfahren zur Herstellung derselben |
US4784965A (en) * | 1986-11-04 | 1988-11-15 | Intel Corporation | Source drain doping technique |
US4728617A (en) * | 1986-11-04 | 1988-03-01 | Intel Corporation | Method of fabricating a MOSFET with graded source and drain regions |
US4757026A (en) * | 1986-11-04 | 1988-07-12 | Intel Corporation | Source drain doping technique |
US4801555A (en) * | 1987-01-14 | 1989-01-31 | Motorola, Inc. | Double-implant process for forming graded source/drain regions |
US4788160A (en) * | 1987-03-31 | 1988-11-29 | Texas Instruments Incorporated | Process for formation of shallow silicided junctions |
US4928156A (en) * | 1987-07-13 | 1990-05-22 | Motorola, Inc. | N-channel MOS transistors having source/drain regions with germanium |
US4837173A (en) * | 1987-07-13 | 1989-06-06 | Motorola, Inc. | N-channel MOS transistors having source/drain regions with germanium |
US4786609A (en) * | 1987-10-05 | 1988-11-22 | North American Philips Corporation, Signetics Division | Method of fabricating field-effect transistor utilizing improved gate sidewall spacers |
US5057902A (en) * | 1987-12-02 | 1991-10-15 | Advanced Micro Devices, Inc. | Self-aligned semiconductor devices |
US5081516A (en) * | 1987-12-02 | 1992-01-14 | Advanced Micro Devices, Inc. | Self-aligned, planarized contacts for semiconductor devices |
EP0344277A4 (en) * | 1987-12-02 | 1990-05-14 | Advanced Micro Devices Inc | SELF-ALIGNED INTERMEDIATE CONNECTIONS FOR SEMICONDUCTOR ARRANGEMENTS. |
US4977108A (en) * | 1987-12-02 | 1990-12-11 | Advanced Micro Devices, Inc. | Method of making self-aligned, planarized contacts for semiconductor devices |
US5028555A (en) * | 1987-12-02 | 1991-07-02 | Advanced Micro Devices, Inc. | Self-aligned semiconductor devices |
US5055427A (en) * | 1987-12-02 | 1991-10-08 | Advanced Micro Devices, Inc. | Process of forming self-aligned interconnects for semiconductor devices |
US4914500A (en) * | 1987-12-04 | 1990-04-03 | At&T Bell Laboratories | Method for fabricating semiconductor devices which include sources and drains having metal-containing material regions, and the resulting devices |
US4835112A (en) * | 1988-03-08 | 1989-05-30 | Motorola, Inc. | CMOS salicide process using germanium implantation |
US4912061A (en) * | 1988-04-04 | 1990-03-27 | Digital Equipment Corporation | Method of forming a salicided self-aligned metal oxide semiconductor device using a disposable silicon nitride spacer |
US4933739A (en) * | 1988-04-26 | 1990-06-12 | Eliyahou Harari | Trench resistor structures for compact semiconductor memory and logic devices |
US5063422A (en) * | 1988-06-20 | 1991-11-05 | At&T Bell Laboratories | Devices having shallow junctions |
US5006477A (en) * | 1988-11-25 | 1991-04-09 | Hughes Aircraft Company | Method of making a latch up free, high voltage, CMOS bulk process for sub-half micron devices |
US5047812A (en) * | 1989-02-27 | 1991-09-10 | Motorola, Inc. | Insulated gate field effect device |
US4994404A (en) * | 1989-08-28 | 1991-02-19 | Motorola, Inc. | Method for forming a lightly-doped drain (LDD) structure in a semiconductor device |
US5012306A (en) * | 1989-09-22 | 1991-04-30 | Board Of Regents, The University Of Texas System | Hot-carrier suppressed sub-micron MISFET device |
US5235204A (en) * | 1990-08-27 | 1993-08-10 | Taiwan Semiconductor Manufacturing Company | Reverse self-aligned transistor integrated circuit |
KR930010124B1 (ko) * | 1991-02-27 | 1993-10-14 | 삼성전자 주식회사 | 반도체 트랜지스터의 제조방법 및 그 구조 |
US5086017A (en) * | 1991-03-21 | 1992-02-04 | Industrial Technology Research Institute | Self aligned silicide process for gate/runner without extra masking |
US5182619A (en) * | 1991-09-03 | 1993-01-26 | Motorola, Inc. | Semiconductor device having an MOS transistor with overlapped and elevated source and drain |
EP0537684B1 (en) * | 1991-10-15 | 1998-05-20 | Texas Instruments Incorporated | Improved performance lateral double-diffused MOS transistor and method of fabrication thereof |
US5268317A (en) * | 1991-11-12 | 1993-12-07 | Siemens Aktiengesellschaft | Method of forming shallow junctions in field effect transistors |
US5424571A (en) * | 1992-03-30 | 1995-06-13 | Sgs-Thomson Microelectronics, Inc. | Sloped spacer for mos field effect devices |
-
1994
- 1994-03-09 US US08/208,548 patent/US5439831A/en not_active Expired - Fee Related
-
1995
- 1995-01-24 TW TW084100599A patent/TW262585B/zh active
- 1995-01-25 EP EP95100991A patent/EP0671759A3/en not_active Withdrawn
- 1995-02-13 KR KR1019950002571A patent/KR950034842A/ko not_active Application Discontinuation
- 1995-03-08 JP JP7048597A patent/JPH07263694A/ja active Pending
-
1997
- 1997-08-11 US US08/908,125 patent/US5872382A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0671759A2 (en) | 1995-09-13 |
KR950034842A (ko) | 1995-12-28 |
TW262585B (ja) | 1995-11-11 |
US5439831A (en) | 1995-08-08 |
US5872382A (en) | 1999-02-16 |
EP0671759A3 (en) | 1996-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5872382A (en) | Low junction leakage mosfets with particular sidewall spacer structure | |
US5899732A (en) | Method of implanting silicon through a polysilicon gate for punchthrough control of a semiconductor device | |
US7064399B2 (en) | Advanced CMOS using super steep retrograde wells | |
US7179703B2 (en) | Method of forming shallow doped junctions having a variable profile gradation of dopants | |
US5338694A (en) | Method of fabricating BiCMOS device | |
US6492693B2 (en) | Low voltage high performance semiconductor devices and methods | |
US6933560B2 (en) | Power devices and methods for manufacturing the same | |
US5976956A (en) | Method of controlling dopant concentrations using transient-enhanced diffusion prior to gate formation in a device | |
WO1981000931A1 (en) | Cmos p-well selective implant method,and a device made therefrom | |
US5607881A (en) | Method of reducing buried contact resistance in SRAM | |
EP0994510B1 (en) | Method of fabrication of an LDD structure for electrostatic discharge (ESD) protection device | |
US5107321A (en) | Interconnect method for semiconductor devices | |
KR100282710B1 (ko) | 바이폴라 트랜지스터의 제조 방법 및 그 구조 | |
US5231042A (en) | Formation of silicide contacts using a sidewall oxide process | |
US6767778B2 (en) | Low dose super deep source/drain implant | |
US5814541A (en) | Method for manufacturing semiconductor device | |
US5045966A (en) | Method for forming capacitor using FET process and structure formed by same | |
KR20010025030A (ko) | 반도체 디바이스 제조 방법 | |
US5849622A (en) | Method of forming a source implant at a contact masking step of a process flow | |
KR0159141B1 (ko) | 다수의 불순물층을 포함하고 있는 반도체장치 및 그 제조방법 | |
US6576521B1 (en) | Method of forming semiconductor device with LDD structure | |
US6800528B2 (en) | Method of fabricating LDMOS semiconductor devices | |
KR100281397B1 (ko) | 초박형 soi 정전기방전 보호 소자의 형성 방법 | |
US6110786A (en) | Semiconductor device having elevated gate electrode and elevated active regions and method of manufacture thereof | |
JP2794594B2 (ja) | 半導体装置の製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060120 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060622 |