JP2606143B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2606143B2
JP2606143B2 JP6170604A JP17060494A JP2606143B2 JP 2606143 B2 JP2606143 B2 JP 2606143B2 JP 6170604 A JP6170604 A JP 6170604A JP 17060494 A JP17060494 A JP 17060494A JP 2606143 B2 JP2606143 B2 JP 2606143B2
Authority
JP
Japan
Prior art keywords
film
thickness
silicon
oxide film
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6170604A
Other languages
English (en)
Other versions
JPH0837301A (ja
Inventor
宏 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6170604A priority Critical patent/JP2606143B2/ja
Priority to KR1019950022021A priority patent/KR100195369B1/ko
Publication of JPH0837301A publication Critical patent/JPH0837301A/ja
Application granted granted Critical
Publication of JP2606143B2 publication Critical patent/JP2606143B2/ja
Priority to US08/935,993 priority patent/US5739573A/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、特にサリサイド構造を有するＭＯＳトラン
ジスタを含んでなる半導体装置とその製造方法とに関す
る。
【０００２】
【従来の技術】ＭＯＳトランジスタを含んでなる半導体
装置では、半導体装置の高集積化，高速化は、主とし
て、ＭＯＳトランジスタのゲート絶縁膜の膜厚，チャネ
ル長，チャネル幅，拡散層の幅および配線ピッチ（配線
幅および配線間隔）等の縮小によりなされてきた。これ
らの縮小に伴って、何らかの工夫を施さなければ、寄生
抵抗等が増加して、半導体装置の高速化に支障を来たす
ことになる。設計ルールがサブミクロン設計ルールにな
るまでは、ゲート電極の層抵抗を低くすることで高速化
に対処してきた。この段階でのゲート電極の構造には、
（例えばＮ型の）多結晶シリコン膜と高融点金属シリサ
イド膜との積層膜からなるポリサイド構造が採用されて
いた。高融点金属シリサイド膜としては、主としてタン
グステンシリサイド膜あるいはモリブデンシリサイド膜
が用いられてきた。なお、層抵抗の低さという点に着目
するならば、チタンシリサイド膜を用いたポリサイド構
造のゲート電極が極めて好ましい。それにもかかわら
ず、チタンシリサイド膜を用いたポリサイド構造のゲー
ト電極は、実用に供されなかった。これは、チタンシリ
サイド膜と多結晶シリコン膜との積層膜に対してのエッ
チング加工性（ドライエッチング）が、非常に困難なた
めである。
【０００３】設計ルールがサブミクロン設計ルールにな
ると、ゲート電極の層抵抗を低くすることのみでは、上
記半導体装置の高速化の達成は困難になってきた。これ
は（配線が接続されるソース・ドレイン領域の）コンタ
クト孔とチャネル領域との間の層抵抗の高さが高速化の
主要阻止要因となるためであり、その結果、ソース・ド
レイン領域の寄生抵抗の低減が重要になってきた。これ
の対策として、ゲート電極をなす多結晶シリコン膜パタ
ーンの表面とソース・ドレイン領域をなす拡散層の表面
とに自己整合的に高融点金属シリサイド膜が形成された
サリサイド構造のＭＯＳトランジスタが実用化されてい
る。これに用いる高融点金属シリサイド膜としては、チ
タンシリサイド膜が主であり、他にコバルトシリサイド
膜やニッケルシリサイド膜等の検討が報告されている。
【０００４】チタンシリサイド膜を用いたサリサイド構
造の例えばＮチャネル型のＭＯＳトランジスタの形成方
法の要旨は、次のようになっている。
【０００５】熱酸化法により、Ｐ型のシリコン基板の表
面に、フィールド酸化膜とゲート酸化膜とが形成され
る。全面にＮ型の多結晶シリコン膜が形成され、これが
パターニングされて多結晶シリコン膜パターンが形成さ
れる。気相成長法により全面に酸化シリコン膜が形成さ
れ、この膜が異方性エッチングによりエッチバックされ
て多結晶シリコン膜パターンの側面に酸化シリコン膜ス
ペーサが形成される。一般的に、この酸化シリコン膜ス
ペーサの高さは、多結晶シリコン膜パターンの膜厚に等
しい。これら多結晶シリコン膜パターンおよび酸化シリ
コン膜スペーサをマスクにしたイオン注入等により、Ｎ
型の拡散層が形成される。酸化シリコン膜スペーサの幅
（概ね上記酸化シリコン膜の膜厚に等しい）が広い場合
には、この酸化シリコン膜スペーサ（上記酸化シリコン
膜）の形成に先だって、多結晶シリコン膜パターンをマ
スクにしたイオン注入等により、低濃度のＮ型の拡散層
が形成されることもある。スパッタリングにより全面に
チタン膜が形成され、窒素（Ｎ2 ）雰囲気でのランプア
ニールにより多結晶シリコン膜パターンの表面および拡
散層の表面にはそれぞれ自己整合的に第１および第２の
チタンシリサイド膜が形成される。このとき、チタン膜
の表面には窒化チタン膜が形成され、（理想的には）酸
化シリコン膜スペーサに直接に接触した部分のチタン膜
は未反応のまま残置される。未反応のチタン膜と窒化チ
タン膜とが、過酸化水素（Ｈ2 Ｏ2 ）水（アンモニア
（ＮＨ4 ＯＨ）を加えることもある）により選択的にエ
ッチング除去される。これにより、上記ＭＯＳトランジ
スタが完成する。さらに、層間絶縁膜の形成，コンタク
ト孔の形成および金属配線の形成が行なわれる。
【０００６】チタンシリサイド膜が多用されている理由
は、まさに上述のエッチング加工性にある。他の高融点
金属シリサイド膜では、この高融点金属シリサイド膜を
残置して未反応の高融点金属膜を選択的に除去するの
が、必ずしも容易ではない。上記ランプアニールの温度
は、６００℃〜９００℃の範囲である。ランプアニール
の温度が低い場合、得られるチタンシリサイド膜の構造
は高抵抗相であるＣ４９構造である。それに対して、ラ
ンプアニールの温度が高い場合、得られるチタンシリサ
イド膜の構造は低抵抗相であるＣ５４構造である。Ｃ５
４構造のチタンシリサイド膜の抵抗率は、１５μΩ・ｃ
ｍ程度である。
【０００７】設計ルールがハーフミクロン設計ルール
（ゲート長が０．５μｍ）までは、上記構造（チタンシ
リサイド膜を用いたサリサイド構造）のＭＯＳトランジ
スタにより高速化が達せられていた。例えば、アイ・イ
ー・イー・イー−トランザクションズ−オン−エレクト
ロン−デバイシズ（ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮ
Ｓ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ）１９９
１年，第３８巻，第２号，２６２頁〜２６９頁に報告さ
れているように、ゲート長が短かくなると、チタンシリ
サイド膜のＣ４９からＣ５４への見かけ上の相転移温度
が上昇する。さらにＣ５４構造のチタンシリサイド膜
は、熱処理により凝集を起し，見かけ上の抵抗率が上昇
する。この凝集は、熱処理温度と熱処理時間との関数に
なっている。これらのことから、例えば０．３５μｍ設
計ルールでは、低抵抗のゲート電極を得るのが困難にな
る。
【０００８】ゲート長が短かい場合でもＣ５４構造のチ
タンシリサイド膜の抵抗率を上昇させずにすむ方策が、
シン−ソリッド−フィルムス（Ｔｈｉｎ Ｓｏｌｉｄ
Ｆｉｌｍｓ）１９９１年，第１９８巻，５３頁〜６６頁
に報告されている。この報告の内容の説明を、本発明者
の追試に基ずいて説明する。
【０００９】半導体装置の模式的断面図である図１７を
参照すると、上記報告にもとずいて本発明者が形成した
サリサイド構造のＮチャネル型のＭＯＳトランジスタ
は、次のようになっている。Ｐ型シリコン基板３０１の
表面には、膜厚８ｎｍ程度のゲート酸化膜３０２および
フィールド酸化膜（図示せず）と、接合の深さ０．１５
μｍ程度のＮ型拡散層３０６とが設けられている。Ｐ型
シリコン基板３０１の表面上には、ゲート酸化膜３０２
を介して、ゲート電極３１３が設けられている。このゲ
ート電極３１３は、３６０ｎｍ程度の膜厚で３５０ｎｍ
程度の幅（＝ゲート長）のＮ型の多結晶シリコン膜パタ
ーン３０３ａと、膜厚８０ｎｍ程度のチタンシリサイド
膜３０８ａとの積層膜から構成されている。このゲート
電極３１３の側面には、１５０ｎｍ程度の幅で２５０ｎ
ｍ程度の高さの酸化シリコン膜スペーサ３１４が設けら
れている。Ｎ型拡散層３０６の表面には、酸化シリコン
膜スペーサ３１４に自己整合的に、膜厚８０ｎｍ程度の
チタンシリサイド膜３０８ｂが設けられている。これら
Ｎ型拡散層３０６およびチタンシリサイド膜３０８ｂか
ら、ソース・ドレイン領域３１６が構成されている。
【００１０】チタンシリサイド膜３０８ａ，３０８ｂが
形成される前の段階では、多結晶シリコン膜パターンの
膜厚は４００ｎｍ程度であり、チタン膜の膜厚は１００
ｎｍ程度である。この段階では、酸化シリコン膜スペー
サ３１４の上端（高さ）はこの多結晶シリコン膜パター
ンの上面（膜厚）より１５０ｎｍ程度低くなっている。
チャネル長方向でこのチタン膜とこの多結晶シリコン膜
とが接触する長さは６５０ｎｍ程度であり、ゲート長
（３５０ｎｍ）に比べて充分に長くなっている。窒素雰
囲気でのランプアニールは、６５０℃で３０秒間行な
い、さらに８５０℃で１０秒間行なっている。このよう
にチャネル長方向でのチタン膜と多結晶シリコン膜との
接触長が０．５μｍ以上あることから、このランプアニ
ールにより形成されるチタンシリサイド膜３０８ａ，３
０８ｂはＣ５４構造となり、これらの抵抗率はほぼ１５
μΩ・ｃｍ程度となる。
【００１１】
【発明が解決しようとする課題】上述したように、上記
報告の方策により、チタンシリサイド膜の抵抗率の上昇
は抑制できる。しかしながら、この方策ではブリッジン
グ現象と呼ばれる不具合を解消することは出来ない。
【００１２】半導体装置の模式的断面図である図１８を
参照すると、チタン膜を窒素雰囲気でランプアニールす
る際に、その原因は定かではないが、酸化シリコン膜ス
ペーサ３１４の表面に局所的にチタンシリサイド膜３０
８ｃが形成される。このチタンシリサイド膜３０８ｃは
チタンシリサイド膜３０８ａ（ゲート電極３１３）とチ
タンシリサイド膜３０８ｂ（ソース・ドレイン領域３１
６）との間のリーク・パスとなり、これらの間のリーク
電流の増大，さらには短絡を生じることになる。ブリッ
ジング現象は、このように酸化シリコン膜スペーサ３１
４の表面に局所的にチタンシリサイド膜３０８ｃが存在
することと、ゲート電極３１３とソース・ドレイン領域
３１６との間にリーク電流が増大し，短絡が生じやする
なることとを総称した現象である。このリーク電流の大
きさや短絡の発生の度合は、酸化シリコン膜スペーサ３
１４の表面に沿ったチタンシリサイド膜３０８ａとチタ
ンシリサイド膜３０８ｂとの間隔に反比例する。このた
め、この方策を用いると、通常の場合よりブリッジング
現象が顕著になる。
【００１３】したがって本発明の目的は、チタンシリサ
イド膜によるサリサイド構造のＭＯＳトランジスタにお
いて、このチタンシリサイド膜の抵抗率を上昇させずに
ブリッジング現象を抑制もしくは抑止する半導体装置
と、その製造方法とを提供することにある。
【００１４】
【課題を解決するための手段】本発明の半導体装置の特
徴は、一導電型のシリコン基板の表面に設けらてたゲー
ト酸化膜と、このゲート酸化膜を介してシリコン基板の
表面上に設けられた所定導電型の多結晶シリコン膜パタ
ーンおよびこの多結晶シリコン膜パターンの表面に設け
られた第１のチタンシリサイド膜からなるゲート電極
と、ゲート電極の側面に設けられた絶縁膜スペーサと、
シリコン基板の表面に設けらてた逆導電型の拡散層およ
び絶縁膜スペーサ直下を除いた拡散層の表面に設けられ
た第２のチタンシリサイド膜からなるソース・ドレイン
領域とを有することと、上記多結晶シリコン膜パターン
と上記第１のチタンシリサイド膜との上記ゲート電極の
ゲート長方向に沿って接触する長さが、ゲート長より長
いことと、上記絶縁膜スペーサの上端が、上記ゲート電
極の上面より高いこととにある。
【００１５】好ましくは、上記絶縁膜スペーサが、上記
ゲート酸化膜の表面を直接に覆い，上記多結晶シリコン
膜の側面を直接に覆い，上記ゲート電極の上面より低い
上端を有する第１の絶縁膜スペーサと、上記ゲート電極
の上面より高い上端を有し，上記第１の絶縁膜スペーサ
を介してゲート電極を側面に設けられた第２の絶縁膜ス
ペーサとを少なくとも有する。さらに、上記第１の絶縁
膜スペーサが酸化シリコン膜からなり、上記第２の絶縁
膜スペーサが窒化シリコン膜からなる。
【００１６】さらに好ましくは、上記多結晶シリコン膜
パターンの上面が、上記ゲート電極のゲート幅方向に平
行な凹部を有する。さらに、上記絶縁膜スペーサが酸化
シリコン膜からなる。
【００１７】本発明の半導体装置の製造方法の第１の態
様は、一導電型のシリコン基板の表面の所要の領域にゲ
ート酸化膜を形成し、全面に所定導電型で第１の膜厚を
有する多結晶シリコン膜を形成し、この多結晶シリコン
膜をパターニングして所望の幅を有する多結晶シリコン
膜パターンを形成する工程と、全面にそれぞれ第２およ
び第３の膜厚を有する酸化シリコン膜および窒化シリコ
ン絶縁膜を順次形成する工程と、異方性エッチングによ
る第１のエッチバックを上記窒化シリコン膜に対して選
択的に行ない、上記酸化シリコン膜を介して上記多結晶
シリコン膜パターンの側面に窒化シリコン膜スペーサを
形成する工程と、異方性エッチングによる第２のエッチ
バックを上記酸化シリコン膜並びに上記ゲート酸化膜に
対して選択的に行ない、上記多結晶シリコン膜パターン
の側面に、上記第１の膜厚より低い所定の高さを有する
酸化シリコン膜スペーサを形成する工程と、上記多結晶
シリコン膜パターン，上記酸化シリコン膜スペーサおよ
び上記窒化シリコン膜スペーサをマスクにしたイオン注
入により、上記シリコン基板の表面に逆導電型の拡散層
を形成する工程と、スパッタリングにより、全面に第４
の膜厚を有するチタン膜を形成する工程と、熱処理によ
り上記多結晶シリコン膜パターンの表面および上記拡散
層の表面にそれぞれ第１のチタンシリサイド膜および第
２のチタンシリサイド膜を形成し、少なくとも未反応の
チタン膜を選択的に除去してこの第１のチタンシリサイ
ド膜およびこの第２のチタンシリサイド膜を残置する工
程とを有する。
【００１８】好ましくは、上記第４の膜厚が上記第２の
膜厚より薄い。
【００１９】さらに好ましくは、コリメトリスパッタリ
ングにより上記チタン膜を形成し、プラズマ窒化により
このチタン膜の表面に第５の膜厚を有する窒化チタン膜
を形成した後、アルゴンもしくはヘリウム雰囲気で上記
熱処理を行なう。さらに、上記第１の膜厚と上記第２の
膜厚との和が上記所定の高さと上記第４の膜厚との和よ
り大きく、この第４の膜厚と上記第５の膜厚との差がこ
の第１の膜厚と所定の高さとの差より大きい。
【００２０】本発明の半導体装置の製造方法の第２の態
様は、一導電型のシリコン基板の表面の所要の領域にゲ
ート酸化膜を形成し、全面に所定導電型で第１の膜厚を
有する多結晶シリコン膜と所望の膜厚を有する第１の酸
化シリコン膜とを形成し、この第１の酸化シリコン膜お
よびこの多結晶シリコン膜をパターニングし、この第１
の酸化シリコン膜が載置され，所望の幅を有する多結晶
シリコン膜パターンを形成する工程と、全面に第２の膜
厚を有する第２の酸化シリコン膜を形成し、異方性エッ
チングによる第１のエッチバックをこの第２の酸化シリ
コン膜，上記第１の酸化シリコン膜並びに上記ゲート酸
化膜に対して選択的に行ない、上記多結晶シリコン膜パ
ターンの表面に第３の膜厚を有するこの第１の酸化シリ
コン膜を残置し，この多結晶シリコン膜パターンの側面
に酸化シリコン膜スペーサを形成する工程と、全面に第
４の膜厚を有する窒化シリコン膜を形成し、異方性エッ
チングによる第２のエッチバックを上記窒化シリコン膜
に対して選択的に行ない、上記酸化シリコン膜スペーサ
を介して上記多結晶シリコン膜パターンの側面に窒化シ
リコン膜スペーサを形成する工程と、少なくとも上記多
結晶シリコン膜パターン，上記第１の酸化シリコン膜お
よび上記酸化シリコン膜スペーサをマスクにしたイオン
注入により、上記シリコン基板の表面に逆導電型の拡散
層を形成する工程と、異方性エッチングによる第３のエ
ッチバックを上記第１の酸化シリコン膜並びに上記酸化
シリコン膜スペーサに対して選択的に行ない、この第１
の酸化シリコン膜を除去し，この酸化シリコン膜スペー
サを上記第１の膜厚より低い所定の高さにする工程と、
スパッタリングにより、全面に第５の膜厚を有するチタ
ン膜を形成する工程と、熱処理により上記多結晶シリコ
ン膜パターンの表面および上記拡散層の表面にそれぞれ
第１のチタンシリサイド膜および第２のチタンシリサイ
ド膜を形成し、少なくとも未反応のこのチタン膜を選択
的に除去してこの第１のチタンシリサイド膜およびこの
第２のチタンシリサイド膜を残置する工程とを有する。
【００２１】好ましくは、上記第５の膜厚が上記第３の
膜厚より薄い。
【００２２】さらに好ましくは、コリメトリスパッタリ
ングにより上記チタン膜を形成し、プラズマ窒化により
このチタン膜の表面に第６の膜厚を有する窒化チタン膜
を形成した後、アルゴンもしくはヘリウム雰囲気で上記
熱処理を行なう。さらに、上記第１の膜厚と上記第３の
膜厚との和が上記所定の高さと上記第５の膜厚との和よ
り大きく、この第５の膜厚と上記第６の膜厚との差がこ
の第１の膜厚とこの所定の高さとの差より大きい。
【００２３】本発明の半導体装置の製造方法の第３の態
様は、一導電型のシリコン基板の表面の所要の領域にゲ
ート酸化膜を形成し、全面に所定導電型で第１の膜厚を
有する多結晶シリコン膜を形成し、この多結晶シリコン
膜をパターニングして所望の幅を有する多結晶シリコン
膜パターンを形成する工程と、全面にそれぞれ第２，第
３および第４の膜厚を有する第１の酸化シリコン膜，窒
化シリコン絶縁膜および第２の酸化シリコン膜を順次形
成する工程と、異方性エッチングによる第１のエッチバ
ックを上記窒化シリコン膜の表面が露出するまで上記第
３の酸化シリコン膜に対して行ない、上記第１の酸化シ
リコン膜およびこの窒化シリコン膜を介して上記多結晶
シリコン膜パターンの側面にこの第２の酸化シリコン膜
からなる第１の酸化シリコン膜スペーサを形成する工程
と、異方性エッチングによる第２のエッチバックを上記
窒化シリコン膜に対して選択的に行ない、上記第１の酸
化シリコン膜を介して上記多結晶シリコン膜パターンの
側面に窒化シリコン膜スペーサを形成する工程と、異方
性エッチングによる第３のエッチバックを上記第１の酸
化シリコン膜並びに上記第２の酸化シリコン膜スペーサ
に対して選択的に行ない、上記多結晶シリコン膜パター
ンの側面に上記第１の膜厚より低い第１の高さを有する
この第１の酸化シリコン膜からなる第２の酸化シリコン
膜スペーサを形成し，この第２の酸化シリコン膜スペー
サの高さを第２の高さに低くする工程と、上記多結晶シ
リコン膜パターン，上記第２の酸化シリコン膜スペー
サ，上記窒化シリコン膜スペーサおよび上記第１の酸化
シリコン膜スペーサをマスクにしたイオン注入により、
上記シリコン基板の表面に逆導電型の拡散層を形成する
工程と、スパッタリングにより、全面に第５の膜厚を有
するチタン膜を形成する工程と、熱処理により上記多結
晶シリコン膜パターンの表面および上記拡散層の表面に
それぞれ第１のチタンシリサイド膜および第２のチタン
シリサイド膜を形成し、少なくとも未反応のこのチタン
膜を選択的に除去してこの第１のチタンシリサイド膜お
よびこの第２のチタンシリサイド膜を残置する工程とを
有する。
【００２４】好ましくは、上記第５の膜厚が上記第２の
膜厚より薄い。
【００２５】さらに好ましくは、コリメトリスパッタリ
ングにより上記チタン膜を形成し、プラズマ窒化により
このチタン膜の表面に第６の膜厚を有する窒化チタン膜
を形成した後、アルゴンもしくはヘリウム雰囲気で上記
熱処理を行なう。さらに、上記第１の膜厚と上記第２の
膜厚との和が上記第１の高さと上記第５の膜厚との和よ
り大きく、この第５の膜厚と上記第６の膜厚との差がこ
の第１の膜厚とこの第１の高さとの差より大きい。
【００２６】本発明の半導体装置の製造方法の第４の態
様は、一導電型のシリコン基板の表面の所要の領域にゲ
ート酸化膜を形成し、全面に所定導電型で所要の膜厚を
有する多結晶シリコン膜を形成し、この多結晶シリコン
膜をパターニングして所望の幅を有する多結晶シリコン
膜パターンを形成する工程と、全面に第１の膜厚を有す
る第１の酸化シリコン膜を形成し、異方性エッチングに
よる第１のエッチバックをこの第１の酸化シリコン膜並
びに上記ゲート酸化膜に対して選択的に行ない、上記多
結晶シリコン膜パターンの側面に酸化シリコン膜スペー
サを形成する工程と、熱酸化により上記多結晶シリコン
膜パターンの表面および上記シリコン基板の表面にそれ
ぞれ第２の酸化シリコン膜および第３の酸化シリコン膜
を形成し，この多結晶シリコン膜パターンの膜厚を第２
の膜厚にする工程と、全面にフォトレジスト膜を形成
し、少なくとも上記第２の酸化シリコン膜が露出するま
でこのフォトレジスト膜に対して第２のエッチバックを
行なう工程と、上記フォトレジスト膜をマスクにして、
酸化シリコン膜に対する選択性の高い異方性エッチング
により上記第２の酸化シリコン膜に対して第３のエッチ
バックを行ない、上記多結晶シリコン膜パターンの表面
を露出させる工程と、少なくとも上記酸化シリコン膜ス
ペーサをマスクにして、異方性エッチングによる第４の
エッチバックを上記多結晶シリコン膜パターンに対して
選択的に行ない、この多結晶シリコン膜パターンを第３
の膜厚に薄くする工程と、全面に第４の膜厚を有する窒
化シリコン膜を形成し、異方性エッチングによる第５の
エッチバックをこの窒化シリコン膜に対して選択的に行
ない、上記酸化シリコン膜スペーサの側面に窒化シリコ
ン膜スペーサを形成する工程と、少なくとも上記多結晶
シリコン膜パターンおよび上記酸化シリコン膜スペーサ
をマスクにしたイオン注入により、上記シリコン基板の
表面に逆導電型の拡散層を形成する工程と、上記窒化シ
リコン膜スペーサをマスクにして、異方性エッチングに
よる第６のエッチバックを上記多結晶シリコン膜パター
ンに対して選択的に行ない、この多結晶シリコン膜パタ
ーンの表面に所望の深さを有する凹部を形成する工程
と、異方性エッチングによる第７のエッチバックにより
上記窒化シリコン膜スペーサを除去し、異方性エッチン
グによる第８のエッチバックを上記第３の酸化シリコン
膜並びに上記酸化シリコン膜スペーサに対して選択的に
行ない、この第３の酸化シリコン膜を除去し，上記拡散
層の表面を露出させ，この酸化シリコン膜スペーサを所
定の高さにする工程と、スパッタリングにより、全面に
上記所定の高さと上記第３の膜厚との差より薄い第５の
膜厚を有するチタン膜を形成する工程と、熱処理により
上記多結晶シリコン膜パターンの表面および上記拡散層
の表面にそれぞれ第１のチタンシリサイド膜および第２
のチタンシリサイド膜を形成し、少なくとも未反応のこ
のチタン膜を選択的に除去してこの第１のチタンシリサ
イド膜およびこの第２のチタンシリサイド膜を残置する
工程とを有する。
【００２７】好ましくは、コリメトリスパッタリングに
より上記チタン膜を形成し、プラズマ窒化によりこのチ
タン膜の表面に第６の膜厚を有する窒化チタン膜を形成
した後、アルゴンもしくはヘリウム雰囲気で上記熱処理
を行なう。
【００２８】
【実施例】次に、本発明について図面を参照して説明す
る。
【００２９】まず、本発明の第１の実施例による半導体
装置の構造について説明する。
【００３０】半導体装置の模式的断面図である図１を参
照すると、本発明の第１の実施例は、チタンシリサイド
膜を含んでなるサリサイド構造のＮチャネル型のＭＯＳ
トランジスタであり、次のようになっている。
【００３１】Ｐ型シリコン基板１０１の表面には、膜厚
８ｎｍ程度のゲート酸化膜１０２およびフィールド酸化
膜（図示せず）と、接合の深さ０．１５μｍ程度のＮ型
拡散層１０６ａとが設けられている。Ｐ型シリコン基板
１０１の表面上には、ゲート酸化膜１０２を介して、ゲ
ート電極１１３ａが設けられている。このゲート電極１
１３ａは、２６０ｎｍ程度の膜厚（高さ）で３５０ｎｍ
程度の幅（＝ゲート長）のＮ型の多結晶シリコン膜パタ
ーン１０３ａと、この多結晶シリコン膜パターン１０３
ａの上面を覆う膜厚８０ｎｍ程度のチタンシリサイド膜
１０８ａａとの積層膜から構成されている。このゲート
電極１１３ａの側面には、底面の幅が１８０ｎｍ程度の
積層構造の絶縁膜スペーサが設けられている。
【００３２】この絶縁膜スペーサは、第１の絶縁膜スペ
ーサである酸化シリコン膜スペーサ１１４ａと、第２の
絶縁膜スペーサである窒化シリコン膜スペーサ１１５ａ
とから構成されている。酸化シリコン膜スペーサ１１４
ａの断面形状はＬ字型をなし、これの膜厚は１００ｎｍ
程度であり、これの高さは２００ｎｍ程度である。この
酸化シリコン膜スペーサ１１４ａの底面はゲート酸化膜
１０２を直接に覆い、この酸化シリコン膜スペーサ１１
４ａの（ゲート電極１１３ａの側の）側面の一部（１６
０ｎｍ程度の高さまで）は多結晶シリコン膜パターン１
０３ａの側面を直接に覆い、この酸化シリコン膜スペー
サ１１４ａの側面の残の部分（上端から４０ｎｍ程度ま
で）と上端の一部（４０ｎｍ程度の幅）とはチタンシリ
サイド膜１０８ａａに覆われている。窒化シリコン膜ス
ペーサ１１５ａの幅および高さは、それぞれ８０ｎｍ程
度および３００ｎｍ程度である。窒化シリコン膜スペー
サ１１５ａの底面は直接に上記酸化シリコン膜スペーサ
１１４ａに接触し、この窒化シリコン膜スペーサ１１５
ａの（ゲート電極１１３ａの側の）側面の一部（１００
ｎｍ程度の高さまで）は直接に上記酸化シリコン膜スペ
ーサ１１４ａに接触し、この側面はゲート電極１１３ａ
に直接に接触していない。窒化シリコン膜スペーサ１１
５ａの上端は、ゲート電極１１３ａの上面の位置より、
６０ｎｍ程度高い位置にある。
【００３３】Ｎ型拡散層１０６ａの表面には、酸化シリ
コン膜スペーサ１１４ａに自己整合的に、膜厚８０ｎｍ
程度のチタンシリサイド膜１０８ａｂが設けられてい
る。これらＮ型拡散層１０６ａおよびチタンシリサイド
膜１０８ａｂから、ソース・ドレイン領域１１６ａが構
成されている。これらゲート酸化膜１０２，ゲート電極
１１３ａ，酸化シリコン膜スペーサ１１４ａ，窒化シリ
コン膜スペーサ１１５ａおよびソース・ドレイン領域１
１６ａからなる本実施例のＭＯＳトランジスタは、層間
絶縁膜１１０により覆われている。この層間絶縁膜１１
０にはソース・ドレイン領域１１６ａ等に達するコンタ
クト孔が設けられ、これらコンタクト孔を介して金属配
線１１１がソース・ドレイン領域１１６ａ等に接続され
ている。
【００３４】上記第１の実施例の半導体装置では（製造
方法についての詳細は後述するが）、チタンシリサイド
膜１０８ａａ，１０８ａｂが形成される前の段階では、
多結晶シリコン膜パターンの膜厚は３００ｎｍ程度であ
り、チタン膜の膜厚は１００ｎｍ程度である。この段階
では、酸化シリコン膜スペーサ１１４ａの上端（高さ）
はこの多結晶シリコン膜パターンの上面（膜厚）より１
００ｎｍ程度低くなっている。その結果、チャネル長方
向でこのチタン膜とこの多結晶シリコン膜とが接触する
長さは５５０ｎｍ程度となり、シン−ソリッド−フィル
ムス（ＴｈｉｎＳｏｌｉｄ Ｆｉｌｍｓ）１９９１年，
第１９８巻，５３頁〜６６頁の報告に基ずく構造のＭＯ
Ｓトランジスタと同様に、ゲート長（３５０ｎｍ）に比
べて充分に長くなっている。窒素雰囲気でのランプアニ
ールは、６５０℃で３０秒間行ない、さらに８５０℃で
１０秒間行なっている。このようにチャネル長方向での
チタン膜と多結晶シリコン膜との接触する長さが０．５
μｍ以上あることから、このランプアニールにより形成
されるチタンシリサイド膜１０８ａａ，１０８ａｂは凝
集せずにＣ５４構造となり、ほぼ１５μΩ・ｃｍ程度の
低い抵抗率のチタンシリサイド膜となる。
【００３５】さらに、上記第１の実施例の半導体装置で
は、酸化シリコン膜スペーサ１１４ａおよび窒化シリコ
ン膜スペーサ１１５ａからなる上述の構造の絶縁膜スペ
ーサを有するため、この積層構造の絶縁膜スペーサの表
面に沿った（ゲート電極１１３ａの一部をなす）チタン
シリサイド膜１０８ａａと（ソース・ドレイン領域１１
６ａの一部をなす）チタンシリサイド膜１０８ａｂとの
間隔が、上記報告に基ずくサリサイド構造のＭＯＳトラ
ンジスタにおける絶縁膜スペーサの表面に沿ったゲート
電極とソース・ドレイン領域との間隔より広くすること
が原理的に可能になり、さらに、（ゲート電極の膜厚と
絶縁膜スペーサの高さとが概ね等しい）通常のサリサイ
ド構造のＭＯＳトランジスタにおける絶縁膜スペーサの
表面に沿ったゲート電極とソース・ドレイン領域との間
隔よりも広くすることが容易になる。それ故、本実施例
の半導体装置は、（上記報告に基ずくサリサイド構造の
ＭＯＳトランジスタに対比しては勿論のことであり）通
常のサリサイド構造のＭＯＳトランジスタに比べても、
ブリッジング現象の抑制（すなわち、ゲート電極とソー
ス・ドレイン領域との間におけるリーク電流の低減，短
絡の発生の抑制）が容易になる。
【００３６】なお、上記第１の実施例は、Ｎチャネル型
のＭＯＳトランジスタに関するものであるが、本実施例
はＰチャネル型のＭＯＳトランジスタ，ＣＭＯＳトラン
ジスタさらにはＢｉＣＭＯＳトランジスタにも適用でき
る。Ｐチャネル型のＭＯＳトランジスタの場合、ゲート
電極の一部を構成する多結晶シリコン膜パターンの導電
型は、目的に応じてＰあるいばＮ型が採用される。ま
た、上記第１の実施例では、第１の絶縁膜スペーサが酸
化シリコ膜からなり，第２の絶縁膜スペーサが窒化シリ
コン膜からなっているが、これに限定されるものではな
く、第１の絶縁膜スペーサが窒化シリコ膜からなり，第
２の絶縁膜スペーサが酸化シリコン膜からなっていても
よい。
【００３７】次に、上記第１の実施例による半導体装置
の製造方法について説明する。
【００３８】半導体装置の製造工程と模式的断面図であ
る図２および図３と図１とを併せて参照すると、上記第
１の実施例の半導体装置は、以下のように形成される。
【００３９】まず、Ｐ型シリコン基板１０１表面の素子
分離領域に、フィールド酸化膜（図示せず）が形成され
る。このＰ型シリコン基板１０１表面の素子形成領域に
は、熱酸化法により、８ｎｍ程度の膜厚を有するゲート
酸化膜１０２が形成される。全面に第１の膜厚である３
００ｎｍ程度の膜厚を有するＮ型の多結晶シリコン膜が
形成された後、この多結晶シリコン膜がパターニングさ
れて、３５０ｎｍ程度の線幅（ゲート長）を有する多結
晶シリコンパターン１０３が形成される。次に、それぞ
れＣＶＤ法により、第２の膜厚である１００ｎｍ程度の
膜厚を有する酸化シリコン膜１０４ａと第３の膜厚であ
る８０ｎｍ程度の膜厚を有する窒化シリコン膜１０５ａ
とが順次全面に形成される〔図２（ａ）〕。
【００４０】次に、トリフルオロメタン（ＣＨＦ3 ）ガ
スおよび６弗化硫黄（ＳＦ6 ）ガスをエッチングガスと
した異方性エッチングにより、上記窒化シリコン膜１０
５ａがエッチバック（第１のエッチバック）され、窒化
シリコン膜スペーサ１１５ａが形成される。６弗化硫黄
（ＳＦ6 ）ガスを添加するのは、（酸化シリコン膜１０
４ａに対する）窒化シリコン膜１０５ａのエッチングの
選択性を高めるためである。この窒化シリコン膜スペー
サ１１５ａの高さは、（多結晶シリコン膜パターン１０
３の膜厚と概ね等しく）３００ｎｍ程度である〔図２
（ｂ）〕。
【００４１】次に、Ｌ字型の酸化シリコン膜スペーサ１
１４ａの形成のために、例えばＣＨＦ3 ガスと一酸化炭
素（ＣＯ）ガスとの混合ガスをエッチングガスとした異
方性エッチングが行なわれ、酸化シリコン膜１０４ａお
よびゲート酸化膜１０２が選択的にエッチバック（第２
のエッチバック）される。この場合のエッチングガスと
しては、（上記ＣＨＦ3 の他に）Ｃ2 Ｆ4 ，Ｃ3 Ｆ6 ，
Ｃ4 Ｆ8 等のフルオロカーボン系のガスとＣＯガスとの
混合ガスを使用することもできる。このエッチバックは
オーバーぎみに行なわれ、例えば、酸化シリコン膜スペ
ーサ１１４ａの上端が多結晶シリコン膜パターン１０３
の上面より１００ｎｍ程度低くなるまで行なわれ、この
酸化シリコン膜スペーサ１１４ａは所定の高さである２
００ｎｍ程度の高さを有することになる。このエッチバ
ックにより、Ｐ型シリコン基板１０１の所要の部分の表
面が露出される。続いて、これら多結晶シリコン膜パタ
ーン１０３，酸化シリコン膜スペーサ１１４ａおよび窒
化シリコン膜スペーサ１１５ａをマスクにした砒素（Ａ
ｓ）のイオン注入等により、例えば接合の深さが０．１
５μｍ程度のＮ型拡散層１０６ａが形成される〔図２
（ｃ）〕。なお、多結晶シリコン膜パターン１０３が形
成された後、低濃度の砒素もいくは燐（Ｐ）のイオン注
入を行なう場合もある。さらになお、本実施例をＣＭＯ
Ｓトランジスタの形成に適用する場合には、砒素のイオ
ン注入および熱押し込みを行なってＮチャネル型のＭＯ
Ｓトランジスタのソース・ドレイン領域を形成した後、
Ｐチャネル型のＭＯＳトランジスタのソース・ドレイン
領域の形成のための２弗化ボロン（ＢＦ2 ）のイオン注
入を行なうことが好ましい。
【００４２】次に、スパッタリングにより、平坦な部分
で第４の膜厚である５０ｎｍ程度の膜厚を有するチタン
膜１０７ａが全面に形成される。窒化シリコン膜スペー
サ１１５ａの（多結晶シリコン膜パターン１０３側とは
逆の側の）側面におけるこのチタン膜１０７ａの膜厚は
２５ｎｍ程度である。また、（酸化シリコン膜スペーサ
１１４ａ直上における）窒化シリコン膜スペーサ１１５
ａと多結晶シリコン膜パターン１０３との空隙は、この
チタン膜１０７ａにより充填されている。多結晶シリコ
ン膜パターン１０３上面直上でのチタン膜１０７ａの上
面は、窒化チタン膜スペーサ１１５ａの上端の位置より
５０ｎｍ程度（＝（酸化シリコン膜１０４ａの膜厚１０
０ｎｍ）−（チタン膜１０７ａの膜厚５０ｎｍ））低い
位置にある。多結晶シリコン膜パターン１０３の幅方向
（ゲート長方向であり，チャネル長方向）においてこの
多結晶シリコン膜パターン１０３とこのチタン膜１０７
ａとの接触する長さ（接触幅）は、５５０ｎｍ程度にな
る〔図３（ａ）〕。
【００４３】次に、６５０℃で３０秒間のランプアニー
ルと８５０℃で１０秒間のランプアニールとが窒素雰囲
気で順次行なわれる。この熱処理により、８０ｎｍ程度
の膜厚を有するチタンシリサイド膜１０８ａａ，１０８
ａｂと２０ｎｍ程度の膜厚を有する窒化チタン膜１０９
ａとが形成され、多結晶シリコン膜パターン１０３が２
６０ｎｍ程度の膜厚を有する多結晶シリコン膜パターン
１０３ａに変換され、チタン膜１０７ａａが残置され
る。これにより、多結晶シリコン膜パターン１０３ａお
よびチタンシリサイド膜１０８ａａからなるゲート電極
１１３ａと、Ｎ型拡散層１０６ａおよびチタンシリサイ
ド膜１０８ａｂからなるソース・ドレイン領域１１６ａ
とが形成される〔図３（ｂ）〕。
【００４４】多結晶シリコン膜パターン１０３とチタン
膜１０７ａとの接触幅が５５０ｎｍ程度あるため、上記
熱処理により、Ｃ５４構造のチタンシリサイド膜１０８
ａａが得られる。これには、酸化シリコン膜スペーサ１
１４ａの上端が多結晶シリコン膜パターン１０３の上面
より低くなっていることが、大きく寄与している。この
熱処理により、窒化シリコン膜スペーサ１１５ａの表面
にも、ある確率分布を有して局所的にチタンシリサイド
膜が形成される。しかしながら、窒化シリコン膜スペー
サ１１５ａの上端が多結晶シリコン膜パターン１０３の
上面より高いため、窒化シリコン膜スペーサ１１５ａ
（および酸化シリコン膜スペーサ１１４ａ）の表面に沿
ったチタンシリサイド膜１０８ａａとチタンシリサイド
膜１０８ａｂとの実効的な間隔が広くなり、従来構造の
ＭＯＳトランジスタよりブリッジング現象が抑制され
る。また、チタン膜１０７ａの膜厚が酸化シリコン膜１
０４ａの膜厚より薄いことから窒化シリコン膜スペーサ
１１５ａの上端は多結晶シリコン膜パターン１０３直上
のチタン膜１０７ａの上面より高くなり、チタンシリサ
イド膜１０８ａａとチタンシリサイド膜１０８ａｂとを
隔てる窒化シリコン膜スペーサ１１５ａ（および酸化シ
リコン膜スペーサ１１４ａ）の表面は、ゲート電極１１
３ａ側の側面とソース・ドレイン領域１１６ａ側の側面
との２つの側面からなることになる。これらの側面にそ
れぞれ別々に局所的に形成されるチタンシリサイド膜が
接続される確率は、同一面内で局所的に形成されたチタ
ンシリサイド膜が接続される確率より低くなる。この結
果、本実施例では、単にチタンシリサイド膜１０８ａａ
とチタンシリサイド膜１０８ａｂとを隔てる間隔を広げ
る以上に、ブリッジング現象の抑制が可能になる。
【００４５】なお、６５０℃のランプアニールを行なう
理由は、次の点にある。８５０℃でのランプアニールを
いきなり施すと、シリサイド化反応の反応速度が高いた
めブリッジング現象も活発になり、目的の達成が困難に
なる。それ故、まず（比較的）低温の熱処理によりシリ
サイド化反応を行ないＣ４９構造のチタンシリサイド膜
を形成し、高温の熱処理によりこのＣ４９構造のチタン
シリサイド膜を（相対的に）低い反応速度のもとでＣ５
４構造のチタンシリサイド膜に変換する。
【００４６】次に、チタン膜１０７ａａと窒化チタン膜
１０９ａとが、過酸化水素（Ｈ2 Ｏ2 ）水（アンモニア
（ＮＨ4 ＯＨ）を加えることもある）により選択的にエ
ッチング除去される。これにより、本実施例のＭＯＳト
ランジスタが完成する〔図３（ｃ）〕。続いて、例えば
テオスＢＰＳＧ膜の形成，機械的化学研磨（ＭＣＰ）に
よる表面の平坦化等により、層間絶縁膜１１０が形成さ
れる。ソース・ドレイン領域１１６ａ等に達するコンタ
クト孔が層間絶縁膜１１０に形成された後、例えばチタ
ン膜と窒化チタン膜とをバリア膜としたアルミ−シリコ
ン−銅合金膜からなる金属配線１１１が形成される〔図
１〕。
【００４７】なお、ゲート酸化膜１０２の膜厚，多結晶
シリコン膜１０３パターンの膜厚および線幅，多結晶シ
リコン膜１０３ａパターンの膜厚，酸化シリコン膜１０
４ａの膜厚，酸化シリコン膜スペーサ１１４ａの高さお
よび底面の幅，窒化シリコン膜１０５ａの膜厚，Ｎ型拡
散層１０６ａの接合の深さ，チタン膜１０７ａの膜厚，
ランプアニールの温度および時間，チタンシリサイド膜
１０８ａａの膜厚，チタンシリサイド膜１０８ａｂの膜
厚および窒化チタン膜１０９ａの膜厚等の数値に関して
は、上記第１の実施例に記載された数値に限定されるも
のではない。
【００４８】半導体装置の製造工程の模式的断面図であ
る図４および図５を参照すると、本発明の第２の実施例
は、上記第１の実施例とチタン膜の形成方法等が相違
し、以下のようになっている。
【００４９】まず、上記第１の実施例と同様の方法によ
り、Ｐ型シリコン基板１０１の表面にゲート酸化膜１０
２等が形成され、このゲート酸化膜１０２の表面上に多
結晶シリコン膜パターン１０３が形成され、この多結晶
シリコン膜パターンの側面に（第３の膜厚である８０ｎ
ｍ程度の膜厚を有する窒化シリコン膜からなる）窒化シ
リコン膜スペーサ１１５ｂ，（第２の膜厚である１００
ｎｍ程度の膜厚を有する酸化シリコン膜からなり，所定
の高さである２５０ｎｍ程度の高さを有する）酸化シリ
コン膜スペーサ１１４ｂが形成され、Ｎ型拡散層１０６
ｂが形成される。
【００５０】Ｎ型拡散層１０６ｂ，酸化シリコン膜スペ
ーサ１１４ｂおよび窒化シリコン膜スペーサ１１５ｂの
寸法形状は、酸化シリコン膜スペーサ１１４ｂの高さを
除いて、それぞれ上記第１の実施例のＮ型拡散層１０６
ａ，酸化シリコン膜スペーサ１１４ａおよび窒化シリコ
ン膜スペーサ１１５ａの寸法形状と同じである。窒化シ
リコン膜スペーサ１１５ｂの上端は（第１の膜厚である
３００ｎｍ程度の膜厚を有する）多結晶シリコン膜パタ
ーン１０３の上面の位置より１００ｎｍ程度高い位置に
あり、酸化シリコン膜スペーサ１１４ｂの上端は多結晶
シリコン膜パターン１０３の上面の位置より１００ｎｍ
程度低い位置にある。
【００５１】次に、コリメトリスパッタリングにより、
平坦な部分において第４の膜厚である１００ｎｍ程度の
膜厚を有するチタン膜１０７ｂが形成される。チタン膜
１０７ｂと多結晶シリコン膜パターン１０３との接触幅
は、５００ｎｍ程度になる。窒化シリコン膜スペーサ１
１５ｂの（多結晶シリコン膜パターン１０３側とは逆の
側の）側面におけるこのチタン膜１０７ｂの膜厚は高々
１０ｎｍ程度（平坦部での膜厚の１／１０程度）であ
る。このチタン膜１０７ｂの膜厚の設定に関する説明
は、次工程で説明のなかで行なう〔図４（ａ）〕。
【００５２】次に、３５０℃程度の温度，１３Ｐａ程度
の圧力のもとで、窒素（Ｎ2 ）ガスとアンモニア（ＮＨ
3 ）ガスとの混合ガスにより、チタン膜１０７ｂの表面
がプラズマ窒化され、平坦な部分において第５の膜厚で
ある２０ｎｍ程度の膜厚を有する窒化チタン膜１１９ｂ
が形成される。またこのプラズマ窒化により、チタン膜
１１７ｂが残置する〔図４（ｂ）〕。第５の膜厚として
は、窒化シリコン膜スペーサ１１５ｂの側面におけるチ
タン膜１０７ｂが完全に窒化されるだけの膜厚であるこ
とが好ましい。この条件のもとで、窒化チタン膜１１９
ｂの膜厚が窒化シリコン膜スペーサ１１５ｂの上端と酸
化シリコン膜スペーサ１１４ｂの上端との高さの差
（（第１の膜厚）＋（第２の膜厚）−（所定の高さ））
より薄いならば、多結晶シリコン膜パターン１０３を覆
って残置されたチタン膜１１７ｂとＮ型拡散層１０６ｂ
の表面に残置されたチタン膜１１７ｂとは、この窒化チ
タン膜１１９ｂにより完全に分断される。第４の膜厚と
第５の膜厚（概ね、平坦な部分に残置したチタン膜１１
７ｂの膜厚に等しい）との差は、第１の膜厚と上記所定
の高さとの差より大きいことが好ましい。この場合に
は、多結晶シリコン膜パターン１０３の上面を覆って残
置するチタン膜１１７ｂと、多結晶シリコン膜パターン
１０３の（酸化シリコン膜スペーサ１１４ａに直接に覆
われていない）側面を覆って残置するチタン膜１１７ｂ
とが分断されない。
【００５３】次に、６５０℃で３０秒間のランプアニー
ルと８５０℃で１０秒間のランプアニールとがアルゴン
もしくはヘリウム雰囲気で順次行なわれる。この熱処理
により、８０ｎｍ程度の膜厚を有するチタンシリサイド
膜１０８ｂａ，１０８ｂｂが形成され、多結晶シリコン
膜パターン１０３が２６０ｎｍ程度の膜厚を有する多結
晶シリコン膜パターン１０３ｂに変換され、チタンシリ
サイド膜１０８ｂａと窒化チタン膜１１９ｂとの間には
チタン膜１１７ｂａが残置され、チタンシリサイド膜１
０８ｂｂと窒化チタン膜１１９ｂとの間にはチタン膜１
１７ｂｂが残置される。これにより、多結晶シリコン膜
パターン１０３ｂおよびチタンシリサイド膜１０８ｂａ
からなるゲート電極１１３ｂと、Ｎ型拡散層１０６ｂお
よびチタンシリサイド膜１０８ｂｂからなるソース・ド
レイン領域１１６ｂとが形成される〔図４（ｃ）〕。ラ
ンプアニールをアルゴンもしくはヘリウム雰囲気で行な
うのは、この熱処理による窒化チタン膜の形成を避ける
ためである。
【００５４】ここで、上記ランプアニールも２段階に分
けて行なわれる理由を述べておく。１つのＭＯＳトラン
ジスタでのゲート電極とソース・ドレイン領域との間の
ブリッジング現象のみに着目するならば、高温のランプ
アニールのみでよいのであるが、フィールド酸化膜を介
して隣接する２つのソース・ドレイン領域の間のブリッ
ジング現象を考慮するならば、上述のように２段階のラ
ンプアニールが好ましいことになる。
【００５５】次に、上記第１の実施例と同様の方法によ
り、窒化シリコン膜１１９ｂおよびチタン膜１１７ｂ，
１１７ｂａ，１１７ｂｂが除去され、本実施例によるＭ
ＯＳトランジスタが完成する〔図５（ａ）〕。さらに、
層間絶縁膜１１０，コンタクト孔および金属配線１１１
が形成される〔図５（ｂ）〕。
【００５６】上記第２の実施例は、上記第１の実施例の
有する効果を有する。さらに本実施例は、コリメトリス
パッタリングによるチタン膜の形成とプラズマ窒化によ
る低温でのチタン膜表面への窒化チタン膜の形成とが行
なわれるため、上記第１の実施例と異なり、同一のＭＯ
Ｓトランジスタに所属するゲート電極とソース・ドレイ
ン領域との間のブリッジング現象はほぼ完全に抑止され
る。
【００５７】なお、多結晶シリコン膜スペーサ１０３の
膜厚および線幅，多結晶シリコン膜スペーサ１０３ｂの
膜厚，酸化シリコン膜スペーサ１１４ｂの膜厚および高
さ，Ｎ型拡散層の接合の深さ，チタン膜１０７ｂの膜
厚，プラズマ窒化の温度および圧力，ランプアニールの
温度および時間，チタン膜１１７ｄの膜厚，窒化チタン
膜１１９ｂの膜厚，チタンシリサイド膜１０８ｂａの膜
厚およびチタンシリサイド膜１０８ｂｂの膜厚等に関し
ては、上記第２の実施例に記載された数値に限定される
もとではない。
【００５８】なお、上記第１の実施例においてチタン膜
が通常のスパッタリングの代りにコリメトルスパッタリ
ングにより形成されるならば、上記第２の実施例ほどで
はないが、上記第１の実施例以上にブリッジング現象が
抑制できる。
【００５９】半導体装置の製造工程の模式的断面図であ
る図６および図７を参照すると、本発明の第３の実施例
は、次のように形成される。
【００６０】まず、Ｐ型シリコン基板１０１の表面に、
フィールド酸化膜（図示せず），ゲート酸化膜１０２が
順次形成される。全面に第１の膜厚である３００ｎｍ程
度の膜厚を有するＮ型の多結晶シリコン膜と２００ｎｍ
程度の膜厚を有する（第１の）酸化シリコン膜とが形成
される。これらの酸化シリコン膜および多結晶シリコン
膜がパターニングされ、酸化シリコン膜１５４が載置さ
れた姿態を有し，３５０ｎｍ程度の線幅（ゲート長）を
有する多結晶シリコン膜パターン１０３が形成される。
全面に、第２の膜厚である１００ｎｍ程度の膜厚を有す
る（第２の）酸化シリコン膜１０４ｃが形成される〔図
６（ａ）〕。
【００６１】次に、ＣＨＦ3 ガスとＣＯガスとの混合ガ
スをエッチングガスとした異方性エッチングが行なわ
れ、酸化シリコン膜１０４ｃ，酸化シリコン膜１５４お
よびゲート酸化膜１０２が選択的にエッチバック（第１
のエッチバック）され、第３の膜厚である１００ｎｍ程
度の膜厚を有する酸化シリコン膜１５４ｃが残置され、
４００ｎｍ程度の高さを有する酸化シリコン膜スペーサ
１１４ｃが形成される。第４の膜厚である８０ｎｍ程度
の膜厚を有する窒化シリコン膜１０５ｃが全面に形成さ
れる〔図６（ｂ）〕。
【００６２】次に、テトラフルオロメタン（ＣＦ4 ）ガ
スと水素（Ｈ2 ）ガスと窒素（Ｎ2）ガスとモノシラン
（ＳｉＨ4 ）ガスとの混合ガスをエッチングガスとした
異方性エッチングにより、上記窒化シリコン膜１０５ｃ
が選択的にエッチバック（第２のエッチバック）され、
４００ｎｍ程度の高さを有する窒化シリコン膜スペーサ
１１５ｃが形成される。本実施例では、上記第１（第
２）の実施例と異なり、窒化シリコン膜スペーサ１１５
ｃの高さの設定は、多結晶シリコン膜パターン１０３の
膜厚と酸化シリコン膜スペーサ１１４ｃを構成する酸化
シリコン膜１０４ｃの膜厚との和に規定されずに行なえ
る。このエッチバックにおいてエッチングガスにＳｉＨ
4 ガスを添加するのは、酸化シリコン膜に対してのみな
らず、シリコン基板に対しての窒化シリコン膜１０５ｃ
のエッチングの選択性を確保するためである。なお、酸
化シリコン膜スペーサ１１４ｃの形成（図６（ｂ）参
照）後に、少なくとも露出されたＰ型シリコン基板１０
１の表面に、例えば熱酸化等により酸化シリコン膜を再
び形成しておくならば、上記第１の実施例と同様に、Ｃ
ＨＦ3 ガスおよびＳＦ6 ガスをエッチングガスとした異
方性エッチングにより窒化シリコン膜スペーサを形成す
ることが可能になる。
【００６３】次に、上記第１のエッチバックと同じ条件
で第３のエッチバックが行なわれる。これにより、酸化
シリコン膜１５４ｃが除去され、多結晶シリコン膜スペ
ーサ１０３の上面が露出される。同時に、酸化シリコン
膜スペーサ１１４ｃは、（所定の高さである）２００ｎ
ｍ程度の高さを有する酸化シリコン膜スペーサ１１４ｃ
ａになる。続いて、上記多結晶シリコン膜スペーサ１０
３，酸化シリコン膜スペーサ１１４ｃａおよび窒化シリ
コン膜スペーサ１１５ｃをマスクにしたＡｓのイオン注
入等により、例えば接合の深さが０．１５μｍ程度のＮ
型拡散層１０６ｃが形成される〔図６（ｃ）〕。このＮ
型拡散層１０６ｃの形成は、窒化シリコン膜スペーサ１
１５ｃが形成された直後もしくは酸化シリコン膜スペー
サ１１４ｃが形成された直後に行なってもよい。本実施
例では、窒化シリコン膜スペーサ１１５ｃの底面が直接
にＰ型シリコン基板１０１の表面に接触しているため、
ホットキャリアの注入等による素子特性の劣化を抑制す
るためには、このＮ型拡散層１０６ｃと窒化シリコン膜
スペーサ１１５ｃの底面とが完全にオーバーラップする
ように設定しておくことが好ましい。
【００６４】なお、多結晶シリコン膜パターン１０３が
形成された後、低濃度の砒素のイオン注入を行なう場合
もある。さらになお、本実施例をＣＭＯＳトランジスタ
の形成に適用する場合には、酸化シリコン膜スペーサ１
１４ｃが形成された直後にＮチャネル型のＭＯＳトラン
ジスタのソース・ドレイン領域を形成し、窒化シリコン
膜スペーサ１１５ｃもしくは酸化シリコン膜スペーサ１
１４ｃａが形成された直後にＰチャネル型のＭＯＳトラ
ンジスタのソース・ドレイン領域を形成することが好ま
しい。
【００６５】次に、上記第１の実施例と同様に、平坦な
部分で第５の膜厚である５０ｎｍ程度の膜厚を有するチ
タン膜１０７ｃが、スパッタリングにより全面に形成さ
れる〔図７（ａ）〕。
【００６６】続いて、上記第１の実施例と同様に、６５
０℃で３０秒間のランプアニールと８５０℃で１０秒間
のランプアニールとが窒素雰囲気で順次行なわれ、８０
ｎｍ程度の膜厚を有するチタンシリサイド膜１０８ｃ
ａ，１０８ｃｂと２０ｎｍ程度の膜厚を有する窒化チタ
ン膜１０９ｃとが形成され、多結晶シリコン膜パターン
１０３が２６０ｎｍ程度の膜厚を有する多結晶シリコン
膜パターン１０３ｃに変換され、チタン膜１０７ｃａが
残置される。これにより、多結晶シリコン膜パターン１
０３ｃおよびチタンシリサイド膜１０８ｃａからなるゲ
ート電極１１３ｃと、Ｎ型拡散層１０６ｃおよびチタン
シリサイド膜１０８ｃｂからなるソース・ドレイン領域
１１６ｃとが形成される〔図７（ｂ）〕。
【００６７】引き続いて、上記第１，第２の実施例と同
様に、窒化チタン膜１０９ｃおよびチタン膜１０７ａｃ
が選択的にエッチング除去され、層間絶縁膜１１０，コ
ンタクト孔および金属配線１１１が形成される〔図７
（ｃ）〕。
【００６８】上記第３の実施例は、上記第１の実施例の
有する効果を有する。また本実施例は、上述のように、
ＣＭＯＳトランジスタへの適用に対しては上記第１の実
施例より優れている。なお、上記第２の実施例で採用さ
れたチタン膜の形成，プラズマ窒化によるチタン膜表面
への窒化チタン膜の形成およびアルゴンもしくはヘルイ
ム雰囲気での熱処理を、本実施例に適用することも可能
である。
【００６９】なお、多結晶シリコン膜スペーサ１０３の
線幅および膜厚，多結晶シリコン膜スペーサ１０３ｃの
膜厚，酸化シリコン膜１０４ｃの膜厚，酸化シリコン膜
１５４の膜厚，酸化シリコン膜１５４ｃの膜厚，窒化シ
リコン膜１０５ｃの膜厚，酸化シリコン膜スペーサ１１
４ｃの高さ，Ｎ型拡散層１０６ｃの接合の深さ，チタン
膜１０７ｃの膜厚，チタンシリサイド膜１０８ｃａの膜
厚，チタンシリサイド膜１０８ｃｂの膜厚および窒化チ
タン膜の膜厚等に関しては、上記第３の実施例に記載し
た数値に限定されるものではない。
【００７０】半導体装置の製造工程の模式的断面図であ
る図８および図９を参照すると、本発明の第４の実施例
は、上記第２の実施例の応用例であり、３層構造の絶縁
膜スペーサを有したサリサイド構造のＮチャネル型のＭ
ＯＳトランシスタであり、以下のように形成される。
【００７１】まず、上記第１の実施例と同様の方法によ
り、Ｐ型シリコン基板１０１の表面にゲート酸化膜１０
２等が形成され、このゲート酸化膜１０２の表面上に第
１の膜厚である３００ｎｍ程度の膜厚と３５０ｎｍ程度
の線幅（ゲート長）とを有する多結晶シリコン膜パター
ン１０３が形成される。次に、第２の膜厚である７０ｎ
ｍ程度の膜厚を有する（第１の）酸化シリコン膜１０４
ｄ，第３の膜厚である５０ｎｍ程度の膜厚を有する窒化
シリコン膜１０５ｄおよび第４の膜厚である６０ｎｍ程
度の膜厚を有する（第２の）酸化シリコン膜１２４ｄ
が、ＣＶＤ法により全面に順次形成される〔図８
（ａ）〕。
【００７２】次に、ＣＨＦ3 ガスとＣＯガスとの混合ガ
スをエッチングガスとした異方性エッチングにより、窒
化シリコン膜１０５ｄの上面が露出するまで酸化シリコ
ン膜１２４ｄが選択的にエッチバック（第１のエッチバ
ック）され、酸化シリコン膜スペーサ１３４ｄが形成さ
れる。この酸化シリコン膜スペーサ１３４ｄの高さは、
ほぼ多結晶シリコン膜パターン１０３の膜厚に等しい
〔図８（ｂ）〕。
【００７３】次に、ＣＨＦ3 ガスおよびＳＦ6 ガスをエ
ッチングガスとした異方性エッチングにより、酸化シリ
コン膜１０４ｄの上面が露出するまで窒化シリコン膜１
０５ｄが選択的にエッチバック（第２のエッチバック）
され、窒化シリコン膜スペーサ１１５ｄが形成される。
この窒化シリコン膜スペーサ１１５ｄの高さも、ほぼ多
結晶シリコン膜パターン１０３の膜厚に等しい。酸化シ
リコン膜スペーサ１３４ｄの上端は、窒化シリコン膜ス
ペーサ１１５ｄの上端より、５０ｎｍ程度高い位置にあ
る〔図８（ｃ）〕。
【００７４】次に、再びＣＨＦ3 ガスとＣＯガスとの混
合ガスをエッチングガスとした異方性エッチングによ
り、酸化シリコン膜１０４ｄ，酸化シリコン膜スペーサ
１３４ｄおよびゲート酸化膜１０２が選択的にエッチバ
ック（第３のエッチバック）される。このエッチバック
により、酸化シリコン膜１０４ｄと酸化シリコン膜スペ
ーサ１３４ｄとはそれぞれ１００ｎｍ程度の高さだけエ
ッチングされ、所定の高さである２７０ｎｍ程度の高さ
を有する酸化シリコン膜スペーサ１１４ｄと２００ｎｍ
程度の高さを有する酸化シリコン膜スペーサ１３４ｄａ
とにそれぞれ変換される。この段階で、酸化シリコン膜
スペーサ１３４ｄａの上端は、窒化シリコン膜スペーサ
１１５ｄの上端より５０ｎｍ程度低い位置にある。ま
た、酸化シリコン膜スペーサ１１４ｄの上端は、窒化シ
リコン膜スペーサ１１５ｄの上端および多結晶シリコン
膜パターン１０３の上面より、それぞれ１００ｎｍ程度
および３０ｎｍ程度低い位置にある。続いて、例えば接
合の深さが０．１５μｍ程度のＮ型拡散層１０６ｄが形
成される〔図９（ａ）〕。
【００７５】次に、上記第２の実施例と同様の方法によ
り、平坦な部分において第５の膜厚である８０ｎｍ程度
の膜厚を有するチタン膜（図示せず）が形成される。こ
のチタン膜と多結晶シリコン膜パターン１０３との接触
幅は、５１０ｎｍ程度である。続いて、上記第２の実施
例と同様のプラズマ窒化により、上記チタン膜の表面に
第６の膜厚である２０ｎｍ程度の膜厚を有する窒化チタ
ン膜１１９ｄが形成され、チタン膜１１７ｄが残置され
る。引き続いて、上記第２の実施例と同様のランプアニ
ールが施され、８０ｎｍ程度の膜厚を有するチタンシリ
サイド膜１０８ｄａ，１０８ｄｂが形成され、多結晶シ
リコン膜パターン１０３が２６０ｎｍ程度の膜厚を有す
る多結晶シリコン膜パターン１０３ｄに変換され、チタ
ンシリサイド膜１０８ｄａと窒化チタン膜１１９ｄとの
間にはチタン膜１１７ｄａが残置され、チタンシリサイ
ド膜１０８ｄｂと窒化チタン膜１１９ｄとの間にはチタ
ン膜１１７ｄｂが残置される。これにより、多結晶シリ
コン膜パターン１０３ｄおよびチタンシリサイド膜１０
８ｄａからなるゲート電極１１３ｄと、Ｎ型拡散層１０
６ｄおよびチタンシリサイド膜１０８ｄｂからなるソー
ス・ドレイン領域１１６ｄとが形成される〔図９
（ｂ）〕。
【００７６】続いて、上記第１の実施例等の同様の方法
により、窒化チタン膜１１９ｄ，チタン膜１１７ｄ，１
１７ｄａ，１１７ｄｂが選択的にエッチング除去され、
層間絶縁膜１１０，コンタクト孔および金属配線１１１
が形成される〔図９（ｃ）〕。
【００７７】上記第４の実施例は、上記第２の実施例の
有する効果を有している。さらに本実施例は上記第２の
実施例より製造工程が複雑にはなるが、上記ランプアニ
ールを施す前段階で上記多結晶シリコン膜パターン１０
３を覆うチタン膜１１７ｄと上記Ｎ型拡散層１０６ｄの
表面を覆うチタン膜１１７ｄとを分断するための窒化チ
タン膜１１９ｄが、窒化シリコン膜スペーサ１１５ｄの
側面と酸化シリコン膜スペーサ１３４ｄａの側面とに形
成されるため、この分断が確実に行なわれる。その結
果、本実施例によるブリッジング現象の抑止は、上記第
２の実施例より確実に行なわれる。なお、本実施例にお
いて、チタン膜の形成およびこのチタン膜の熱処理を上
記第１の実施例と同様に行なうならば、上記第１の実施
例と同様の効果を有する半導体装置が得られる。
【００７８】なお、多結晶シリコン膜パターン１０３の
線幅および膜厚，多結晶シリコン膜パターン１０３ｄの
膜厚，酸化シリコン膜１０４ｄの膜厚，窒化シリコン膜
１０５ｄの膜厚，酸化シリコン膜１２４ｄの膜厚，酸化
シリコン膜スペーサ１１４ｄの高さ，Ｎ型拡散層１０６
ｄの接合の深さ，成膜時点でのチタン膜の膜厚，チタン
シリサイド膜１０８ｄａの膜厚，チタンシリサイド膜１
０８ｄｂの膜厚および窒化チタン膜１０９ｄの膜厚等に
関しては、上記第４の実施例に記載した数値に限定され
るものではない。
【００７９】上記第１〜第４の実施例では、多結晶シリ
コン膜パターンとチタン膜との接触幅を多結晶シリコン
膜パターンの線幅（ゲート長）より広くするために、少
なくとも第１の絶縁膜スペーサと第２の絶縁膜スペーサ
とを含んでなる積層絶縁膜スペーサが用いられた。次
に、１層の絶縁膜スペーサのみからなる絶縁膜スペーサ
が用いられるぬもかかわらず、多結晶シリコン膜パター
ンとチタン膜との接触幅が多結晶シリコン膜パターンの
線幅（ゲート長）より広くる実施例について説明する。
【００８０】半導体装置の製造工程の模式的断面図であ
る図１０，図１１および図１２を参照すると、本発明の
第５の実施例は、次のように形成される。
【００８１】まず、Ｐ型シリコン基板２０１表面の素子
分離領域に、フィールド酸化膜（図示せず）が形成され
る。このＰ型シリコン基板２０１表面の素子形成領域に
は、熱酸化法により、８ｎｍ程度の膜厚を有するゲート
酸化膜２０２が形成される。全面に４００ｎｍ程度の膜
厚を有するＮ型の多結晶シリコン膜が形成された後、こ
の多結晶シリコン膜がパターニングされて、３５０ｎｍ
程度の線幅（ゲート長）を有する多結晶シリコン膜パタ
ーン２０３ａが形成される。次に、ＣＶＤ法により、第
１の膜厚である１００ｎｍ程度の膜厚を有する（第１
の）酸化シリコン膜２０４ａが順次全面に形成される
〔図１０（ａ）〕。
【００８２】次に、ＣＨＦ3 ガスとＣＯガスとの混合ガ
スをエッチングガスとした異方性エッチングが行なわ
れ、酸化シリコン膜２０４ａおよびゲート酸化膜２０２
が選択的にエッチバック（第１のエッチバック）され、
４００ｎｍ程度の高さを有する酸化シリコン膜スペーサ
２１４ａが形成される。熱酸化が施されるにより、上記
多結晶シリコン膜パターン２０３ａは第２の膜厚である
３９０ｎｍ程度の膜厚を有する多結晶シリコン膜パター
ン２０３ａａに変換され、この多結晶シリコン膜パター
ン２０３ａａの表面には２０ｎｍ程度の膜厚を有する
（第２の）酸化シリコン膜２４４ａａが形成され、ゲー
ト酸化膜２０２が除去された上記Ｐ型シリコン基板２０
１の表面には１０ｎｍ程度の膜厚を有する（第３の）酸
化シリコン膜２４４ａｂが形成される。全面に、フォト
レジスト膜２５１ａが塗布，形成される〔図１０
（ｂ）〕。
【００８３】このフォトレジスト膜２５１ａを設ける目
的が後工程の第３のエッチバックの際に上記酸化シリコ
ン膜２４４ａｂをこのエッチバックから保護することに
あることから、このフォトレジスト膜２５１ａの上面の
高さが場所によらず均一にできるならば、このフォトレ
ジスト膜２５１ａが酸化シリコン膜２４４ａａの表面を
覆っていなくても良いこのになる。この場合には次工程
の第２のエッチバックを省くことができる。しかしなが
ら、このフォトレジスト膜２５１ａの上面の高さが場所
によらず均一にすることが困難なため、このフォトレジ
スト膜２５１ａは酸化シリコン膜２４４ａａの表面を覆
っていることが好ましいことになる。
【００８４】次に、ＣＦ4 ガスとＯ2 ガスとの混合ガス
をエッチングガスとした異方性エッチングが行なわれ、
少なくとも酸化シリコン膜スペーサ２１４ａの上端が露
出するまで上記フォトレジスト膜２５１ａが選択的にエ
ッチバック（第２のエッチバック）され、フォトレジス
ト膜２５１ａａが残置される。続いて、ＣＨＦ3 ガスと
ＣＯガスとの混合ガスをエッチングガスとした異方性エ
ッチングが行なわれ、多結晶シリコン膜パターン２０３
ａａの上面が完全に露出するまで酸化シリコン膜２４４
ａａおよび酸化シリコン膜スペーサ２１４ａが選択的に
エッチバック（第３のエッチバック）され、この酸化シ
リコン膜２４４ａａが完全に除去され、酸化シリコン膜
スペーサ２１４ａは３８０ｎｍ程度の高さを有する酸化
シリコン膜スペーサ２１４ａａに変換される。なお、Ｃ
Ｆ4 ガスとＯ2 ガスとＨ2 ガスとの混合ガスをエッチン
グガスとした異方性エッチングにより、フォトレジスト
膜２５１ａのエッチバックに引き続いて酸化シリコン膜
２４４ａａおよび酸化シリコン膜スペーサ２１４ａのエ
ッチバックを行なう（第２および第３のエッチバックを
１回のエッチバックで済ませる）という方法も考えられ
るが、上述のように、フォトレジスト膜２５１ａの上面
の高さを場所によらず均一にすることが困難なため、こ
の方法は好ましくない。
【００８５】次に、（上記フォトレジスト膜２５１ａａ
および酸化シリコン膜スペーサ２１４ａａをマスクにし
て）臭化水素（ＨＢｒ）ガスをエッチングガスとした異
方性エッチングにより、多結晶シリコン膜パターン２０
３ａａが選択的にエッチバクク（第４のエッチバック）
され、第３の膜厚である２５０ｎｍ程度の膜厚を有する
多結晶シリコン膜パターン２０３ａｂが残置される。酸
化シリコン膜スペーサ２１４ａａの上端は、この多結晶
シリコン膜パターン２０３ａｂの上面より１３０ｎｍ程
度高い位置にある〔図１０（ｃ）〕。
【００８６】次に、フォトレジスト膜２５１ａａが例え
ばＯ2 プラズマによるアッシングにより除去される。全
面に第４の膜厚である８０ｎｍ程度の膜厚を有する窒化
シリコン膜（図示せず）が形成される。ＣＦ4 ガスとＨ
2 ガスとＮ2 ガスとＳｉＨ4ガスとの混合ガスをエッチ
ングガスとした異方性エッチングにより、上記窒化シリ
コン膜が選択的にエッチバック（第５のエッチバック）
され、酸化シリコン膜スペーサ２１４ａａの多結晶シリ
コン膜パターン２０３ａｂの側の側面には１３０ｎｍ程
度の高さを有する窒化シリコン膜スペーサ２１５ａａが
形成され、酸化シリコン膜スペーサ２１４ａａの逆の側
の側面には３８０ｎｍ程度の高さを有する窒化シリコン
膜スペーサ２１５ａｂが形成される〔図１１（ａ）〕。
【００８７】次に、多結晶シリコン膜パターン２０３ａ
ｂ，酸化シリコン膜スペーサ２１４ａａおよび窒化シリ
コン膜スペーサ２１５ａｂ等をマスクにしたＡｓのイオ
ン注入等により、接合の深さが０．１５μｍ程度のＮ型
拡散層２０６ａが形成される。なお、Ｎ型拡散層２０６
ａの形成は、フォトレジスト膜２５１ａａが除去された
直後に行なうこともできる。例えば上記第４のエッチバ
ックと同様の方法による第６のエッチバックが行なわ
れ、上記多結晶シリコン膜パターン２０３ａｂは上面の
中央部にゲート幅の方向（チャネル幅の方向）に平行
で，かつ所望の深さである５０ｎｍ程度の深さの凹部を
有する多結晶シリコン膜パターン２０３ａｃに変換され
る〔図１１（ｂ）〕。
【００８８】なお、多結晶シリコン膜２０３ａｃに変換
するための第６のエッチバックは、異方性エッチングで
はなく等方性エッチングでもよい。さらになお、第５の
エッチバックがＣＨＦ3 ガスおよびＳＦ6 ガスをエッチ
ングガスとした異方性エッチングにより行なわれるなら
ば、この第６のエッチバックが省略できる。この場合に
形成される２種類の窒化シリコン膜スペーサの高さは、
それぞれ窒化シリコン膜スペーサ２１５ａａ，２１５ａ
ｂの高さより低くなる。いずれの場合においても、酸化
シリコン膜２４４ａｂにより、これらのエッチバックの
際にＮ型拡散層２０６ａ（もしくはＰ型シリコン基板１
０１）の表面が保護される。
【００８９】次に、第５のエッチバックと同様の方法で
ある第７のエッチバックにより、窒化シリコン膜スペー
サ２１５ａａ，２１５ａｂが除去される。なお、この段
階では酸化シリコン膜２４４ａｂが残置するため、（本
実施例をＰチャネル型のＭＯＳトランジスタに適用した
場合でも）多結晶シリコン膜パターンがＮ型であるなら
ば、熱燐酸により窒化シリコン膜スペーサ２１５ａａ，
２１５ａｂの除去を行なえる。続いて、（上記第３のエ
ッチバックと同様に）ＣＨＦ3 ガスとＣＯガスとの混合
ガスをエッチングガスとした異方性エッチングが行なわ
れ、酸化シリコン膜スペーサ２１４ａａおよび酸化シリ
コン膜２４４ａｂが選択的にエッチバック（第８のエッ
チバック）される。これにより、酸化シリコン膜スペー
サ２１４ａａは所定の高さである３７０ｎｍ程度の高さ
を有する酸化シリコン膜スペーサ２１４ａｂに変換さ
れ、酸化シリコン膜２４４ａｂは除去される〔図１１
（ｃ）〕。なお、上記多結晶シリコン膜パターン２０３
ａｃの凹部の所望の深さは、酸化シリコン膜スペーサ２
１４ａｂの上端の高さと多結晶シリコン膜パターン２０
３ａｂ（多結晶シリコン膜パターン２０３ａｃ）の上面
の高さとの差より小さいことが好ましい。
【００９０】次に、上記第１の実施例と同様の方法によ
り、平坦な部分において第５の膜厚である５０ｎｍ程度
の膜厚を有するチタン膜２０７ａが全面に形成される。
チタン膜２０７ａと多結晶シリコン膜パターン２０３ａ
ｃとの接触幅は、５５０ｎｍ程度である。（チタン膜２
０７ａの膜厚である）第５の膜厚は、（酸化シリコン膜
スペーサ２１４ａｂの上端の高さである）所定の高さと
（多結晶シリコン膜パターン２０３ａｂ（多結晶シリコ
ン膜パターン２０３ａｃ）の上面の高さである）第３の
膜厚との差より薄いことが好ましい。一方、第５の膜厚
と上記凹部の所望の深さとの間の好ましい関係は、一義
的に決定されるものではなく、チタン膜２０７ａのステ
ップカバリッジおよびこの凹部の幅等により決定される
〔図１２（ａ）〕。
【００９１】続いて、上記第１の実施例と同様に、６５
０℃で３０秒間のランプアニールと８５０℃で１０秒間
のランプアニールとが窒素雰囲気で順次行なわれる。こ
の熱処理により、８０ｎｍ程度の膜厚を有するチタンシ
リサイド膜２０８ａａ，２０８ａｂと２０ｎｍ程度の膜
厚を有する窒化チタン膜２０９ａとが形成され、多結晶
シリコン膜パターン２０３ａｃは厚い部分で２１０ｎｍ
程度の膜厚を有する多結晶シリコン膜パターン２０３ａ
ｄに変換され、チタン膜２０７ａａが残置される。これ
により、多結晶シリコン膜パターン２０３ａｄおよびチ
タンシリサイド膜２０８ａａからなるゲート電極２１３
ａと、Ｎ型拡散層２０６ａおよびチタンシリサイド膜２
０８ａｂからなるソース・ドレイン領域２１６ａとが形
成される〔図１２（ｂ）〕。
【００９２】次に、上記第１の実施例と同様に、チタン
膜２０７ａａと窒化チタン膜２０９ａとが、Ｈ2 Ｏ2 水
（ＮＨ4 ＯＨを加えることもある）により選択的にエッ
チング除去される。これにより、本実施例のＭＯＳトラ
ンジスタが完成する。続いて、例えばテオスＢＰＳＧ膜
の形成，機械的化学研磨（ＭＣＰ）により表面の平坦化
等により、層間絶縁膜２１０が形成される。ソース・ド
レイン領域２１６ａ等に達するコンタクト孔が層間絶縁
膜２１０に形成された後、例えばチタン膜と窒化チタン
膜とをバリア膜としたアルミ−シリコン−銅合金膜から
なる金属配線２１１が形成される〔図１２（ｃ）〕。
【００９３】上記第５の実施例は、上記第１の実施例の
有する効果を有する。また本実施例によれば、酸化シリ
コン膜スペーサ２１４ａｂの上端と多結晶シリコン膜パ
ターン２０３ａｂ（多結晶シリコン膜パターン２０３ａ
ｃ）の上面との高さの差に対しては、上記第１，第２お
よび第４の実施例（多結晶シリコン膜パターンに直接に
接触する酸化シリコン膜スペーサの膜厚に依存する）と
異なり、設定の自由度が高くなるという利点がある。さ
らに、本実施例は、ＣＭＯＳトランジスタへの適用に対
しては上記第３の実施例と同様の効果を有する。さらに
また、本実施例は、上記第１〜第４の実施例と異なり絶
縁膜スペーサが酸化シリコン膜スペーサのみから構成さ
れているため、ホットキャリアの注入等により素子特性
の劣化に関しては、上記第１〜第４の実施例より優れて
いる。
【００９４】なお、ゲート酸化膜２０２の膜厚，多結晶
シリコン膜パターン２０３ａの線幅および膜厚，多結晶
シリコン膜パターン２０３ａａの膜厚，多結晶シリコン
膜パターン２０３ａｂの膜厚，酸化シリコン膜２０４ａ
の膜厚，酸化シリコン膜２４４ａａの膜厚，酸化シリコ
ン膜２４４ａｂの膜厚，酸化シリコン膜スペーサ２１４
ａｂの高さ，窒化シリコン膜スペーサ２１５ａａの膜
厚，窒化シリコン膜スペーサ２１５ａｂの膜厚，多結晶
シリコン膜パターン２０３ａｃの凹部の深さ，Ｎ型拡散
層２０６ａの接合の深さ，チタン膜２０７ａの膜厚，ラ
ンプアニールの温度および時間，チタンシリサイド膜２
０８ａａの膜厚，チタンシリサイド膜２０８ａｂの膜厚
および窒化チタン膜２０９ａの膜厚等に関しては、上記
第５と実施例に記載した数値に限定されるものではな
い。
【００９５】半導体装置の製造工程の模式的断面図であ
る図１３，図１４および図１５を参照すると、本発明の
第６の実施例は、上記第５の実施例とチタン膜の形成方
法等が相違し、以下のようになっている。
【００９６】まず、上記第５の実施例と同様の方法によ
り、Ｐ型シリコン基板２０１の表面にゲート酸化膜２０
２等が形成される。このゲート酸化膜２０２の表面に、
３５０ｎｍ程度の線幅（ゲート長）と４００ｎｍ程度の
膜を有する多結晶シリコン膜（図示せず）が形成され
る。全面に、第１の膜厚である１８０ｎｍ程度の膜厚を
有する（第１の）酸化シリコン膜（図示せず）が形成さ
れ、この酸化シリコン膜とゲート酸化膜２０２とがエッ
チバック（第１のエッチバック）され、４００ｎｍ程度
の高さを有する酸化シリコン膜スペーサ２１４ｂが形成
される。さらに熱酸化が施されることにより、上記多結
晶シリコン膜パターンは第２の膜厚である３９０ｎｍの
膜厚を有する多結晶シリコン膜パターン２０３ｂａに変
換され、この多結晶シリコン膜パターン２０３ｂａの表
面には２０ｎｍ程度を膜厚を有する（第２の）酸化シリ
コン膜２４４ｂａが形成され、ゲート酸化膜２０２が除
去された上記Ｐ型シリコン基板２０１の表面には１０ｎ
ｍ程度の膜厚を有する（第３の）酸化シリコン膜２４４
ａｂが形成される。多結晶シリコン膜パターン２０３ｂ
ａおよび酸化シリコン膜スペーサ２１４ｂをマスクにし
たＡｓのイオン注入等が行なわれ、Ｐ型シリコン基板２
０１の表面に０．１５μｍ程度の接合の深さを有するＮ
型拡散層２０６ｂが形成される〔図１３（ａ）〕。
【００９７】次に、上記第５の実施例と同様の方法によ
り、全面にフォトレジスト膜（図示せず）が塗布，形成
され、このフォトレジスト膜がエッチバック（第２のエ
ッチバック）され、フォトレジスト膜２５１ｂａが残置
する。続いて、酸化シリコン膜２４４ｂａおよび酸化シ
リコン膜スペーサ２１４ｂが選択的にエッチバック（第
３のエッチバック）され、多結晶シリコン膜パターン２
０３ｂａの上面が露出され、３８０ｎｍ程度の高さを有
する酸化シリコン膜スペーサ２１４ｂａが残置される。
さらに、多結晶シリコン膜パターン２０３ｂａが選択的
にエッチバック（第４のエッチバック）され、第３の膜
厚である２５０ｎｍ程度の膜厚を有する多結晶シリコン
膜パターン２０３ｂｂが残置される。酸化シリコン膜ス
ペーサ２１４ｂａの上端は、この多結晶シリコン膜パタ
ーン２０３ｂｂの上面より１３０ｎｍ程度高い位置にあ
る〔図１３（ｂ）〕。
【００９８】次に、上記第５の実施例と同様の方法によ
り、フォトレジスト膜２５１ｂａがＯ2 プラズマによる
アッシングにより除去され、全面に第４の膜厚である５
０ｎｍ程度の膜厚を有する窒化シリコン膜（図示せず）
が形成され、この窒化シリコン膜が選択的にエッチバッ
ク（第５のエッチバック）され、酸化シリコン膜スペー
サ２１４ｂａの多結晶シリコン膜パターン２０３ｂｂの
側の側面には１３０ｎｍ程度の高さを有する窒化シリコ
ン膜スペーサ２１５ｂａが形成され、酸化シリコン膜ス
ペーサ２１４ｂａの逆の側の側面には３８０ｎｍ程度の
高さを有する窒化シリコン膜スペーサ２１５ｂｂが形成
される。さらに、酸化シリコン膜スペーサ２１４ｂａ，
酸化シリコン膜２４４ｂｂおよび窒化シリコン膜スペー
サ２１５ｂａ，２１５ｂｂをマスクにして上記多結晶シ
リコン膜パターン２０３ｂｂが選択的にエッチバック
（第６のエッチバック）される。この第６のエッチバッ
クにより、この多結晶シリコン膜パターン２０３ｂｂ
は、上面の中央部にゲート幅の方向（チャネル幅の方
向）に平行で，かつ所望の深さである３０ｎｍ程度の深
さの凹部を有する多結晶シリコン膜パターン２０３ｂｃ
に変換される〔図１３（ｃ）〕。
【００９９】次に、上記第５の実施例と同様に、第７の
エッチバックにより窒化シリコン膜スペーサ２１５ｂ
ａ，２１５ｂｂが除去される。なお本実施例において
も、この段階では酸化シリコン膜２４４ｂｂが残置する
ため、（本実施例をＰチャネル型のＭＯＳトランジスタ
に適用した場合でも）多結晶シリコン膜パターンがＮ型
であるならば、熱燐酸により窒化シリコン膜スペーサ２
１５ｂａ，２１５ｂｂの除去を行なえる。続いて、酸化
シリコン膜スペーサ２１４ｂａおよび酸化シリコン膜２
４４ｂａが選択的にエッチバック（第８のエッチバッ
ク）される。これにより、酸化シリコン膜スペーサ２１
４ｂａは所定の高さである３７０ｎｍ程度の高さを有す
る酸化シリコン膜スペーサ２１４ｂｂに変換され、酸化
シリコン膜２４４ｂｂは除去される。次に、上記第２の
実施例と同様に、コリメトリスパッタリングにより、平
坦な部分において第５の膜厚である７０ｎｍ程度の膜厚
を有するチタン膜２０７ｂが形成される。チタン膜２０
７ｂと多結晶シリコン膜パターン２０３ｂｃとの接触幅
は、５２０ｎｍ程度になる。酸化シリコン膜スペーサ２
１４ｂｂの側面におけるこのチタン膜２０７ｂの膜厚は
高々７ｎｍ程度（平坦部での膜厚の１／１０程度）であ
る。このチタン膜２０７ｂの膜厚（第５の膜厚）は、酸
化シリコン膜スペーサ２１４ｂｂの上端と多結晶シリコ
ン膜パターン２０３ｂｂ（多結晶シリコン膜パターン２
０３ｂｃ）の上面との高さの差（＝所定の高さ−第３の
膜厚）より薄いことが好ましい〔図１４（ａ）〕。
【０１００】次に、上記第２の実施例と同様に、３５０
℃程度の温度，１３Ｐａ程度の圧力のもとで、Ｎ2 ガス
とＮＨ3 ガスとの混合ガスにより、チタン膜２０７ｂの
表面がプラズマ窒化され、平坦な部分において第６の膜
厚である２０ｎｍ程度の膜厚を有する窒化チタン膜２１
９ｂが形成される。またこのプラズマ窒化により、チタ
ン膜２１７ｂが残置する〔図１４（ｂ）〕。このチタン
膜２１７ｂによる多結晶シリコン膜パターン２０３ｂｃ
の表面の連続的な被覆性という要請から、上記チタン膜
２０７ｂの膜厚（第５の膜厚）は、多結晶シリコン膜パ
ターン２０３ｂｃの上記凹部の所望の深さと窒化チタン
膜２１９ｂの膜厚（第６の膜厚）との和より厚いことが
好ましい。
【０１０１】次に、上記第２の実施例と同様に、６５０
℃で３０秒間のランプアニールと８５０℃で１０秒間の
ランプアニールとがアルゴンもしくはヘリウム雰囲気で
順次行なわれる。この熱処理により、８０ｎｍ程度の膜
厚を有するチタンシリサイド膜２０８ｂａ，２０８ｂｂ
が形成され、多結晶シリコン膜パターン２０３ｂｃが２
１０ｎｍ程度の膜厚を有する多結晶シリコン膜パターン
２０３ｂｄに変換され、チタンシリサイド膜２０８ｂａ
と窒化チタン膜２１９ｂとの間にはチタン膜２１７ｂａ
が残置され、チタンシリサイド膜２０８ｂｂと窒化チタ
ン膜２１９ｂとの間にはチタン膜２１７ｂｂが残置され
る。これにより、多結晶シリコン膜パターン２０３ｂｄ
およびチタンシリサイド膜２０８ｂａからなるゲート電
極２１３ｂと、Ｎ型拡散層２０６ｂおよびチタンシリサ
イド膜２０８ｂｂからなるソース・ドレイン領域２１６
ｂとが形成される〔図１４（ｃ）〕。続いて、上記第５
の実施例等と同様の方法により、層間絶縁膜２１０，コ
ンタクト孔および金属配線２１１が形成される〔図１
５〕。
【０１０２】上記第６の実施例は、上記第５の実施例の
有する効果を有する。さらに、本実施例は、上記第２の
実施例の有する効果を有する。
【０１０３】なお、多結晶シリコン膜パターン２０３ｂ
ａの線幅および膜厚，多結晶シリコン膜パターン２０３
ｂａの膜厚，多結晶シリコン膜パターン２０３ｂｂの膜
厚，酸化シリコン膜スペーサ２１４ｂの膜厚，酸化シリ
コン膜２４４ｂａの膜厚，酸化シリコン膜２４４ｂｂの
膜厚，酸化シリコン膜スペーサ２１４ｂｂの高さ，窒化
シリコン膜スペーサ２１５ｂａの膜厚，窒化シリコン膜
スペーサ２１５ｂｂの膜厚，Ｎ型拡散層２０６ｂの接合
の深さ，多結晶シリコン膜パターン２０３ｂｃの凹部の
深さ，チタン膜２０７ｂの膜厚，プラズマ窒化の温度お
よび圧力，ランプアニールの温度および時間，チタンシ
リサイド膜２０８ｂａの膜厚，チタンシリサイド膜２０
８ｂｂの膜厚および窒化チタン膜２１９ｂの膜厚等に関
しては、上記第６と実施例に記載した数値に限定される
ものではない。
【０１０４】
【発明の効果】以上説明したように本発明の半導体装置
は、シリコン基板，ゲート絶縁膜，多結晶シリコン膜パ
ターンと第１のチタンシリサイド膜とが積層されたゲー
ト電極，第２のチタンシリサイド膜と拡散層とからなる
ソース・ドレイン領域およびゲート電極の側面に設けら
れた絶縁膜スペーサを有するサリサイド構造のＭＯＳト
ランジスタであり、絶縁膜スペーサの上端がゲート電極
の上面より高い位置にあることと、ゲート電極における
多結晶シリコン膜パターンと第１のチタンシリサイド膜
と接触幅（換言すれは、ゲート電極が形成される前段階
における多結晶シリコン膜パターンとチタン膜との接触
幅）がゲート長より広いこととを特徴としている。これ
ら構造は、絶縁膜スペーサが例えば第１の絶縁膜スペー
サおよび第２の絶縁膜スペーサからなる積層構造をな
し，ゲート電極の側面に直接に接触する第１の絶縁膜ス
ペーサの上端をゲート電極の上面より低くするか、もし
くは、多結晶シリコン膜パターンの中央部にゲート幅方
向に平行に凹部を設けることにより達せられる。
【０１０５】上記構造上の特徴から、ゲート電極をなす
第１のチタンシリサイド膜の形成のためのチタン膜をシ
リサイド化するに際して、低抵抗相であるＣ５４構造の
第１のチタンシリサイド膜を得ることが容易になり、ゲ
ート電極の抵抗率の上昇が容易に抑制できる。また上記
構造上の特徴から、ゲート電極をなす第１のチタンシリ
サイド膜とソース・ドレイン領域を成す第２のチタンシ
リサイド膜とを隔てる距離が、上記絶縁膜スペーサの存
在により、従来の半導体装置より長くすることが容易に
なる。その結果、ゲート電極とソース・ドレイン領域と
の間にリーク電流，短絡等を増大させるブリッジング現
象を抑制することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の模式的断面図である。
【図２】上記第１の実施例の製造工程の模式的断面図で
ある。
【図３】上記第１の実施例の製造工程の模式的断面図で
ある。
【図４】本発明の第２の実施例の製造工程の模式的断面
図である。
【図５】上記第２の実施例の製造工程の模式的断面図で
ある。
【図６】本発明の第３の実施例の製造工程の模式的断面
図である。
【図７】上記第３の実施例の製造工程の模式的断面図で
ある。
【図８】本発明の第４の実施例の製造工程の模式的断面
図である。
【図９】上記第４の実施例の製造工程の模式的断面図で
ある。
【図１０】本発明の第５の実施例の製造工程の模式的断
面図である。
【図１１】上記第５の実施例の製造工程の模式的断面図
である。
【図１２】上記第５の実施例の製造工程の模式的断面図
である。
【図１３】本発明の第６の実施例の製造工程の模式的断
面図である。
【図１４】上記第６の実施例の製造工程の模式的断面図
である。
【図１５】上記第６の実施例の製造工程の模式的断面図
である。
【図１６】従来の半導体装置の製造工程の模式的断面図
である。
【図１７】従来の半導体装置の製造工程の模式的断面図
である。
【図１８】従来の半導体装置の問題点を説明するための
模式的断面図である。
【符号の説明】
１０１，２０１，３０１ Ｐ型シリコン基板 １０２，２０２，３０２ ゲート酸化膜 １０３，１０３ａ〜１０３ｄ，２０３ａ，２０２ａａ，
２０３ａｂ，２０３ａｃ，２０３ｂａ，２０３ｂｂ，２
０３ｂｃ，３０３，３０３ａ 多結晶シリコン膜パタ
ーン １０４ａ，１０４ｃ，１０４ｄ，１２４ｄ，１５４，１
５４ｃ，２０４ａ，２４４ａａ，２４４ａｂ，２４４ｂ
ａ，２４４ｂｂ，３０４ 酸化シリコン膜 １０５ａ，１０５ｃ，１０５ｄ 窒化シリコン膜 １０６ａ〜１０６ｄ，２０６ａ，２０６ｂ，３０６
Ｎ型拡散層 １０７ａ，１０７ａａ，１０７ｂ，１０７ｃ，１０７ｃ
ａ，１０７ｄ，１１７ｂ，１１７ｂａ，１１７ｂｂ，１
１７ｄ，１１７ｄａ，１１７ｄｂ，２０７ａ，２０７ａ
ａ，２０７ｂ，２１７ｂ，２１７ｂａ，２１７ｂｂ，３
０７，３０７ａチタン膜 １０８ａａ，１０８ａｂ，１０８ｂａ，１０８ｂｂ，１
０８ｃａ，１０８ｂｃ，１０８ｄａ，１０８ｄｂ，２０
８ａａ，２０８ａｂ，２０８ｂａ，２０８ｂｂ，３０８
ａ，３０８ｂ，３０８ｃ チタンシリサイド膜 １０９ａ，１０９ｃ，１１９ｂ，１１９ｄ，２０９ａ，
２１９ｂ，３０９窒化チタン膜 １１０ 層間絶縁膜 １１１ 金属配線 １１３ａ〜１１３ｄ，２１３ａ，２１３ｂ，３１３
ゲート電極 １１４ａ，１１４ｂ，１１４ｃ，１１４ｃａ，１１４
ｄ，１３４ｄ，２１４ａ，２１４ａａ，２１４ａｂ，２
１４ｂ，２１４ｂａ，２１４ｂｂ，３１４ 酸化シリ
コン膜スペーサ １１５ａ〜１１５ｄ，２１５ａａ，２１５ａｂ，２１５
ｂａ，２１５ｂｂ窒化シリコン膜スペーサ １１６ａ〜１１６ｄ，２１６ａ，２１６ｂ，３１６
ソース・ドレイン領域 ２５１ａ，２５１ａａ，２５１ｂａ フォトレジスト
膜

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項１】 一導電型のシリコン基板の表面に設けら
    れたゲート酸化膜と、該ゲート酸化膜を介して該シリコ
    ン基板の表面上に設けられた所定導電型の多結晶シリコ
    ン膜パターンおよび該多結晶シリコン膜パターンの表面
    に設けられた第１のチタンシリサイド膜からなるゲート
    電極と、該ゲート電極の側面に設けられた絶縁膜スペー
    サと、該シリコン基板の表面に設けらてた逆導電型の拡
    散層および該絶縁膜スペーサ直下を除いた該拡散層の表
    面に設けられた第２のチタンシリサイド膜からなるソー
    ス・ドレイン領域とを有することと、 前記多結晶シリコン膜パターンと前記第１のチタンシリ
    サイド膜との前記ゲート電極のゲート長方向に沿って接
    触する長さが、該ゲート長より長いことと、前記絶縁膜
    スペーサの上端が、前記ゲート電極の上面より高いこと
    とを併せて特徴とする半導体装置。
  2. 【請求項２】 前記絶縁膜スペーサが、 前記ゲート酸化膜の表面を直接に覆い，前記多結晶シリ
    コン膜の側面を直接に覆い，前記ゲート電極の上面より
    低い上端を有する第１の絶縁膜スペーサと、 前記ゲート電極の上面より高い上端を有し，前記第１の
    絶縁膜スペーサを介して該ゲート電極を側面に設けられ
    た第２の絶縁膜スペーサとを少なくとも有することを特
    徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記第１の絶縁膜スペーサが酸化シリコ
    ン膜からなり、前記第２の絶縁膜スペーサが窒化シリコ
    ン膜からなることを特徴とする請求項２記載の半導体装
    置。
  4. 【請求項４】 前記多結晶シリコン膜パターンの上面
    が、前記ゲート電極のゲート幅方向に平行な凹部を有す
    ることを特徴とする請求項１記載の半導体装置。
  5. 【請求項５】 前記絶縁膜スペーサが酸化シリコン膜か
    らなることを特徴とする請求項４記載の半導体装置。
  6. 【請求項６】 一導電型のシリコン基板の表面の所要の
    領域にゲート酸化膜を形成し、全面に所定導電型で第１
    の膜厚を有する多結晶シリコン膜を形成し、該多結晶シ
    リコン膜をパターニングして所望の幅を有する多結晶シ
    リコン膜パターンを形成する工程と、 全面にそれぞれ第２および第３の膜厚を有する酸化シリ
    コン膜および窒化シリコン絶縁膜を順次形成する工程
    と、 異方性エッチングによる第１のエッチバックを前記窒化
    シリコン膜に対して選択的に行ない、前記酸化シリコン
    膜を介して前記多結晶シリコン膜パターンの側面に窒化
    シリコン膜スペーサを形成する工程と、 異方性エッチングによる第２のエッチバックを前記酸化
    シリコン膜並びに前記ゲート酸化膜に対して選択的に行
    ない、前記多結晶シリコン膜パターンの側面に前記第１
    の膜厚より低い所定の高さを有する酸化シリコン膜スペ
    ーサを形成する工程と、 前記多結晶シリコン膜パターン，前記酸化シリコン膜ス
    ペーサおよび前記窒化シリコン膜スペーサをマスクにし
    たイオン注入により、前記シリコン基板の表面に逆導電
    型の拡散層を形成する工程と、 スパッタリングにより、全面に第４の膜厚を有するチタ
    ン膜を形成する工程と、 熱処理により前記多結晶シリコン膜パターンの表面およ
    び前記拡散層の表面にそれぞれ第１のチタンシリサイド
    膜および第２のチタンシリサイド膜を形成し、少なくと
    も未反応の該チタン膜を選択的に除去して該第１のチタ
    ンシリサイド膜および該第２のチタンシリサイド膜を残
    置する工程とを有することを特徴とする半導体装置の製
    造方法。
  7. 【請求項７】 前記第４の膜厚が前記第２の膜厚より薄
    いことを特徴とする請求項６記載の半導体装置の製造方
    法。
  8. 【請求項８】 コリメトリスパッタリングにより前記チ
    タン膜を形成し、プラズマ窒化により該チタン膜の表面
    に第５の膜厚を有する窒化チタン膜を形成した後、アル
    ゴンもしくはヘリウム雰囲気で前記熱処理を行なうこと
    と、 前記第１の膜厚と前記第２の膜厚との和が前記所定の高
    さと前記第４の膜厚との和より大きく、該第４の膜厚と
    前記第５の膜厚との差が該第１の膜厚と該所定の高さと
    の差より大きいこととを併せて特徴とする請求項６記載
    の半導体装置の製造方法。
  9. 【請求項９】 一導電型のシリコン基板の表面の所要の
    領域にゲート酸化膜を形成し、全面に所定導電型で第１
    の膜厚を有する多結晶シリコン膜と所望の膜厚を有する
    第１の酸化シリコン膜とを形成し、該第１の酸化シリコ
    ン膜および該多結晶シリコン膜をパターニングし、該第
    １の酸化シリコン膜が載置され，所望の幅を有する多結
    晶シリコン膜パターンを形成する工程と、 全面に第２の膜厚を有する第２の酸化シリコン膜を形成
    し、異方性エッチングによる第１のエッチバックを該第
    ２の酸化シリコン膜，前記第１の酸化シリコン膜並びに
    前記ゲート酸化膜に対して選択的に行ない、前記多結晶
    シリコン膜パターンの表面に第３の膜厚を有する該第１
    の酸化シリコン膜を残置し，該多結晶シリコン膜パター
    ンの側面に酸化シリコン膜スペーサを形成する工程と、 全面に第４の膜厚を有する窒化シリコン膜を形成し、異
    方性エッチングによる第２のエッチバックを該窒化シリ
    コン膜に対して選択的に行ない、前記酸化シリコン膜ス
    ペーサを介して前記多結晶シリコン膜パターンの側面に
    窒化シリコン膜スペーサを形成する工程と、 少なくとも前記多結晶シリコン膜パターン，前記第１の
    酸化シリコン膜および前記酸化シリコン膜スペーサをマ
    スクにしたイオン注入により、前記シリコン基板の表面
    に逆導電型の拡散層を形成する工程と、 異方性エッチングにより第３のエッチバックを前記第１
    の酸化シリコン膜並びに前記酸化シリコン膜スペーサに
    対して選択的に行ない、該第１の酸化シリコン膜を除去
    し，該酸化シリコン膜スペーサを前記第１の膜厚より低
    い所定の高さにする工程と、 スパッタリングにより、全面に第５の膜厚を有するチタ
    ン膜を形成する工程と、 熱処理により前記多結晶シリコン膜パターンの表面およ
    び前記拡散層の表面にそれぞれ第１のチタンシリサイド
    膜および第２のチタンシリサイド膜を形成し、少なくと
    も未反応の該チタン膜を選択的に除去して該第１のチタ
    ンシリサイド膜および該第２のチタンシリサイド膜を残
    置する工程とを有することを特徴とする半導体装置の製
    造方法。
  10. 【請求項１０】 前記第５の膜厚が前記第３の膜厚より
    薄いことを特徴とする請求項９記載の半導体装置の製造
    方法。
  11. 【請求項１１】 コリメトリスパッタリングにより前記
    チタン膜を形成し、プラズマ窒化により該チタン膜の表
    面に第６の膜厚を有する窒化チタン膜を形成した後、ア
    ルゴンもしくはヘリウム雰囲気で前記熱処理を行なうこ
    とと、 前記第１の膜厚と前記第３の膜厚との和が前記所定の高
    さと前記第５の膜厚との和より大きく、該第５の膜厚と
    前記第６の膜厚との差が該第１の膜厚と該所定の高さと
    の差より大きいこととを併せて特徴とする請求項９記載
    の半導体装置の製造方法。
  12. 【請求項１２】 一導電型のシリコン基板の表面の所要
    の領域にゲート酸化膜を形成し、全面に所定導電型で第
    １の膜厚を有する多結晶シリコン膜を形成し、該多結晶
    シリコン膜をパターニングして所望の幅を有する多結晶
    シリコン膜パターンを形成する工程と、 全面にそれぞれ第２，第３および第４の膜厚を有する第
    １の酸化シリコン膜，窒化シリコン絶縁膜および第２の
    酸化シリコン膜を順次形成する工程と、 異方性エッチングによる第１のエッチバックを前記窒化
    シリコン膜の表面が露出するまで前記第３の酸化シリコ
    ン膜に対して行ない、前記第１の酸化シリコン膜および
    該窒化シリコン膜を介して、前記多結晶シリコン膜パタ
    ーンの側面に、該第２の酸化シリコン膜からなる第１の
    酸化シリコン膜スペーサを形成する工程と、 異方性エッチングによる第２のエッチバックを前記窒化
    シリコン膜に対して選択的に行ない、前記第１の酸化シ
    リコン膜を介して前記多結晶シリコン膜パターンの側面
    に窒化シリコン膜スペーサを形成する工程と、 異方性エッチングによる第３のエッチバックを前記第１
    の酸化シリコン膜並びに前記第２の酸化シリコン膜スペ
    ーサに対して選択的に行ない、前記多結晶シリコン膜パ
    ターンの側面に、前記第１の膜厚より低い第１の高さを
    有する該第１の酸化シリコン膜からなる第２の酸化シリ
    コン膜スペーサを形成し，該第２の酸化シリコン膜スペ
    ーサの高さを第２の高さに低くする工程と、 前記多結晶シリコン膜パターン，前記第２の酸化シリコ
    ン膜スペーサ，前記窒化シリコン膜スペーサおよび前記
    第１の酸化シリコン膜スペーサをマスクにしたイオン注
    入により、前記シリコン基板の表面に逆導電型の拡散層
    を形成する工程と、 スパッタリングにより、全面に第５の膜厚を有するチタ
    ン膜を形成する工程と、 熱処理により前記多結晶シリコン膜パターンの表面およ
    び前記拡散層の表面にそれぞれ第１のチタンシリサイド
    膜および第２のチタンシリサイド膜を形成し、少なくと
    も未反応の該チタン膜を選択的に除去して該第１のチタ
    ンシリサイド膜および該第２のチタンシリサイド膜を残
    置する工程とを有することを特徴とする半導体装置の製
    造方法。
  13. 【請求項１３】 前記第５の膜厚が前記第２の膜厚より
    薄いことを特徴とする請求項１２記載の半導体装置の製
    造方法。
  14. 【請求項１４】 コリメトリスパッタリングにより前記
    チタン膜を形成し、プラズマ窒化により該チタン膜の表
    面に第６の膜厚を有する窒化チタン膜を形成した後、ア
    ルゴンもしくはヘリウム雰囲気で前記熱処理を行なうこ
    とと、 前記第１の膜厚と前記第２の膜厚との和が前記第１の高
    さと前記第５の膜厚との和より大きく、該第５の膜厚と
    前記第６の膜厚との差が該第１の膜厚と該第１の高さと
    の差より大きいこととを併せて特徴とする請求項１２記
    載の半導体装置の製造方法。
  15. 【請求項１５】 一導電型のシリコン基板の表面の所要
    の領域にゲート酸化膜を形成し、全面に所定導電型で所
    要の膜厚を有する多結晶シリコン膜を形成し、該多結晶
    シリコン膜をパターニングして所望の幅を有する多結晶
    シリコン膜パターンを形成する工程と、 全面に第１の膜厚を有する第１の酸化シリコン膜を形成
    し、異方性エッチングによる第１のエッチバックを該第
    １の酸化シリコン膜並びに前記ゲート酸化膜に対して選
    択的に行ない、前記多結晶シリコン膜パターンの側面に
    酸化シリコン膜スペーサを形成する工程と、 熱酸化により前記多結晶シリコン膜パターンの表面およ
    び前記シリコン基板の表面にそれぞれ第２の酸化シリコ
    ン膜および第３の酸化シリコン膜を形成し，該多結晶シ
    リコン膜パターンの膜厚を第２の膜厚にする工程と、 全面にフォトレジスト膜を形成し、少なくとも前記第２
    の酸化シリコン膜が露出するまで該フォトレジスト膜に
    対して第２のエッチバックを行なう工程と、 前記フォトレジスト膜をマスクにして、異方性エッチン
    グによる第３のエッチバックを前記第２の酸化シリコン
    膜に対して選択的に行ない、前記多結晶シリコン膜パタ
    ーンの表面を露出させる工程と、 少なくとも前記酸化シリコン膜スペーサをマスクにし
    て、異方性エッチングによる第４のエッチバックを前記
    多結晶シリコン膜パターンに対して選択的に行ない、該
    多結晶シリコン膜パターンを第３の膜厚に薄くする工程
    と、 全面に第４の膜厚を有する窒化シリコン膜を形成し、異
    方性エッチングによる第５のエッチバックを該窒化シリ
    コン膜に対して選択的に行ない、前記酸化シリコン膜ス
    ペーサの側面に窒化シリコン膜スペーサを形成する工程
    と、 少なくとも前記多結晶シリコン膜パターンおよび前記酸
    化シリコン膜スペーサをマスクにしたイオン注入によ
    り、前記シリコン基板の表面に逆導電型の拡散層を形成
    する工程と、 前記窒化シリコン膜スペーサをマスクにして、異方性エ
    ッチングによる第６のエッチバックを前記多結晶シリコ
    ン膜パターンに対して選択的に行ない、該多結晶シリコ
    ン膜パターンの表面に所望の深さを有する凹部を形成す
    る工程と、 異方性エッチングによる第７のエッチバックにより前記
    窒化シリコン膜スペーサを除去し、異方性エッチングに
    よる第８のエッチバックを前記第３の酸化シリコン膜並
    びに前記酸化シリコン膜スペーサに対して選択的に行な
    い、該第３の酸化シリコン膜を除去して前記拡散層の表
    面を露出させ，該酸化シリコン膜スペーサを所定の高さ
    にする工程と、 スパッタリングにより、全面に前記所定の高さと前記第
    ３の膜厚との差より薄い第５の膜厚を有するチタン膜を
    形成する工程と、 熱処理により前記多結晶シリコン膜パターンの表面およ
    び前記拡散層の表面にそれぞれ第１のチタンシリサイド
    膜および第２のチタンシリサイド膜を形成し、少なくと
    も未反応の該チタン膜を選択的に除去して該第１のチタ
    ンシリサイド膜および該第２のチタンシリサイド膜を残
    置する工程とを有することを特徴とする半導体装置の製
    造方法。
  16. 【請求項１６】 コリメトリスパッタリングにより前記
    チタン膜を形成し、プラズマ窒化により該チタン膜の表
    面に第６の膜厚を有する窒化チタン膜を形成した後、ア
    ルゴンもしくはヘリウム雰囲気で前記熱処理を行なうこ
    とを特徴とする請求項１５記載の半導体装置の製造方
    法。
JP6170604A 1994-07-22 1994-07-22 半導体装置及びその製造方法 Expired - Fee Related JP2606143B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6170604A JP2606143B2 (ja) 1994-07-22 1994-07-22 半導体装置及びその製造方法
KR1019950022021A KR100195369B1 (ko) 1994-07-22 1995-07-21 반도체 디바이스 및 그 제조방법
US08/935,993 US5739573A (en) 1994-07-22 1997-09-23 Semiconductor device with improved salicide structure and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6170604A JP2606143B2 (ja) 1994-07-22 1994-07-22 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0837301A JPH0837301A (ja) 1996-02-06
JP2606143B2 true JP2606143B2 (ja) 1997-04-30

Family

ID=15907938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6170604A Expired - Fee Related JP2606143B2 (ja) 1994-07-22 1994-07-22 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US5739573A (ja)
JP (1) JP2606143B2 (ja)
KR (1) KR100195369B1 (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888903A (en) * 1995-06-07 1999-03-30 Texas Instruments Incorporated Self-aligned silicide process
JPH1012729A (ja) * 1996-06-27 1998-01-16 Nec Corp 半導体装置の製造方法
KR100325383B1 (ko) * 1996-07-12 2002-04-17 니시무로 타이죠 반도체 장치 및 그 제조 방법
US5930585A (en) * 1996-07-23 1999-07-27 International Business Machines Corporation Collar etch method to improve polysilicon strap integrity in DRAM chips
US5997634A (en) 1996-11-14 1999-12-07 Micron Technology, Inc. Method of forming a crystalline phase material
GB2319532B (en) * 1996-11-22 2001-01-31 Trikon Equip Ltd Method and apparatus for treating a semiconductor wafer
US5869879A (en) * 1996-12-06 1999-02-09 Advanced Micro Devices, Inc. CMOS integrated circuit having a sacrificial metal spacer for producing graded NMOS source/drain junctions dissimilar from PMOS source/drain junctions
US5869866A (en) 1996-12-06 1999-02-09 Advanced Micro Devices, Inc. Integrated circuit having sacrificial spacers for producing graded NMOS source/drain junctions possibly dissimilar from PMOS source/drain junctions
TW367612B (en) * 1996-12-26 1999-08-21 Hitachi Ltd Semiconductor device having nonvolatile memory and method of manufacture thereof
JPH10223889A (ja) * 1997-02-04 1998-08-21 Mitsubishi Electric Corp Ｍｉｓトランジスタおよびその製造方法
JPH10223893A (ja) * 1997-02-05 1998-08-21 Mitsubishi Electric Corp シリサイド層形成方法および半導体集積回路
US6046105A (en) * 1997-04-30 2000-04-04 Texas Instruments Incorporated Preferential lateral silicidation of gate with low source and drain silicon consumption
US6054355A (en) 1997-06-30 2000-04-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device which includes forming a dummy gate
US6518155B1 (en) 1997-06-30 2003-02-11 Intel Corporation Device structure and method for reducing silicide encroachment
US5851890A (en) * 1997-08-28 1998-12-22 Lsi Logic Corporation Process for forming integrated circuit structure with metal silicide contacts using notched sidewall spacer on gate electrode
US6037232A (en) * 1997-09-15 2000-03-14 Advanced Micro Devices Semiconductor device having elevated silicidation layer and process for fabrication thereof
JPH11135745A (ja) 1997-10-29 1999-05-21 Toshiba Corp 半導体装置及びその製造方法
US6218276B1 (en) 1997-12-22 2001-04-17 Lsi Logic Corporation Silicide encapsulation of polysilicon gate and interconnect
KR100255134B1 (ko) * 1997-12-31 2000-05-01 윤종용 반도체 장치 및 그 제조 방법
TW387151B (en) * 1998-02-07 2000-04-11 United Microelectronics Corp Field effect transistor structure of integrated circuit and the manufacturing method thereof
US5899721A (en) * 1998-03-09 1999-05-04 Advanced Micro Devices, Inc. Method of based spacer formation for ultra-small sapcer geometries
US5986305A (en) * 1998-03-30 1999-11-16 Texas Instruments - Acer Incorporated Semiconductor device with an inverse-T gate lightly-doped drain structure
US5982001A (en) * 1998-03-30 1999-11-09 Texas Instruments - Acer Incorporated MOSFETS structure with a recessed self-aligned silicide contact and an extended source/drain junction
US6037233A (en) * 1998-04-27 2000-03-14 Lsi Logic Corporation Metal-encapsulated polysilicon gate and interconnect
US6121138A (en) * 1998-04-28 2000-09-19 Advanced Micro Devices, Inc. Collimated deposition of titanium onto a substantially vertical nitride spacer sidewall to prevent silicide bridging
US6124610A (en) 1998-06-26 2000-09-26 Advanced Micro Devices, Inc. Isotropically etching sidewall spacers to be used for both an NMOS source/drain implant and a PMOS LDD implant
US6100173A (en) * 1998-07-15 2000-08-08 Advanced Micro Devices, Inc. Forming a self-aligned silicide gate conductor to a greater thickness than junction silicide structures using a dual-salicidation process
US6172421B1 (en) * 1998-08-11 2001-01-09 Advanced Micro Devices, Inc. Semiconductor device having an intermetallic layer on metal interconnects
KR100275739B1 (ko) * 1998-08-14 2000-12-15 윤종용 역방향 자기정합 구조의 트랜지스터 및 그 제조방법
DE69931068T2 (de) * 1998-11-13 2006-08-31 Intel Corporation, Santa Clara Bauelement mit verbessertem wiederstandswert des selbst justierten silizids auf polysiliziumgates
US6235598B1 (en) 1998-11-13 2001-05-22 Intel Corporation Method of using thick first spacers to improve salicide resistance on polysilicon gates
US6207544B1 (en) * 1998-12-09 2001-03-27 Advanced Micro Devices, Inc. Method of fabricating ultra thin nitride spacers and device incorporating same
JP3703643B2 (ja) * 1998-12-25 2005-10-05 三菱電機株式会社 半導体装置およびその製造方法
US6265252B1 (en) 1999-05-03 2001-07-24 Vlsi Technology, Inc. Reducing the formation of electrical leakage pathways during manufacture of an electronic device
US6136698A (en) * 1999-06-04 2000-10-24 United Integrated Circuits Corp Method of increasing contact area of a contact window
WO2001003200A1 (de) * 1999-06-30 2001-01-11 Infineon Technologies Ag Isolation von gate-elektroden und herstellungsverfahren
FR2797522A1 (fr) * 1999-08-09 2001-02-16 St Microelectronics Sa Procede de fabrication d'un circuit integre comportant une siliciuration amelioree et circuit integre correspondant
US6069032A (en) * 1999-08-17 2000-05-30 United Silicon Incorporated Salicide process
US6251762B1 (en) 1999-12-09 2001-06-26 Intel Corporation Method and device for improved salicide resistance on polysilicon gates
US6294448B1 (en) 2000-01-18 2001-09-25 Taiwan Semiconductor Manufacturing Company Method to improve TiSix salicide formation
US6492275B2 (en) 2000-01-21 2002-12-10 Advanced Micro Devices, Inc. Control of transistor performance through adjustment of spacer oxide profile with a wet etch
US6630721B1 (en) * 2000-05-16 2003-10-07 Advanced Micro Devices, Inc. Polysilicon sidewall with silicide formation to produce high performance MOSFETS
US6743666B1 (en) * 2001-04-27 2004-06-01 Advanced Micro Devices, Inc. Selective thickening of the source-drain and gate areas of field effect transistors
US6534405B1 (en) 2001-10-01 2003-03-18 Taiwan Semiconductor Manufacturing Company Method of forming a MOSFET device featuring a dual salicide process
JP3574644B2 (ja) 2002-11-20 2004-10-06 沖電気工業株式会社 半導体装置の製造方法
US7855126B2 (en) * 2004-06-17 2010-12-21 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a cyclic selective epitaxial growth technique and semiconductor devices formed using the same
JP2006032410A (ja) * 2004-07-12 2006-02-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20060040481A1 (en) * 2004-08-17 2006-02-23 Bor-Wen Chan Methods and structures for preventing gate salicidation and for forming source and drain salicidation and for forming semiconductor device
US7615426B2 (en) * 2005-02-22 2009-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. PMOS transistor with discontinuous CESL and method of fabrication
US20070042584A1 (en) * 2005-08-16 2007-02-22 Jen-Hong Huang Method of forming a silicide
JP2007081249A (ja) * 2005-09-15 2007-03-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7759206B2 (en) * 2005-11-29 2010-07-20 International Business Machines Corporation Methods of forming semiconductor devices using embedded L-shape spacers
US7339230B2 (en) * 2006-01-09 2008-03-04 International Business Machines Corporation Structure and method for making high density mosfet circuits with different height contact lines
JP2008140939A (ja) * 2006-11-30 2008-06-19 Toshiba Corp 半導体装置およびその製造方法
KR100935770B1 (ko) * 2007-11-26 2010-01-06 주식회사 동부하이텍 반도체 소자 및 이의 제조방법
KR20110101967A (ko) * 2010-03-10 2011-09-16 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
KR101714003B1 (ko) 2010-03-19 2017-03-09 삼성전자 주식회사 패시티드 반도체패턴을 갖는 반도체소자 형성방법 및 관련된 소자
FR2963161B1 (fr) * 2010-07-23 2012-08-24 Commissariat Energie Atomique Procede de realisation d?un circuit integre
US20120119302A1 (en) * 2010-11-11 2012-05-17 International Business Machines Corporation Trench Silicide Contact With Low Interface Resistance
CN104183609B (zh) * 2013-05-21 2017-08-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其制备方法
US20150214331A1 (en) * 2014-01-30 2015-07-30 Globalfoundries Inc. Replacement metal gate including dielectric gate material
KR102264542B1 (ko) * 2014-08-04 2021-06-14 삼성전자주식회사 반도체 장치 제조 방법
US10050147B2 (en) * 2015-07-24 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11133226B2 (en) * 2018-10-22 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. FUSI gated device formation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4638347A (en) * 1982-12-07 1987-01-20 International Business Machines Corporation Gate electrode sidewall isolation spacer for field effect transistors
FR2555365B1 (fr) * 1983-11-22 1986-08-29 Efcis Procede de fabrication de circuit integre avec connexions de siliciure de tantale et circuit integre realise selon ce procede
US4908326A (en) * 1988-01-19 1990-03-13 Standard Microsystems Corporation Process for fabricating self-aligned silicide lightly doped drain MOS devices
US5053848A (en) * 1988-12-16 1991-10-01 Texas Instruments Incorporated Apparatus for providing single event upset resistance for semiconductor devices
JP2551127B2 (ja) * 1989-01-07 1996-11-06 三菱電機株式会社 Ｍｉｓ型半導体装置およびその製造方法
US5068696A (en) * 1989-03-31 1991-11-26 Texas Instruments Incorporated Programmable interconnect or cell using silicided MOS transistors
US5039621A (en) * 1990-06-08 1991-08-13 Texas Instruments Incorporated Semiconductor over insulator mesa and method of forming the same

Also Published As

Publication number Publication date
JPH0837301A (ja) 1996-02-06
US5739573A (en) 1998-04-14
KR960006083A (ko) 1996-02-23
KR100195369B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
JP2606143B2 (ja) 半導体装置及びその製造方法
JP3249292B2 (ja) デュアルゲート構造の相補形ｍｉｓ半導体装置
US6281064B1 (en) Method for providing dual work function doping and protective insulating cap
JPH07135317A (ja) 自己整合型シリサイドゲート
KR20010076304A (ko) 반도체장치 및 그 제조방법
JPH04147629A (ja) 半導体装置およびその製造方法
US7449403B2 (en) Method for manufacturing semiconductor device
JPH10284728A (ja) コバルトシリサイド膜を有するｍｏｓｆｅｔの製造方法
JPH1197629A (ja) 半導体装置およびその製造方法
JP2809183B2 (ja) 半導体記憶装置の製造方法
JPH10223770A (ja) 半導体装置及びその製造方法
JPH08111527A (ja) 自己整合シリサイド領域を有する半導体デバイスの製造方法
JP3684849B2 (ja) Ｍｉｓ型電界効果トランジスタを含む半導体装置及びその製造方法
US6287911B1 (en) Semiconductor device with silicide layers and fabrication method thereof
JP2636786B2 (ja) 半導体装置の製造方法
US7709911B2 (en) Semiconductor device having silicide transistors and non-silicide transistors formed on the same substrate and method for fabricating the same
EP0607820A2 (en) Method for producing semiconductor device having metal silicide layer on diffusion region
JPH1140679A (ja) 半導体装置およびその製造方法
KR20030047692A (ko) 반도체 장치
JPH11312804A (ja) 半導体装置およびその製造方法
JP4457426B2 (ja) 半導体装置の製造方法
JPS6197967A (ja) 半導体装置およびその製造方法
JP2623711B2 (ja) 半導体装置
JP2010067912A (ja) 半導体装置及びその製造方法
JPS63275181A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19961210

LAPS Cancellation because of no payment of annual fees