JP3574644B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3574644B2 JP3574644B2 JP2002335950A JP2002335950A JP3574644B2 JP 3574644 B2 JP3574644 B2 JP 3574644B2 JP 2002335950 A JP2002335950 A JP 2002335950A JP 2002335950 A JP2002335950 A JP 2002335950A JP 3574644 B2 JP3574644 B2 JP 3574644B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- insulating film
- etching
- gate
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 49
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 76
- 229920005591 polysilicon Polymers 0.000 claims description 76
- 238000005530 etching Methods 0.000 claims description 38
- 229910017052 cobalt Inorganic materials 0.000 claims description 16
- 239000010941 cobalt Substances 0.000 claims description 16
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 16
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 239000003870 refractory metal Substances 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 description 30
- 239000012535 impurity Substances 0.000 description 19
- 229910021332 silicide Inorganic materials 0.000 description 19
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 19
- 238000000206 photolithography Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 229910021341 titanium silicide Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- NNSIWZRTNZEWMS-UHFFFAOYSA-N cobalt titanium Chemical compound [Ti].[Co] NNSIWZRTNZEWMS-UHFFFAOYSA-N 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
Description
【０００１】
【発明の属する技術分野】
本発明は，Ｔ型ゲート電極を有する半導体装置の製造方法，特にトランジスタのゲート狭幅化に伴うゲートシリサイド細線化による高抵抗を防止する構造を有する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年，半導体デバイスの高性能化に伴いトランジスタゲートの細線化が進んでいる。従来のチタンシリサイド若しくはコバルトシリサイドのゲート形成，及び構造は，図８に示すように，ポリシリコンによるゲート３０１形成後，ゲート３０１側壁に窒化膜のサイドウオール３０２を形成する（図８（ａ））。その後全面にチタン，またはコバルト３０３をスパッタ法により形成し（図８（ｂ）），熱処理によりゲート上および拡散層上をシリサイド化した後，未反応のチタン，またはコバルトを除去し，シリサイド化したゲート３０４を形成していた（図８（ｃ））。
【０００３】
しかし，図８に示すような従来の構造及び製造方法では，ゲート長が短くなるにつれて，チタン，またはコバルトとの反応が起こるポリシリコン領域，つまりシリサイド化される領域も狭くなってしまう。シリサイド化の領域が狭くなると，完全にシリサイド化されないまま反応が終了してしまい，ゲート長が広い場合に比べ，比較的高抵抗のゲートが形成されてしまう。
【０００４】
また，工程上ゲート３０１側壁に窒化膜のサイドウオール３０２を形成後に，ゲート３０１とサイドウオール３０２とをマスクに，ソース，ドレイン拡散領域の不純物注入を行うが，この時ゲート３０１にも同時に不純物が注入されてしまう。この不純物が，シリサイド化する際に，シリサイドの反応を阻害して低抵抗化を妨げてしまう。特に，ヒ素（Ａｓ）は，ボロン（Ｂ）に比べて，チタンシリサイドの相転移を抑制し，その低抵抗化を妨げることが知られている。
【０００５】
また，ＣＭＯＳトランジスタの場合には，ＮＭＯＳとＰＭＯＳに注入される不純物が異なるため，それぞれのゲートシリサイドの出来にばらつきが生じる。また，ゲート抵抗にもばらつきが生じるので，均一な特性の素子を得ることができないという不具合があった。。
【０００６】
このようなゲート細線化時の不具合を解決する方法として，例えば，下記の特許文献１や特許文献２に含まれるように，細線化したゲート上部の幅を広く形成する，いわゆるＴ型ゲート電極形成方法がある。これにより，ゲート接合部は細線化したまま，上部の幅広の領域でシリサイド化が完全に進み，所望のゲート抵抗を得ることができる。
【０００７】
【特許文献１】
特開２０００−３６５９４号公報
【特許文献２】
特開平５−６３００２号公報
【特許文献３】
特開平１０−３３５６５１号公報
【０００８】
【発明が解決しようとする課題】
ところが，従来は，細線化したゲート上部にゲート接合部より幅の広い領域を形成する方法として，フォトリソグラフィ工程を用いており，細線化した下部ゲート電極上に幅広の上部ゲート電極領域を製作するのは高精度の目合わせが要求され，またウェハ面内均一に，歩留まり良く製造するのは難しく，コストの増加を招くものであった。
【０００９】
本発明は，従来の半導体装置の製造方法に関する上記問題点に鑑みてなされたものであり，本発明の目的は，上部に幅の広い領域を有するＴ型ゲート電極の形成方法において，形成工程が簡単であり，ウェハ面内で均一に歩留まり良く形成できて，製造コストを削減できる，新規かつ改良された半導体装置の製造方法を提供することである。
【００１０】
【課題を解決するための手段】
上記課題を解決するため，本発明の第１の観点によれば，半導体基板上に下部ゲート電極を形成する工程と，下部ゲート電極を覆う第１の絶縁膜を下部ゲート電極厚さよりも薄く形成する工程と，第１の絶縁膜上に下部ゲート電極周辺部の段差が平坦化される程度に厚く第２の絶縁膜を形成する工程と，第２の絶縁膜をドライエッチング法によりエッチバックして第１の絶縁膜を露出する工程と，露出した部分の第１の絶縁膜をエッチングし，下部ゲート電極を露出して空間を形成する工程と，空間を埋め込み，空間部の段差が平坦化される程度に厚く，上部ゲート電極となるポリシリコンを形成する工程と，上部ゲート電極となるポリシリコンを第２の絶縁膜が露出するまでエッチバックして，空間にのみ上部ゲート電極となる金属を残すことにより，下部ゲート電極上部にゲート接合部より幅の広い上部ゲート電極を形成する工程と，上部ゲート電極をマスクとして露出した第２の絶縁膜を除去する工程と，露出した第２の絶縁膜をエッチングした後，上部ゲート電極をマスクとして露出した第１の絶縁膜をエッチングする工程と，を含むことを特徴とする半導体装置の製造方法が提供される。
【００１１】
ここで，下部ゲート電極を覆う第１の絶縁膜を，下部ゲート電極周辺部の段差がなくならない程度に下部ゲート電極より厚く形成することもできる。その後は上記と同様に，第２の絶縁膜を下部ゲート電極の段差が平坦化される厚さに形成する。第１の絶縁膜を下部ゲート電極より厚く形成しても下部ゲート電極周辺部の段差を残しておくのは，エッチバックで下部ゲート電極上部のみに第１の絶縁膜を露出させるためである。
【００１２】
また，第１の絶縁膜のエッチング条件は，第２の絶縁膜が殆どエッチングされない条件であることが好ましい。それにより，第２の絶縁膜をマスクに第１の絶縁膜をエッチングすることができる。
【００１３】
さらに，下部ゲート電極及び上部ゲート電極は，ポリシリコンであって，第１の絶縁膜をエッチングする工程の後に，上部ゲート電極を覆う高融点金属を形成する工程と，上部ゲート電極を熱処理によりシリサイド化する工程と，未反応の高融点金属を除去する工程と，をさらに含むことにより，ポリシリコンゲートのシリサイド化工程に適用することができる。このとき，高融点金属は，チタン，またはコバルトであることが望ましい。さらに，上部ゲート電極は，ノンドープポリシリコンであることが好ましく，シリサイド化の際に不純物がシリサイドの反応を阻害するのを防ぐことができる。
【００１４】
こうして，シリサイド化工程を有するポリシリコンゲートの製造方法において，細線化したポリシリコンゲートの上部にゲート接合部より幅の広いポリシリコン領域を，フォトリソグラフィ工程は一切用いず，膜の形成工程とエッチング工程とのみでセルフアラインに形成できるので，工程が短縮され，歩留まり良く，つまりは低コストに製造することができる。また，ゲート上部の幅広部分で完全なシリサイド化ができるので，ゲート抵抗を低減することができる。
【００１６】
まず，例えばシリコンの半導体基板の素子形成領域に，所望の閾値電圧（Ｖｔ）を得るために，不純物注入（図示せず）を行う。その後，フォトリソグラフィやエッチング等の工程を経て，設計値のゲート長（０．１５μｍ程度）を有する下部ゲート電極として，例えばポリシリコンゲート１０１を形成する（図２（ａ））。ゲートの高さは，１５０ｎｍ程度が好ましい。
【００１７】
【発明の実施の形態】
以下に添付図面を参照しながら，本発明にかかる半導体装置の製造方法の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００１８】
（第１の実施の形態）
第１の実施の形態にて形成したゲート部の断面図を図１に示した。また，図１のゲート形成するための工程断面図を図２（ａ）〜（ｄ），図３（ｅ）〜（ｇ）図４（ｈ）〜（ｊ）に示す。
【００１９】
まず，例えばシリコンの半導体基板の素子形成領域に，所望の閾値電圧（Ｖｔ）を得るために，不純物注入（図示せず）を行う。その後，フォトリソグラフィやエッチング等の工程を経て，設計値のゲート長（０．１５μｍ程度）を有する下部ゲートとして第１のポリシリコン，例えばポリシリコンゲート１０１を形成する（図２（ａ））。ゲートの高さは，１５０ｎｍ程度が好ましい。
【００２０】
その後，リーク電流を低減し信頼性を向上するＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を得るために，ポリシリコンゲート１０１をマスクにソース，ドレイン領域に不純物注入を行い，例えば低濃度の浅いｎ型層を形成する。
【００２１】
その後，上部ゲート電極として，全面にノンドープポリシリコン１０７を空間１０５を埋め込むように形成する（図３（ｇ））。ここでノンドープポリシリコンを形成するのは，不純物が混入したポリシリコンを用いると，シリサイド化の際に不純物がシリサイドの反応を阻害して低抵抗化を妨げてしまうためである。この時，ノンドープポリシリコン１０７の厚さは２００ｎｍ程度に形成することにより，ノンドープポリシリコン１０７の表面は空間１０５上の窪みも平坦化されている。さらにエッチバックにより，酸化膜１０４が露出するように，ノンドープポリシリコン１０７をエッチングして，空間１０５部のみにノンドープポリシリコン１０８を残す（図４（ｈ））。この空間１０５部に残ったノンドープポリシリコン１０８が上部ゲート電極となる。
【００２２】
その後，窒化膜１０３上から不純物注入を行い，ＬＤＤ構造のソース，ドレイン領域コンタクト部に，例えば高濃度の深いｎ型層を形成する。更に，窒化膜１０３上に全面に，第２の絶縁膜として，例えば酸化膜１０４をＣＶＤ法を用いて厚く，例えば３００ｎｍ程度形成する。この時，酸化膜１０４の厚さによりゲート段差部周辺の酸化膜１０４の表面が平坦化されていることが好ましい（図２（ｄ））。次に，平坦化されたて酸化膜１０４の全面をドライエッチング法を用いて，エッチバックする。
【００２３】
図３（ｅ）に示すようにゲートポリシリコン１０１上部の窒化膜１０３が露出するまでエッチバックした後，酸化膜は殆どエッチングされず，窒化膜のみがエッチングされるようにドライエッチングのガス種を変えて，露出している窒化膜１０３のみをエッチングする。この時，ゲートポリシリコン１０１の上部が露出するまでエッチングを行い，酸化膜１０４とゲートポリシリコン１０１と窒化膜１０３とに囲まれた，図３（ｆ）に示す空間１０５が形成される。
【００２４】
その後，第２のポリシリコンとして，全面にノンドープポリシリコン１０７を空間１０５を埋め込むように形成する（図３（ｇ））。ここでノンドープポリシリコンを形成するのは，不純物が混入したポリシリコンを用いると，シリサイド化の際に不純物がシリサイドの反応を阻害して低抵抗化を妨げてしまうためである。この時，ノンドープポリシリコン１０７の厚さは２００ｎｍ程度に形成することにより，ノンドープポリシリコン１０７の表面は空間１０５上の窪みも平坦化されている。さらにエッチバックにより，酸化膜１０４が露出するように，ノンドープポリシリコン１０７をエッチングして，空間１０５部のみにノンドープポリシリコン１０８を残す（図４（ｈ））。この空間１０５部に残ったノンドープポリシリコン１０８が上部ゲート電極となる。
【００２５】
引き続き，酸化膜のみがエッチングされるようにガスを変更し，酸化膜１０４を除去し，さらに窒化膜のみがエッチングされるようにガス種を変更し，ノンドープポリシリコン１０８をマスクとして，窒化膜１０３をエッチングし，ゲート側壁には室化膜サイドウォール１０６が形成される（図４（ｉ））。ただしこの時，等方性のエッチングを用いて，室化膜サイドウォール１０６がエッチングされても構わない。
【００２６】
次に，スパッタ法により全面に，高融点金属の例えば，チタン（またはコバルト）１０９を２０ｎｍ程度生成する（図４（ｊ））。さらに例えば５２０℃と８５０℃との２段階の短時間アニール，ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｅａｌｉｎｇ）を行い，ノンドープポリシリコン１０８をシリサイド化させ，チタンシリサイド（またはコバルトシリサイド）１１０を形成する。この時，拡散層領域も同時にシリサイド化され，低抵抗化される。その後未反応のチタン，またはコバルトを除去して，図１のゲートを形成することができる。
【００２７】
以上説明したように，下部ゲート電極上に幅の広い上部ゲート電極を形成する方法として，従来はフォトリソグラフィとエッチングを用いていたが，本実施の形態では，各種膜の形成とエッチバックとのみにより，セルフアラインに実現しており，簡単に，歩留まり良く形成することができる。また，フォトリソグラフィ工程を用いないので，ゲートの細線化が一層進んでも対応が可能であり，さらに，大幅な工程削減が可能となる。
【００２８】
また，シリサイド化ゲートの場合，拡散層領域への不純物注入の際に同時に不純物注入された下部ゲートでのシリサイド化は行わず，ゲート上部に形成された幅の広いノンドープポリシリコンがシリサイド化される。これにより，従来，不純物注入によって阻害されていたポリシリコンのシリサイド化が，ノンドープポリシリコンでは阻害されることなく反応が起こるため，完全に低抵抗化が実現できる。
【００２９】
さらにＣＭＯＳの場合，従来ＮＭＯＳとＰＭＯＳで打ち込まれる不純物の違いから，シリサイド化の反応の違いにより形状にばらつきが生じていたが，本実施の形態では，ゲート上部の幅の広いノンドープポリシリコンには不純物注入されない上に，ＮＭＯＳ，ＰＭＯＳ両方ともノンドープポリシリコンをシリサイド化するため，形状，抵抗にばらつきが生じない。
【００３０】
（第２の実施の形態）
第２の実施の形態にて形成したゲート部の工程断面図を図５（ａ）〜（ｄ），図６（ｅ）〜（ｇ），図７（ｈ）〜（ｊ）に示す。
【００３１】
第１の実施の形態と同様に，まず，下部ゲート電極として設計値のゲート長を有する第１のポリシリコン，例えば矩形状のゲートポリシリコン２０１を約１５０ｎｍ程度の高さに形成する（図５（ａ））。その後，ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｏｒａｉｎ）構造を得るために，ゲートポリシリコン２０１をマスクにソース，ドレイン領域に不純物注入を行い，例えば低濃度の浅いｎ型層を形成する。
【００３２】
次に，基板全面に，第１の絶縁膜として，例えば窒化膜２０２をＣＶＤ法を用いてゲートポリシリコン２０１を覆うように形成する（図５（ｂ））。ただし，窒化膜２０２の厚さは，ゲートポリシリコン２０１の高さよりも厚く，かつゲートポリシリコン２０１周辺の段差が残る厚さに形成する。この時，窒化膜２０２の厚さは，２００ｎｍ程度であることが好ましい。
【００３３】
さらに，窒化膜２０２上に，第２の絶縁膜として，例えば酸化膜２０３をＣＶＤ法により，厚さ３００ｎｍ程度に面に形成する（図５（ｃ））。この時ゲートポリシリコン２０１上部の酸化膜２０３の段差は酸化膜２０３の厚みにより緩和され，室化膜２０２の段差より小さくなって平坦化されていることが好ましい。
【００３４】
その後，平坦化した酸化膜２０３をエッチバックし，ゲートポリシリコン２０１上の窒化膜２０２を露出させる（図５（ｄ））。引き続き，エッチングのガス種を変え，露出した部分の室化膜２０２のみをエッチングし，ゲートポリシリコン２０１を露出させる（図６（ｅ））。こうして，ゲートポリシリコン２０１上に空間２０５が形成される。
【００３５】
その後，第２のポリシリコンとして，全面にノンドープポリシリコン２０６を形成し，空間２０５を埋め込む（図６（ｆ））。この時ノンドープポリシリコン２０６は，空間２０５上の窪みも平坦化されるように２００ｎｍ程度の厚さに形成する。その後，酸化膜２０３が露出するまで，全面をエッチバックし，空間２０５内のみにノンドープポリシリコン２０７が残される（図６（ｇ））。これが上部ゲート電極となる。
【００３６】
引き続きエッチングガスを変え，酸化膜２０３，窒化膜２０２を除去する。この時，ゲートポリシリコン２０１上のノンドープポリシリコン２０７がマスクとなり，ゲート側壁には室化膜サイドウオール２０８が形成される（図７（ｈ））。ただしこの時，等方性のエッチングにより室化膜サイドウオール２０８がエッチングされてしまっても構わない。さらに，ＬＤＤ構造を得るために，ノンドープポリシリコン２０７をマスクに，ソース，ドレイン領域に不純物注入を行い，例えば高濃度の深いｎ型層を形成する。
【００３７】
その後，スパッタ法により全面にチタン（またはコバルト）２０９を生成し（図７（ｉ）），ＲＴＡによりゲート上ノンドープポリシリコン２０７をシリサイド化させ，チタンシリサイド（またはコバルトシリサイド）２１０を形成する。この時，拡散層領域も同時にシリサイド化される。その後未反応のチタン，またはコバルトを除去して図７（ｊ）のゲートを形成することができる。
【００３８】
こうして，第１の実施の形態と同様に，細線ゲート上部に幅の広いポリシリコンをフォトリソグラフィ工程を用いることなく形成することができるので，ゲート形成の工数を削減でき，歩留まりを向上させることができる。
【００３９】
また，第１の実施の形態では，全面に室化膜を生成後，ゲート上に室化膜が残るように室化膜をエッチバックしていたが，この方法では，エッチングレートの違いやパタン密度の違いにより，部分的にゲート上に窒化膜が残らない箇所が生じ，その後，酸化膜を形成し，この酸化膜をエッチバックすることによって得られる酸化膜で囲まれた空間が形成されず，ノンドープポリシリコンが埋め込まれないといった不具合が生じる可能性があった。これに対し，第２の実施の形態では全面に室化膜を生成した後，その上に酸化膜を生成することにより，ゲート上部の酸化膜の段差は緩和されることになり，その後のエッチバック工程で，確実にゲート上の窒化膜を露出させることができ，窒化膜をエッチバック後，酸化膜で囲まれた空間が形成され，ゲート上にノンドープポリシリコンを埋め込むことができる。
【００４０】
以上，添付図面を参照しながら本発明にかかる半導体装置の製造方法の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００４１】
また，第１の実施形態や第２の実施形態を用い，シリサイド化を必要としない一般的なＴ型ゲート電極を形成することもできる。この場合，下部ゲート電極はゲートになりうる各種の金属に対応し，第１の実施形態や第２の実施形態のシリサイド化工程は不要である。
【００４２】
【発明の効果】
以上説明したように本発明によれば，ゲート上部に幅の広い領域を形成する半導体装置の製造方法において，フォトリソグラフィ工程を用いず，膜の形成工程とエッチング工程とのみでセルフアラインに形成できるので，工程が簡単で，歩留まり良く，低コストに製造することができる。
【図面の簡単な説明】
【図１】第１の実施の形態にかかるシリサイドゲートの概略断面図である。
【図２】第１の実施の形態にかかるシリサイドゲートの概略工程断面図であり，（ａ）はゲート形成した後の図，（ｂ）は窒化膜形成した後の図，（ｃ）は窒化膜をエッチングした後の図，（ｄ）はゲートを覆う窒化膜上に，酸化膜を形成した後の図である。
【図３】第１の実施の形態にかかるシリサイドゲートの概略工程断面図であり，（ｅ）は酸化膜をエッチバックし，窒化膜を露出した後の図，（ｆ）はゲート上の窒化膜を除去した後の図，（ｇ）は，ノンドープポリシリコンを形成した後の図である。
【図４】第１の実施の形態にかかるシリサイドゲートの概略工程断面図であり，（ｈ）は，ノンドープポリシリコンをエッチバックした後の図，（ｉ）は，酸化膜と窒化膜をエッチングした後の図，（ｊ）はチタン（コバルト）を形成した後の図である。
【図５】第２の実施の形態にかかるシリサイドゲートの概略工程断面図であり，（ａ）はゲート形成した後の図，（ｂ）は窒化膜形成した後の図，（ｃ）は酸化膜形成した後の図，（ｄ）は酸化膜をエッチバックした後の図である。
【図６】第２の実施の形態にかかるシリサイドゲートの概略工程断面図であり，（ｅ）は窒化膜を形成した後の図，（ｆ）はノンドープポリシリコンを形成した後の図，（ｇ）はノンドープポリシリコンをエッチバックした後の図である。
【図７】第２の実施の形態にかかるシリサイドゲートの概略工程断面図であり，（ｈ）は酸化膜と窒化膜とをエッチングした後の図，（ｉ）はチタン（コバルト）を形成した後の図，（ｊ）は未反応のチタン（コバルト）を除去した後の図である。
【図８】従来技術によるシリサイドゲートの概略工程断面図であり，（ａ）はゲート形成し，窒化膜のサイドウォールを形成した後の図，（ｂ）はチタン（コバルト）を形成した後の図，（ｃ）はゲートをシリサイド化し，未反応のチタン（コバルト）を除去した後の図である。
【符号の説明】
１０１ ゲートポリシリコン
１０２ 窒化膜
１０３ 窒化膜
１０４ 酸化膜
１０５ 空間
１０６ 窒化膜サイドウォール
１０７ ノンドープポリシリコン
１０８ ノンドープポリシリコン
１０９ チタン（またはコバルト）
１１０ チタンシリサイド（またはコバルトシリサイド）
【発明の属する技術分野】
本発明は，Ｔ型ゲート電極を有する半導体装置の製造方法，特にトランジスタのゲート狭幅化に伴うゲートシリサイド細線化による高抵抗を防止する構造を有する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年，半導体デバイスの高性能化に伴いトランジスタゲートの細線化が進んでいる。従来のチタンシリサイド若しくはコバルトシリサイドのゲート形成，及び構造は，図８に示すように，ポリシリコンによるゲート３０１形成後，ゲート３０１側壁に窒化膜のサイドウオール３０２を形成する（図８（ａ））。その後全面にチタン，またはコバルト３０３をスパッタ法により形成し（図８（ｂ）），熱処理によりゲート上および拡散層上をシリサイド化した後，未反応のチタン，またはコバルトを除去し，シリサイド化したゲート３０４を形成していた（図８（ｃ））。
【０００３】
しかし，図８に示すような従来の構造及び製造方法では，ゲート長が短くなるにつれて，チタン，またはコバルトとの反応が起こるポリシリコン領域，つまりシリサイド化される領域も狭くなってしまう。シリサイド化の領域が狭くなると，完全にシリサイド化されないまま反応が終了してしまい，ゲート長が広い場合に比べ，比較的高抵抗のゲートが形成されてしまう。
【０００４】
また，工程上ゲート３０１側壁に窒化膜のサイドウオール３０２を形成後に，ゲート３０１とサイドウオール３０２とをマスクに，ソース，ドレイン拡散領域の不純物注入を行うが，この時ゲート３０１にも同時に不純物が注入されてしまう。この不純物が，シリサイド化する際に，シリサイドの反応を阻害して低抵抗化を妨げてしまう。特に，ヒ素（Ａｓ）は，ボロン（Ｂ）に比べて，チタンシリサイドの相転移を抑制し，その低抵抗化を妨げることが知られている。
【０００５】
また，ＣＭＯＳトランジスタの場合には，ＮＭＯＳとＰＭＯＳに注入される不純物が異なるため，それぞれのゲートシリサイドの出来にばらつきが生じる。また，ゲート抵抗にもばらつきが生じるので，均一な特性の素子を得ることができないという不具合があった。。
【０００６】
このようなゲート細線化時の不具合を解決する方法として，例えば，下記の特許文献１や特許文献２に含まれるように，細線化したゲート上部の幅を広く形成する，いわゆるＴ型ゲート電極形成方法がある。これにより，ゲート接合部は細線化したまま，上部の幅広の領域でシリサイド化が完全に進み，所望のゲート抵抗を得ることができる。
【０００７】
【特許文献１】
特開２０００−３６５９４号公報
【特許文献２】
特開平５−６３００２号公報
【特許文献３】
特開平１０−３３５６５１号公報
【０００８】
【発明が解決しようとする課題】
ところが，従来は，細線化したゲート上部にゲート接合部より幅の広い領域を形成する方法として，フォトリソグラフィ工程を用いており，細線化した下部ゲート電極上に幅広の上部ゲート電極領域を製作するのは高精度の目合わせが要求され，またウェハ面内均一に，歩留まり良く製造するのは難しく，コストの増加を招くものであった。
【０００９】
本発明は，従来の半導体装置の製造方法に関する上記問題点に鑑みてなされたものであり，本発明の目的は，上部に幅の広い領域を有するＴ型ゲート電極の形成方法において，形成工程が簡単であり，ウェハ面内で均一に歩留まり良く形成できて，製造コストを削減できる，新規かつ改良された半導体装置の製造方法を提供することである。
【００１０】
【課題を解決するための手段】
上記課題を解決するため，本発明の第１の観点によれば，半導体基板上に下部ゲート電極を形成する工程と，下部ゲート電極を覆う第１の絶縁膜を下部ゲート電極厚さよりも薄く形成する工程と，第１の絶縁膜上に下部ゲート電極周辺部の段差が平坦化される程度に厚く第２の絶縁膜を形成する工程と，第２の絶縁膜をドライエッチング法によりエッチバックして第１の絶縁膜を露出する工程と，露出した部分の第１の絶縁膜をエッチングし，下部ゲート電極を露出して空間を形成する工程と，空間を埋め込み，空間部の段差が平坦化される程度に厚く，上部ゲート電極となるポリシリコンを形成する工程と，上部ゲート電極となるポリシリコンを第２の絶縁膜が露出するまでエッチバックして，空間にのみ上部ゲート電極となる金属を残すことにより，下部ゲート電極上部にゲート接合部より幅の広い上部ゲート電極を形成する工程と，上部ゲート電極をマスクとして露出した第２の絶縁膜を除去する工程と，露出した第２の絶縁膜をエッチングした後，上部ゲート電極をマスクとして露出した第１の絶縁膜をエッチングする工程と，を含むことを特徴とする半導体装置の製造方法が提供される。
【００１１】
ここで，下部ゲート電極を覆う第１の絶縁膜を，下部ゲート電極周辺部の段差がなくならない程度に下部ゲート電極より厚く形成することもできる。その後は上記と同様に，第２の絶縁膜を下部ゲート電極の段差が平坦化される厚さに形成する。第１の絶縁膜を下部ゲート電極より厚く形成しても下部ゲート電極周辺部の段差を残しておくのは，エッチバックで下部ゲート電極上部のみに第１の絶縁膜を露出させるためである。
【００１２】
また，第１の絶縁膜のエッチング条件は，第２の絶縁膜が殆どエッチングされない条件であることが好ましい。それにより，第２の絶縁膜をマスクに第１の絶縁膜をエッチングすることができる。
【００１３】
さらに，下部ゲート電極及び上部ゲート電極は，ポリシリコンであって，第１の絶縁膜をエッチングする工程の後に，上部ゲート電極を覆う高融点金属を形成する工程と，上部ゲート電極を熱処理によりシリサイド化する工程と，未反応の高融点金属を除去する工程と，をさらに含むことにより，ポリシリコンゲートのシリサイド化工程に適用することができる。このとき，高融点金属は，チタン，またはコバルトであることが望ましい。さらに，上部ゲート電極は，ノンドープポリシリコンであることが好ましく，シリサイド化の際に不純物がシリサイドの反応を阻害するのを防ぐことができる。
【００１４】
こうして，シリサイド化工程を有するポリシリコンゲートの製造方法において，細線化したポリシリコンゲートの上部にゲート接合部より幅の広いポリシリコン領域を，フォトリソグラフィ工程は一切用いず，膜の形成工程とエッチング工程とのみでセルフアラインに形成できるので，工程が短縮され，歩留まり良く，つまりは低コストに製造することができる。また，ゲート上部の幅広部分で完全なシリサイド化ができるので，ゲート抵抗を低減することができる。
【００１６】
まず，例えばシリコンの半導体基板の素子形成領域に，所望の閾値電圧（Ｖｔ）を得るために，不純物注入（図示せず）を行う。その後，フォトリソグラフィやエッチング等の工程を経て，設計値のゲート長（０．１５μｍ程度）を有する下部ゲート電極として，例えばポリシリコンゲート１０１を形成する（図２（ａ））。ゲートの高さは，１５０ｎｍ程度が好ましい。
【００１７】
【発明の実施の形態】
以下に添付図面を参照しながら，本発明にかかる半導体装置の製造方法の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００１８】
（第１の実施の形態）
第１の実施の形態にて形成したゲート部の断面図を図１に示した。また，図１のゲート形成するための工程断面図を図２（ａ）〜（ｄ），図３（ｅ）〜（ｇ）図４（ｈ）〜（ｊ）に示す。
【００１９】
まず，例えばシリコンの半導体基板の素子形成領域に，所望の閾値電圧（Ｖｔ）を得るために，不純物注入（図示せず）を行う。その後，フォトリソグラフィやエッチング等の工程を経て，設計値のゲート長（０．１５μｍ程度）を有する下部ゲートとして第１のポリシリコン，例えばポリシリコンゲート１０１を形成する（図２（ａ））。ゲートの高さは，１５０ｎｍ程度が好ましい。
【００２０】
その後，リーク電流を低減し信頼性を向上するＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を得るために，ポリシリコンゲート１０１をマスクにソース，ドレイン領域に不純物注入を行い，例えば低濃度の浅いｎ型層を形成する。
【００２１】
その後，上部ゲート電極として，全面にノンドープポリシリコン１０７を空間１０５を埋め込むように形成する（図３（ｇ））。ここでノンドープポリシリコンを形成するのは，不純物が混入したポリシリコンを用いると，シリサイド化の際に不純物がシリサイドの反応を阻害して低抵抗化を妨げてしまうためである。この時，ノンドープポリシリコン１０７の厚さは２００ｎｍ程度に形成することにより，ノンドープポリシリコン１０７の表面は空間１０５上の窪みも平坦化されている。さらにエッチバックにより，酸化膜１０４が露出するように，ノンドープポリシリコン１０７をエッチングして，空間１０５部のみにノンドープポリシリコン１０８を残す（図４（ｈ））。この空間１０５部に残ったノンドープポリシリコン１０８が上部ゲート電極となる。
【００２２】
その後，窒化膜１０３上から不純物注入を行い，ＬＤＤ構造のソース，ドレイン領域コンタクト部に，例えば高濃度の深いｎ型層を形成する。更に，窒化膜１０３上に全面に，第２の絶縁膜として，例えば酸化膜１０４をＣＶＤ法を用いて厚く，例えば３００ｎｍ程度形成する。この時，酸化膜１０４の厚さによりゲート段差部周辺の酸化膜１０４の表面が平坦化されていることが好ましい（図２（ｄ））。次に，平坦化されたて酸化膜１０４の全面をドライエッチング法を用いて，エッチバックする。
【００２３】
図３（ｅ）に示すようにゲートポリシリコン１０１上部の窒化膜１０３が露出するまでエッチバックした後，酸化膜は殆どエッチングされず，窒化膜のみがエッチングされるようにドライエッチングのガス種を変えて，露出している窒化膜１０３のみをエッチングする。この時，ゲートポリシリコン１０１の上部が露出するまでエッチングを行い，酸化膜１０４とゲートポリシリコン１０１と窒化膜１０３とに囲まれた，図３（ｆ）に示す空間１０５が形成される。
【００２４】
その後，第２のポリシリコンとして，全面にノンドープポリシリコン１０７を空間１０５を埋め込むように形成する（図３（ｇ））。ここでノンドープポリシリコンを形成するのは，不純物が混入したポリシリコンを用いると，シリサイド化の際に不純物がシリサイドの反応を阻害して低抵抗化を妨げてしまうためである。この時，ノンドープポリシリコン１０７の厚さは２００ｎｍ程度に形成することにより，ノンドープポリシリコン１０７の表面は空間１０５上の窪みも平坦化されている。さらにエッチバックにより，酸化膜１０４が露出するように，ノンドープポリシリコン１０７をエッチングして，空間１０５部のみにノンドープポリシリコン１０８を残す（図４（ｈ））。この空間１０５部に残ったノンドープポリシリコン１０８が上部ゲート電極となる。
【００２５】
引き続き，酸化膜のみがエッチングされるようにガスを変更し，酸化膜１０４を除去し，さらに窒化膜のみがエッチングされるようにガス種を変更し，ノンドープポリシリコン１０８をマスクとして，窒化膜１０３をエッチングし，ゲート側壁には室化膜サイドウォール１０６が形成される（図４（ｉ））。ただしこの時，等方性のエッチングを用いて，室化膜サイドウォール１０６がエッチングされても構わない。
【００２６】
次に，スパッタ法により全面に，高融点金属の例えば，チタン（またはコバルト）１０９を２０ｎｍ程度生成する（図４（ｊ））。さらに例えば５２０℃と８５０℃との２段階の短時間アニール，ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｅａｌｉｎｇ）を行い，ノンドープポリシリコン１０８をシリサイド化させ，チタンシリサイド（またはコバルトシリサイド）１１０を形成する。この時，拡散層領域も同時にシリサイド化され，低抵抗化される。その後未反応のチタン，またはコバルトを除去して，図１のゲートを形成することができる。
【００２７】
以上説明したように，下部ゲート電極上に幅の広い上部ゲート電極を形成する方法として，従来はフォトリソグラフィとエッチングを用いていたが，本実施の形態では，各種膜の形成とエッチバックとのみにより，セルフアラインに実現しており，簡単に，歩留まり良く形成することができる。また，フォトリソグラフィ工程を用いないので，ゲートの細線化が一層進んでも対応が可能であり，さらに，大幅な工程削減が可能となる。
【００２８】
また，シリサイド化ゲートの場合，拡散層領域への不純物注入の際に同時に不純物注入された下部ゲートでのシリサイド化は行わず，ゲート上部に形成された幅の広いノンドープポリシリコンがシリサイド化される。これにより，従来，不純物注入によって阻害されていたポリシリコンのシリサイド化が，ノンドープポリシリコンでは阻害されることなく反応が起こるため，完全に低抵抗化が実現できる。
【００２９】
さらにＣＭＯＳの場合，従来ＮＭＯＳとＰＭＯＳで打ち込まれる不純物の違いから，シリサイド化の反応の違いにより形状にばらつきが生じていたが，本実施の形態では，ゲート上部の幅の広いノンドープポリシリコンには不純物注入されない上に，ＮＭＯＳ，ＰＭＯＳ両方ともノンドープポリシリコンをシリサイド化するため，形状，抵抗にばらつきが生じない。
【００３０】
（第２の実施の形態）
第２の実施の形態にて形成したゲート部の工程断面図を図５（ａ）〜（ｄ），図６（ｅ）〜（ｇ），図７（ｈ）〜（ｊ）に示す。
【００３１】
第１の実施の形態と同様に，まず，下部ゲート電極として設計値のゲート長を有する第１のポリシリコン，例えば矩形状のゲートポリシリコン２０１を約１５０ｎｍ程度の高さに形成する（図５（ａ））。その後，ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｏｒａｉｎ）構造を得るために，ゲートポリシリコン２０１をマスクにソース，ドレイン領域に不純物注入を行い，例えば低濃度の浅いｎ型層を形成する。
【００３２】
次に，基板全面に，第１の絶縁膜として，例えば窒化膜２０２をＣＶＤ法を用いてゲートポリシリコン２０１を覆うように形成する（図５（ｂ））。ただし，窒化膜２０２の厚さは，ゲートポリシリコン２０１の高さよりも厚く，かつゲートポリシリコン２０１周辺の段差が残る厚さに形成する。この時，窒化膜２０２の厚さは，２００ｎｍ程度であることが好ましい。
【００３３】
さらに，窒化膜２０２上に，第２の絶縁膜として，例えば酸化膜２０３をＣＶＤ法により，厚さ３００ｎｍ程度に面に形成する（図５（ｃ））。この時ゲートポリシリコン２０１上部の酸化膜２０３の段差は酸化膜２０３の厚みにより緩和され，室化膜２０２の段差より小さくなって平坦化されていることが好ましい。
【００３４】
その後，平坦化した酸化膜２０３をエッチバックし，ゲートポリシリコン２０１上の窒化膜２０２を露出させる（図５（ｄ））。引き続き，エッチングのガス種を変え，露出した部分の室化膜２０２のみをエッチングし，ゲートポリシリコン２０１を露出させる（図６（ｅ））。こうして，ゲートポリシリコン２０１上に空間２０５が形成される。
【００３５】
その後，第２のポリシリコンとして，全面にノンドープポリシリコン２０６を形成し，空間２０５を埋め込む（図６（ｆ））。この時ノンドープポリシリコン２０６は，空間２０５上の窪みも平坦化されるように２００ｎｍ程度の厚さに形成する。その後，酸化膜２０３が露出するまで，全面をエッチバックし，空間２０５内のみにノンドープポリシリコン２０７が残される（図６（ｇ））。これが上部ゲート電極となる。
【００３６】
引き続きエッチングガスを変え，酸化膜２０３，窒化膜２０２を除去する。この時，ゲートポリシリコン２０１上のノンドープポリシリコン２０７がマスクとなり，ゲート側壁には室化膜サイドウオール２０８が形成される（図７（ｈ））。ただしこの時，等方性のエッチングにより室化膜サイドウオール２０８がエッチングされてしまっても構わない。さらに，ＬＤＤ構造を得るために，ノンドープポリシリコン２０７をマスクに，ソース，ドレイン領域に不純物注入を行い，例えば高濃度の深いｎ型層を形成する。
【００３７】
その後，スパッタ法により全面にチタン（またはコバルト）２０９を生成し（図７（ｉ）），ＲＴＡによりゲート上ノンドープポリシリコン２０７をシリサイド化させ，チタンシリサイド（またはコバルトシリサイド）２１０を形成する。この時，拡散層領域も同時にシリサイド化される。その後未反応のチタン，またはコバルトを除去して図７（ｊ）のゲートを形成することができる。
【００３８】
こうして，第１の実施の形態と同様に，細線ゲート上部に幅の広いポリシリコンをフォトリソグラフィ工程を用いることなく形成することができるので，ゲート形成の工数を削減でき，歩留まりを向上させることができる。
【００３９】
また，第１の実施の形態では，全面に室化膜を生成後，ゲート上に室化膜が残るように室化膜をエッチバックしていたが，この方法では，エッチングレートの違いやパタン密度の違いにより，部分的にゲート上に窒化膜が残らない箇所が生じ，その後，酸化膜を形成し，この酸化膜をエッチバックすることによって得られる酸化膜で囲まれた空間が形成されず，ノンドープポリシリコンが埋め込まれないといった不具合が生じる可能性があった。これに対し，第２の実施の形態では全面に室化膜を生成した後，その上に酸化膜を生成することにより，ゲート上部の酸化膜の段差は緩和されることになり，その後のエッチバック工程で，確実にゲート上の窒化膜を露出させることができ，窒化膜をエッチバック後，酸化膜で囲まれた空間が形成され，ゲート上にノンドープポリシリコンを埋め込むことができる。
【００４０】
以上，添付図面を参照しながら本発明にかかる半導体装置の製造方法の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００４１】
また，第１の実施形態や第２の実施形態を用い，シリサイド化を必要としない一般的なＴ型ゲート電極を形成することもできる。この場合，下部ゲート電極はゲートになりうる各種の金属に対応し，第１の実施形態や第２の実施形態のシリサイド化工程は不要である。
【００４２】
【発明の効果】
以上説明したように本発明によれば，ゲート上部に幅の広い領域を形成する半導体装置の製造方法において，フォトリソグラフィ工程を用いず，膜の形成工程とエッチング工程とのみでセルフアラインに形成できるので，工程が簡単で，歩留まり良く，低コストに製造することができる。
【図面の簡単な説明】
【図１】第１の実施の形態にかかるシリサイドゲートの概略断面図である。
【図２】第１の実施の形態にかかるシリサイドゲートの概略工程断面図であり，（ａ）はゲート形成した後の図，（ｂ）は窒化膜形成した後の図，（ｃ）は窒化膜をエッチングした後の図，（ｄ）はゲートを覆う窒化膜上に，酸化膜を形成した後の図である。
【図３】第１の実施の形態にかかるシリサイドゲートの概略工程断面図であり，（ｅ）は酸化膜をエッチバックし，窒化膜を露出した後の図，（ｆ）はゲート上の窒化膜を除去した後の図，（ｇ）は，ノンドープポリシリコンを形成した後の図である。
【図４】第１の実施の形態にかかるシリサイドゲートの概略工程断面図であり，（ｈ）は，ノンドープポリシリコンをエッチバックした後の図，（ｉ）は，酸化膜と窒化膜をエッチングした後の図，（ｊ）はチタン（コバルト）を形成した後の図である。
【図５】第２の実施の形態にかかるシリサイドゲートの概略工程断面図であり，（ａ）はゲート形成した後の図，（ｂ）は窒化膜形成した後の図，（ｃ）は酸化膜形成した後の図，（ｄ）は酸化膜をエッチバックした後の図である。
【図６】第２の実施の形態にかかるシリサイドゲートの概略工程断面図であり，（ｅ）は窒化膜を形成した後の図，（ｆ）はノンドープポリシリコンを形成した後の図，（ｇ）はノンドープポリシリコンをエッチバックした後の図である。
【図７】第２の実施の形態にかかるシリサイドゲートの概略工程断面図であり，（ｈ）は酸化膜と窒化膜とをエッチングした後の図，（ｉ）はチタン（コバルト）を形成した後の図，（ｊ）は未反応のチタン（コバルト）を除去した後の図である。
【図８】従来技術によるシリサイドゲートの概略工程断面図であり，（ａ）はゲート形成し，窒化膜のサイドウォールを形成した後の図，（ｂ）はチタン（コバルト）を形成した後の図，（ｃ）はゲートをシリサイド化し，未反応のチタン（コバルト）を除去した後の図である。
【符号の説明】
１０１ ゲートポリシリコン
１０２ 窒化膜
１０３ 窒化膜
１０４ 酸化膜
１０５ 空間
１０６ 窒化膜サイドウォール
１０７ ノンドープポリシリコン
１０８ ノンドープポリシリコン
１０９ チタン（またはコバルト）
１１０ チタンシリサイド（またはコバルトシリサイド）
Claims (18)
- 半導体装置の製造方法において；
半導体基板上に下部ゲート電極を形成する工程と，
前記半導体基板上に前記下部ゲート電極を覆う第１の絶縁膜を前記下部ゲート電極厚さよりも薄く形成する工程と，
前記第１の絶縁膜上に第２の絶縁膜を前記下部ゲート電極周辺部の段差が平坦化される厚さに形成する工程と，
前記下部ゲート電極上面に位置する前記第１の絶縁膜が露出するまで，前記第２の絶縁膜を選択的にエッチングする工程と，
前記下部ゲート電極上面が露出するまで，前記ゲート上面に位置する前記第１の絶縁膜を選択的にエッチングする工程と，
前記第１の絶縁膜がエッチングされた空間を埋め込んで，前記第２の絶縁膜上に上部ゲート電極となるポリシリコンを形成する工程と，
前記上部ゲート電極となるポリシリコンをエッチングし，前記第２の絶縁膜を露出して，前記空間に前記上部ゲート電極を残す工程と，
前記上部ゲート電極をマスクとして露出した前記第２の絶縁膜をエッチングする工程と，
露出した前記第２の絶縁膜をエッチングした後，前記上部ゲート電極をマスクとして露出した前記第１の絶縁膜をエッチングする工程と，
を含むことを特徴とする半導体装置の製造方法。 - 前記第１の絶縁膜のエッチング条件は，前記第２の絶縁膜が殆どエッチングされない条件であることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記上部ゲート電極となる金属は，前記空間部の段差が平坦化される厚さに形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 前記空間は，前記前記下部ゲート電極よりも幅が広く形成されることを特徴とする請求項１，２または３のいずれかに記載の半導体装置の製造方法。
- エッチングはドライエッチング法を用いることを特徴とする請求項１，２，３または４のいずれかに記載の半導体装置の製造方法。
- 前記下部ゲート電極及び前記上部ゲート電極は，ポリシリコンであることを特徴とする請求項１，２，３，４または５のいずれかに記載の半導体装置の製造方法。
- 前記第１の絶縁膜をエッチングする工程の後に，
前記上部ゲート電極を覆う高融点金属を形成する工程と，
前記上部ゲート電極を熱処理によりシリサイド化する工程と，
未反応の前記高融点金属を除去する工程と，
をさらに含むことを特徴とする請求項６に記載の半導体装置の製造方法。 - 前記高融点金属は，チタン，またはコバルトであることを特徴とする請求項７に記載の半導体装置の製造方法。
- 前記上部ゲート電極となる金属は，ノンドープポリシリコンであることを特徴とする請求項６，７または８のいずれかに記載の半導体装置の製造方法。
- 半導体装置の製造方法において；
半導体基板上に下部ゲート電極を形成する工程と，
前記半導体基板上に前記下部ゲート電極を覆う第１の絶縁膜を前記下部ゲート電極厚さよりも厚く，前記下部ゲート電極周辺部の段差が残る厚さに形成する工程と，
前記第１の絶縁膜上に第２の絶縁膜を前記下部ゲート電極周辺部の段差が平坦化される厚さに形成する工程と，
前記下部ゲート電極上面に位置する前記第１の絶縁膜が露出するまで，前記第２の絶縁膜を選択的にエッチングする工程と，
前記下部ゲート電極上面が露出するまで，前記ゲート上面に位置する前記第１の絶縁膜を選択的にエッチングする工程と，
前記第１の絶縁膜がエッチングされた空間を埋め込んで，前記第２の絶縁膜上に上部ゲート電極となるポリシリコンを形成する工程と，
前記上部ゲート電極となるポリシリコンをエッチングし，前記第２の絶縁膜を露出して，前記空間に前記上部ゲート電極を残す工程と，
前記上部ゲート電極をマスクとして露出した前記第２の絶縁膜をエッチングする工程と，
露出した前記第２の絶縁膜をエッチングした後，前記上部ゲート電極をマスクとして露出した前記第１の絶縁膜をエッチングする工程と，
を含むことを特徴とする半導体装置の製造方法。 - 前記第１の絶縁膜のエッチング条件は，前記第２の絶縁膜が殆どエッチングされない条件であることを特徴とする請求項１０に記載の半導体装置の製造方法。
- 前記上部ゲート電極となる金属は，前記空間部の段差が平坦化される厚さに形成することを特徴とする請求項１０または１１に記載の半導体装置の製造方法。
- 前記空間は，前記下部ゲート電極よりも幅が広く形成されることを特徴とする請求項１０，１１または１２のいずれかに記載の半導体装置の製造方法。
- エッチングはドライエッチング法を用いることを特徴とする請求項１０，１１，１２または１３のいずれかに記載の半導体装置の製造方法。
- 前記下部ゲート電極及び前記上部ゲート電極は，ポリシリコンであることを特徴とする請求項１０，１１，１２，１３または１４のいずれかに記載の半導体装置の製造方法。
- 前記第１の絶縁膜をエッチングする工程の後に，
前記上部ゲート電極を覆う高融点金属を形成する工程と，
前記上部ゲート電極を熱処理によりシリサイド化する工程と，
未反応の前記高融点金属を除去する工程と，
をさらに含むことを特徴とする請求項１５に記載の半導体装置の製造方法。 - 前記高融点金属は，チタン，またはコバルトであることを特徴とする請求項１６に記載の半導体装置の製造方法。
- 前記上部ゲート電極は，ノンドープポリシリコンであることを特徴とする請求項１５，１６または１７のいずれかに記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002335950A JP3574644B2 (ja) | 2002-11-20 | 2002-11-20 | 半導体装置の製造方法 |
| US10/630,934 US6979634B2 (en) | 2002-11-20 | 2003-07-31 | Manufacturing method for semiconductor device having a T-type gate electrode |
| US11/229,548 US7247549B2 (en) | 2002-11-20 | 2005-09-20 | Manufacturing method for semiconductor device having a T type gate electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002335950A JP3574644B2 (ja) | 2002-11-20 | 2002-11-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004172327A JP2004172327A (ja) | 2004-06-17 |
| JP3574644B2 true JP3574644B2 (ja) | 2004-10-06 |
Family
ID=32290358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002335950A Expired - Fee Related JP3574644B2 (ja) | 2002-11-20 | 2002-11-20 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6979634B2 (ja) |
| JP (1) | JP3574644B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100679829B1 (ko) * | 2005-12-29 | 2007-02-06 | 동부일렉트로닉스 주식회사 | 반도체 소자의 트랜지스터 제조방법 |
| US7510922B2 (en) * | 2006-01-26 | 2009-03-31 | Freescale Semiconductor, Inc. | Spacer T-gate structure for CoSi2 extendibility |
| US20170040233A1 (en) * | 2015-08-04 | 2017-02-09 | Hitachi Kokusai Electric Inc. | Substrate Processing Apparatus and Substrate Processing System |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0563002A (ja) | 1991-08-30 | 1993-03-12 | Nec Corp | パターン形成方法 |
| US5268330A (en) * | 1992-12-11 | 1993-12-07 | International Business Machines Corporation | Process for improving sheet resistance of an integrated circuit device gate |
| JPH0766406A (ja) | 1993-08-25 | 1995-03-10 | Oki Electric Ind Co Ltd | サリサイド型ｍｏｓｆｅｔ及びその製造方法 |
| JP2606143B2 (ja) | 1994-07-22 | 1997-04-30 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5783475A (en) * | 1995-11-13 | 1998-07-21 | Motorola, Inc. | Method of forming a spacer |
| JPH10335651A (ja) | 1997-05-28 | 1998-12-18 | Oki Electric Ind Co Ltd | Ｍｏｓｆｅｔ及びｍｏｓｆｅｔの製造方法 |
| US5783479A (en) * | 1997-06-23 | 1998-07-21 | National Science Council | Structure and method for manufacturing improved FETs having T-shaped gates |
| TW387151B (en) * | 1998-02-07 | 2000-04-11 | United Microelectronics Corp | Field effect transistor structure of integrated circuit and the manufacturing method thereof |
| JP2000036594A (ja) | 1998-07-17 | 2000-02-02 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
| JP3429208B2 (ja) | 1998-11-18 | 2003-07-22 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| FR2797522A1 (fr) | 1999-08-09 | 2001-02-16 | St Microelectronics Sa | Procede de fabrication d'un circuit integre comportant une siliciuration amelioree et circuit integre correspondant |
| US6488163B1 (en) * | 1999-10-01 | 2002-12-03 | Trn Business Trust | Knuckle coupler pin |
| US6180501B1 (en) * | 1999-10-14 | 2001-01-30 | Chartered Semiconductor Manufacturing Ltd. | Method to fabricate a double-polysilicon gate structure for a sub-quarter micron self-aligned-titanium silicide process |
| TW419755B (en) * | 1999-12-10 | 2001-01-21 | Taiwan Semiconductor Mfg | Manufacturing method of T-shaped gate of integrated circuit |
| US6309933B1 (en) * | 2000-06-05 | 2001-10-30 | Chartered Semiconductor Manufacturing Ltd. | Method of fabricating T-shaped recessed polysilicon gate transistors |
| KR100374649B1 (en) * | 2001-08-04 | 2003-03-03 | Samsung Electronics Co Ltd | Structure of semiconductor device and manufacturing method thereof |
| US6448163B1 (en) * | 2000-08-10 | 2002-09-10 | Advanced Micro Devices, Inc. | Method for fabricating T-shaped transistor gate |
-
2002
- 2002-11-20 JP JP2002335950A patent/JP3574644B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-31 US US10/630,934 patent/US6979634B2/en not_active Expired - Fee Related
-
2005
- 2005-09-20 US US11/229,548 patent/US7247549B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004172327A (ja) | 2004-06-17 |
| US20060009032A1 (en) | 2006-01-12 |
| US7247549B2 (en) | 2007-07-24 |
| US20040097074A1 (en) | 2004-05-20 |
| US6979634B2 (en) | 2005-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100476887B1 (ko) | 소오스 및 드레인 영역의 실리사이드층이 확장된 모스트랜지스터 및 그 제조방법 | |
| US7501668B2 (en) | Semiconductor memory devices having contact pads with silicide caps thereon | |
| JP3998893B2 (ja) | Ｔ型素子分離膜の形成方法 | |
| US7338874B2 (en) | Highly integrated semiconductor device with silicide layer that secures contact margin and method of manufacturing the same | |
| US6110771A (en) | Fabrication method of a semiconductor device using self-aligned silicide CMOS having a dummy gate electrode | |
| JP2007019129A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US20060081918A1 (en) | Trench power moset and method for fabricating the same | |
| JP2007165558A (ja) | 半導体装置およびその製造方法 | |
| JPH11135745A (ja) | 半導体装置及びその製造方法 | |
| JPH11284179A (ja) | 半導体装置およびその製造方法 | |
| JP2005109389A (ja) | 半導体装置及びその製造方法 | |
| US7833867B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20020058368A1 (en) | Method of fabricating a dummy gate electrode of an ESD protecting device | |
| US8076203B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3574644B2 (ja) | 半導体装置の製造方法 | |
| US7094694B2 (en) | Semiconductor device having MOS varactor and methods for fabricating the same | |
| US20050212040A1 (en) | Semiconductor device having gate sidewall structure in silicide process and producing method of the semiconductor device | |
| JPH11154749A (ja) | 半導体装置及びその製造方法 | |
| JP3190858B2 (ja) | 半導体装置およびその製造方法 | |
| US6077761A (en) | Method for fabricating a transistor gate with a T-like structure | |
| JPH11345966A (ja) | 半導体装置及びその製造方法 | |
| JPH08264771A (ja) | 半導体装置及びその製造方法 | |
| JPH11297987A (ja) | 半導体装置およびその製造方法 | |
| KR100552859B1 (ko) | 반도체 소자의 제조 방법 | |
| JP5705593B2 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040702 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |