KR19990069047A - 반도체소자 및 이의 제조방법 - Google Patents

반도체소자 및 이의 제조방법 Download PDF

Info

Publication number
KR19990069047A
KR19990069047A KR1019980003066A KR19980003066A KR19990069047A KR 19990069047 A KR19990069047 A KR 19990069047A KR 1019980003066 A KR1019980003066 A KR 1019980003066A KR 19980003066 A KR19980003066 A KR 19980003066A KR 19990069047 A KR19990069047 A KR 19990069047A
Authority
KR
South Korea
Prior art keywords
gate electrode
insulating film
gate insulating
semiconductor substrate
gate
Prior art date
Application number
KR1019980003066A
Other languages
English (en)
Other versions
KR100272528B1 (ko
Inventor
최기수
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR1019980003066A priority Critical patent/KR100272528B1/ko
Priority to US09/164,631 priority patent/US6057582A/en
Priority to JP10282296A priority patent/JPH11238884A/ja
Publication of KR19990069047A publication Critical patent/KR19990069047A/ko
Application granted granted Critical
Publication of KR100272528B1 publication Critical patent/KR100272528B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

게이트전극의 에지부분에 상응하는 게이트절연막의 두께를 두껍게 형성하여 게이트전극의 강한 전계로 인하여 발생할 수 있는 핫캐러어 현상을 방지하여 소자의 신뢰성을 향상시키기 위한 반도체소자를 제공하기 위한 것으로써, 반도체기판과, 상기 반도체기판상의 소정부분에 형성되며 양단부가 중앙부위보다 두껍게 형성되는 게이트절연막과, 상기 게이트절연막상에 형성되며 상기 양단부의 게이트절연막상에서보다 중앙부위에서 두껍게 형성되는 게이트전극과, 상기 게이트전극 양측의 반도체기판 표면내에 형성되는 불순물영역을 포함하여 구성되고 본 발명의 반도체소자 제조방법은 반도체기판상에 게이트절연막을 형성하고, 상기 게이트절연막상에 중앙부위가 두꺼운 게이트전극을 형성하는 공정과, 상기 게이트절연막 양단부의 두께를 확장시키는 공정과, 상기 게이트전극 양측의 반도체기판 표면내에 소오스 및 드레인 불순물영역을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.

Description

반도체소자 및 이의 제조방법
본 발명은 반도체소자에 관한 것으로 특히, 게이트전극 에지부분의 게이트절연막의 두께를 증가시켜 핫-캐리어 효과를 방지함에 따라 소자의 전기적특성을 개선시키는데 적당한 반도체소자및 이의 제조방법에 관한 것이다.
일반적으로 반도체 집적회로에 있어서, 성능이 우수하면서 고집적화된 반도체집적회로를 얻기 위해 반도체 집적회로를 구성하는 트랜지스터의 사이즈를 줄이기 위한 연구가 계속되고 있다.
이러한 노력의 결과로 반도체 집적회로의 제조기술이 서브 마이크론(sub-micron)수준으로 스케일 다운(scale down)되기에 이르렀다.
반도체소자의 축소크기는 수평치수의 축소와 아울러 이에 비례한 수직치수의 축소가 이루어져야 여러소자의 특성들과의 균형을 이룰 수 있다.
즉, 소자의 크기가 줄어들면 예컨대, 트랜지스터에 있어서 소오스와 드레인간의 간격이 가까워지면 원하지 않는 소자의 특성변화가 발생하게 되는데 그 대표적인 것이 숏 채널(short channel)효과이다.
숏 채널효과를 해결하기 위해서는 수평치수(게이트 길이)의 축소와 아울러 수직치수(게이트절연막의 두께, 접합깊이 등)를 줄여야하며, 또한 이에따라 인가전압을 낮추고 기판의 도핑농도를 높이며 특히 채널영역의 도핑 프로파일을 조절하여야 한다.
그러나 소자의 동작전원은 그 소자를 사용하는 전자제품에서 요구하는 값을 만족시켜야 하므로 반도체소자의 치수는 축소되고 있지만 아직 반도체를 사용하는 전자제품에서 요구하는 동작전원은 감소되지 않고 있기 때문에 반도체소자 특히, NMOS트랜지스터의 경우 소오스와 드레인 사이의 간격이 줄어들게 됨에 따라 발생하는 숏 채널효과로 인하여 소오스에서 인가된 전자가 드레인 근처의 급격한 고전계에 의해 가속되어 발생하는 핫 캐리어(hot carrier)에 취약한 구조를 가지게 된다.
이러한 핫 캐리어는 숏 채널과 높은 인가전압에서 기인한 드레인 접합 근처에서 매우 높은 전계가 그 원인이다.
이하, 종래 반도체소자 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 1a 내지 1d는 종래기술에 따른 반도체소자 제조방법을 설명하기 위한 공정단면도이다.
도 1a에 도시한 바와같이, 선택적으로 필드산화막(도시되지 않음)이 형성된 반도체기판(11)상의 활성영역에 게이트절연막(12)을 형성한다.
그리고, 상기 게이트절연막(12)상에 게이트전극용 폴리실리콘층(13)과 캡절연막(14)을 차례로 형성한다.
이어, 도 1b에 도시한 바와같이, 상기 캡절연막(14)상에 포토레지스트(도시되지 않음)를 도포한 후, 노광 및 현상공정으로 상기 포토레지스트를 패터닝한다.
상기 패터닝된 포토레지스트를 마스크로 이용한 식각공정으로 상기 캡 절연막(14), 폴리실리콘층(13)을 차례로 제거하여 게이트전극(13a)을 형성한다.
이후, 도 1c에 도시한 바와같이 상기 게이트전극(13a)을 마스크로 이용한 불순물 이온주입으로 상기 게이트전극(13a)양측의 기판(11)표면내에 LDD영역(15)을 형성한다.
이어서, 상기 게이트전극(13a)을 포함한 반도체기판(11)전면에 절연층을 형성한 후, 상기 절연층을 에치백하여 도 1d에 도시한 바와같이 상기 게이트전극(13a)양측면에 절연측벽(1a)을 형성한다.
그리고, 상기 절연측벽(16) 및 게이트전극(13a)을 마스크로 이용한 불순물 이온주입으로 소오스 및 드레인 불순물영역(17,17a)을 형성한다.
그러나 상기와 같은 종래 반도체소자 제조방법은 소자가 집적화됨에 따라 채널길이가 감소하게 되고, 드레인부근에서 게이트전극에 의한 핫 캐리어 효과를 초래하여 소자의 전기적특성을 저하시키는 문제점이 있었다.
본 발명은 상기한 문제점을 해결하기 위해 안출한 것으로서, 게이트전극 에지부근의 게이트절연막의 두께를 증가시켜 핫 캐리어 효과를 방지함으로써 소자의 전기적특성을 개선시키는데 적당한 반도체소자 및 이의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 1d는 종래기술에 따른 반도체소자 제조방법을 설명하기 위한 공정단면도
도 2는 본 발명에 따른 반도체소자의 구조를 설명하기 위한 구조단면도
도 3a 내지 3d는 본 발명의 제 1 실시예에 따른 반도체소자의 제조방법을 설명하기 위한 공정단면도
도 4a 내지 4d는 본 발명의 제 2 실시예에 따른 반도체소자의 제조방법을 설명하기 위한 공정단면도
도면의 주요부분에 대한 부호의 설명
11,21 : 반도체기판 12,22 : 게이트절연막
13a,23a : 게이트전극 15,25 : LDD영역
16,26: 절연측벽 27 : 소오스 및 드레인 불순물영역
상기의 목적을 달성하기 위한 본 발명의 반도체소자는 반도체기판과, 상기 반도체기판상의 소정부분에 형성되며 양단부가 중앙부위보다 두껍게 형성되는 게이트절연막과, 상기 게이트절연막상에 형성되며 상기 양단부의 게이트절연막상에서보다 중앙부위에서 두껍게 형성되는 게이트전극과, 상기 게이트전극 양측의 반도체기판 표면내에 형성되는 불순물영역을 포함하여 구성되고 본 발명의 반도체소자 제조방법은 반도체기판상에 게이트절연막을 형성하고, 상기 게이트절연막상에 중앙부위가 두꺼운 게이트전극을 형성하는 공정과, 상기 게이트절연막의 양단부의 두께를 확장시키는 공정과, 상기 게이트전극 양측의 반도체기판 표면내에 불순물영역을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명의 반도체소자 및 이의 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명에 따른 반도체소자 구조를 설명하기 위한 구조단면도이다.
도 2에 도시한 바와같이, 반도체기판(21)과, 상기 반도체기판(21)상의 소정부분에 형성되며, 양측이 중앙부에 비해 두껍게 형성된 게이트절연막(22)과, 상기 게이트절연막(22)상에 형성되며, 중앙부위가 양측에 비해 두껍게 형성된 게이트전극(23a)과, 상기 게이트전극(23a)양측의 반도체기판(21)표면내에 형성된 소오스/드레인 불순물영역(27)을 포함하여 구성된다.
여기서, 상기 소오스 및 드레인 불순물영역(27)은 LDD구조를 갖는다.
상기와 같이 구성된 본 발명의 반도체소자 제조방법을 설명하면 다음과 같다.
도 3a 내지 3d는 본 발명의 제 1 실시예에 따른 반도체소자 제조방법을 설명하기 위한 공정단면도이다.
도 3a에 도시한 바와같이, 반도체기판(21)상에 게이트절연막(22)을 형성하고, 상기 게이트절연막(22)상에 게이트전극용 폴리실리콘층(23)을 형성한다.
상기 폴리실리콘층(23)상에 포토레지스트(24)를 도포한 후, 노광 및 현상공정으로 포토레지스트(24)를 패터닝하여 게이트전극영역을 정의한다.
이어, 도 3b에 도시한 바와같이, 상기 패터닝된 포토레지스트(24)를 마스크로 이용한 식각공정으로 상기 폴리실리콘층(23)을 소정깊이로 식각한다.
따라서, 상기 포토레지스트(24)하부의 폴리실리콘층(23)은 식각되지 않고, 그 양측의 폴리실리콘층(23)만이 소정깊이로 식각된다.
이어, 마스크를 사용하지 않고, 상기 폴리실리콘층(23)전면에 저농도의 n-불순물을 주입하여 상기 소정깊이로 식각된 폴리실리콘층(23)에 상응하는 반도체기판(21)표면내에 LDD영역(25)을 형성한다.
그리고, 도 3c에 도시한 바와같이, 상기 포토레지스트(24)를 제거하고, 상기 폴리실리콘층(23)을 포함한 반도체기판(21)전면에 절연막을 증착한 후, 에치백하여 절연측벽(26)을 형성한다.
상기 절연측벽(26)을 마스크로 이용한 식각공정으로 상기 반도체기판(21)의 표면이 노출되도록 상기 잔존하는 폴리실리콘층(23) 및 게이트절연막(22)을 식각하여 게이트전극(23a)을 형성한다.
이어서, 도 3d에 도시한 바와같이, 상기 절연측벽(26) 및 게이트전극(23a)을 포함한 전면에 고농도의 n+불순물을 주입한다.
따라서, 게이트전극(23a)양측의 반도체기판(21) 표면내에 소오스 및 드레인 불순물영역(27)이 형성된다.
이후, 산화공정을 실시하면, 상기 게이트전극(23a)의 에지부분에 상응하는 폴리실리콘층이 윗쪽으로 휘게 된다.
이에따라 게이트전극(23a)의 에지부분에 상응하는 게이트절연막(22)의 두께또한 게이트전극 중앙부분에 비해 더 두껍게 형성된다.
상기와 같이 게이트전극(23a)의 에지부분에 상응하는 게이트절연막(22)의 두께가 두꺼워짐에 따라 드레인 불순물영역(27)부근에서 강한 전계에 의해 발생되는 핫 캐리어 현상을 방지하게 된다.
한편, 도 4a 내지 4d는 본 발명의 제 2 실시예에 따른 반도체소자 제조방법을 설명하기 위한 공정단면도이다.
도 4a에 도시한 바와같이, 반도체기판(21)상에 게이트절연막(22)을 형성하고, 상기 게이트절연막(22)상에 게이트전극용 폴리실리콘층(23)을 차례로 적층형성한다.
이후, 폴리실리콘층(23)상에 포토레지스트(24)를 도포한 후, 노광 및 현상공정으로 패터닝하여 게이트전극영역을 정의한다.
도 4b에 도시한 바와같이, 상기 패터닝된 포토레지스트(24)를 마스크로 이용한 식각공정으로 폴리실리콘층(23)을 선택적으로 제거하여 게이트전극(23a)을 형성한다.
이후, 상기 포토레지스트(24)를 제거한 후, 상기 게이트전극(23a)을 포함한 기판(21)전면에 다시 포토레지스트(24a)를 도포한다.
노광 및 현상공정으로 상기 게이트전극(23a)의 양쪽 에지부분중 어느 한쪽 에지부분이 노출되도록 포토레지스트(24a)를 패터닝한다.
도 4c에 도시한 바와같이, 상기 포토레지스트(24a)를 마스크로 이용한 식각공정으로 노출된 게이트전극(23a)의 에지부분을 소정깊이로 식각한다.
그리고, 상기 게이트전극(23a)을 마스크로 이용하여 저농도의 n_불순물을 주입하면, 상기 게이트전극(23a)양측의 반도체기판(21)표면내에 LDD영역(25)이 형성된다.
이후, 도 4d에 도시한 바와같이, 상기 포토레지스트(24a)를 제거한 후, 산화공정을 실시하면, 소정부분 식각된 게이트전극(23a)의 에지부분이 윗쪽으로 휘게 된다.
이는 상기 에지부분의 게이트전극(23a)의 두께가 얇기 때문에 산화공정시 게이트절연막(22)의 에지부분이 더 활발하게 산화되기 때문이다.
따라서, 상기 소정부분 식각된 게이트전극(23a)의 에지부분에 상응하는 게이트절연막(22)의 두께가 다른 영역에 비해 더 두껍게 형성된다.
이상과 같이, 산화공정이 완료되고 나면, 상기 게이트전극(23a)을 포함한 반도체기판(21)전면에 절연막을 형성한 후 에치백하여 상기 게이트전극(23a)의 양측면에 절연측벽(26)을 형성한다.
이후, 상기 게이트전극(23a) 및 절연측벽(26)을 마스크로 이용하여 고농도의 n+불순물을 주입하면, 게이트전극(23a)양측의 반도체기판(21)표면내에 소오스 및 드레인 불순물영역(27)이 형성된다.
이상 상술한 바와같이, 본 발명의 반도체소자 및 이의 제조방법은 게이트전극의 에지부분에 상응하는 게이트절연막을 두껍게 형성하여 게이트전극의 강한 전계로 인하여 드레인부근에서 발생할 수 있는 핫 캐리어 현상을 방지하므로 소자의 신뢰성을 향상시키는 효과가 있다.

Claims (4)

  1. 반도체기판과,
    상기 반도체기판상의 소정부분에 형성되며 양단부가 중앙부위보다 두껍게 형성되는 게이트절연막과,
    상기 게이트절연막상에 형성되며 상기 양단부의 게이트절연막상에서보다 중앙부위에서 두껍게 형성되는 게이트전극과,
    상기 게이트전극 양측의 반도체기판 표면내에 형성되는 불순물영역을 포함하여 구성되는 것을 특징으로 하는 반도체소자.
  2. 제 1 항에 있어서,
    상기 양단부의 게이트절연막상에 형성되는 상기 게이트전극은 상기 게이트전극의 중심부를 향하여 경사진 것을 특징으로 하는 반도체소자.
  3. 제 1 항에 있어서,
    상기 게이트절연막은 상기 게이트전극의 일측 에지부위에서만 두껍게 형성됨을 포함하는 것을 특징으로 하는 반도체소자.
  4. 반도체기판상에 게이트절연막을 형성하고, 상기 게이트절연막상에 중앙부가 두꺼운 게이트전극을 형성하는 공정과,
    상기 게이트절연막의 양단부의 두께를 확장시키는 공정과,
    상기 게이트전극 양측의 반도체기판 표면내에 불순물영역을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체소자 제조방법.
KR1019980003066A 1998-02-04 1998-02-04 반도체소자 및 이의 제조방법 KR100272528B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980003066A KR100272528B1 (ko) 1998-02-04 1998-02-04 반도체소자 및 이의 제조방법
US09/164,631 US6057582A (en) 1998-02-04 1998-10-01 Semiconductor device with gate electrode having end portions to reduce hot carrier effects
JP10282296A JPH11238884A (ja) 1998-02-04 1998-10-05 半導体デバイス及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980003066A KR100272528B1 (ko) 1998-02-04 1998-02-04 반도체소자 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR19990069047A true KR19990069047A (ko) 1999-09-06
KR100272528B1 KR100272528B1 (ko) 2000-12-01

Family

ID=19532458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980003066A KR100272528B1 (ko) 1998-02-04 1998-02-04 반도체소자 및 이의 제조방법

Country Status (3)

Country Link
US (1) US6057582A (ko)
JP (1) JPH11238884A (ko)
KR (1) KR100272528B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832706B1 (ko) * 2006-12-11 2008-05-28 동부일렉트로닉스 주식회사 반도체 소자 및 그의 제조방법
KR100866112B1 (ko) * 2002-06-28 2008-10-30 매그나칩 반도체 유한회사 반도체소자의 제조방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7391087B2 (en) * 1999-12-30 2008-06-24 Intel Corporation MOS transistor structure and method of fabrication
JP2001291861A (ja) * 2000-04-05 2001-10-19 Nec Corp Ｍｏｓトランジスタ、トランジスタ製造方法
US6740944B1 (en) * 2001-07-05 2004-05-25 Altera Corporation Dual-oxide transistors for the improvement of reliability and off-state leakage
US6710424B2 (en) 2001-09-21 2004-03-23 Airip RF chipset architecture
US6825684B1 (en) 2002-06-10 2004-11-30 Advanced Micro Devices, Inc. Hot carrier oxide qualification method
US6856160B1 (en) 2002-06-10 2005-02-15 Advanced Micro Devices, Inc. Maximum VCC calculation method for hot carrier qualification
JP2007103837A (ja) * 2005-10-07 2007-04-19 Elpida Memory Inc 非対称構造を有する電界効果型トランジスタを含む半導体装置およびその製造方法
KR101780147B1 (ko) * 2016-04-15 2017-09-20 매그나칩 반도체 유한회사 다중 전압 반도체 소자 및 그 제조 방법
US10115720B2 (en) 2016-04-15 2018-10-30 Magnachip Semiconductor, Ltd. Integrated semiconductor device and method for manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144393A (en) * 1989-04-04 1992-09-01 Mitsubishi Denki Kabushiki Kaisha Structure for a PSD type field effect transistor
JPH0817235B2 (ja) * 1990-08-29 1996-02-21 株式会社東芝 オフセットゲート構造トランジスタおよびその製造方法
JP2744126B2 (ja) * 1990-10-17 1998-04-28 株式会社東芝 半導体装置
US5182619A (en) * 1991-09-03 1993-01-26 Motorola, Inc. Semiconductor device having an MOS transistor with overlapped and elevated source and drain
KR970011744B1 (ko) * 1992-11-04 1997-07-15 마쯔시다덴기산교 가부시기가이샤 상보형 반도체장치 및 그 제조방법
US5330920A (en) * 1993-06-15 1994-07-19 Digital Equipment Corporation Method of controlling gate oxide thickness in the fabrication of semiconductor devices
US5610430A (en) * 1994-06-27 1997-03-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device having reduced gate overlapping capacitance

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100866112B1 (ko) * 2002-06-28 2008-10-30 매그나칩 반도체 유한회사 반도체소자의 제조방법
KR100832706B1 (ko) * 2006-12-11 2008-05-28 동부일렉트로닉스 주식회사 반도체 소자 및 그의 제조방법

Also Published As

Publication number Publication date
US6057582A (en) 2000-05-02
KR100272528B1 (ko) 2000-12-01
JPH11238884A (ja) 1999-08-31

Similar Documents

Publication Publication Date Title
KR100272527B1 (ko) 반도체 소자 및 그 제조방법
US6054357A (en) Semiconductor device and method for fabricating the same
KR100272528B1 (ko) 반도체소자 및 이의 제조방법
JP3049496B2 (ja) Ｍｏｓｆｅｔの製造方法
KR100252858B1 (ko) 반도체소자 및 이의 제조방법
KR100298874B1 (ko) 트랜지스터의형성방법
US5770464A (en) Method for fabricating semiconductor devices having lightly doped drain
KR100198676B1 (ko) 반도체 소자의 트랜지스터의 구조 및 제조방법
KR100235620B1 (ko) 모스 트랜지스터 및 그의 제조방법
JPS6160589B2 (ko)
KR100226770B1 (ko) 반도체 소자의 제조방법
KR0171734B1 (ko) 반도체 소자의 모스 트랜지스터 제조방법
KR940010926B1 (ko) Mos트랜지스터 반도체 장치 및 그의 제조방법
KR100280537B1 (ko) 반도체장치 제조방법
KR0156157B1 (ko) 반도체 소자 제조방법
KR100501935B1 (ko) 제 2 측벽 공정을 이용한 반도체 소자의 제조 방법
KR100423576B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR100252842B1 (ko) 반도체 소자 및 그 제조방법
KR20000032450A (ko) 반도체 소자 제조방법
KR100575611B1 (ko) 이피롬셀 제조방법
KR100518239B1 (ko) 반도체 장치 제조방법
KR100364794B1 (ko) 반도체소자의 제조방법
KR19990041580A (ko) 반도체 소자의 제조방법
KR20010005300A (ko) 반도체소자의 비대칭 트랜지스터 형성방법
JPH10163490A (ja) トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110726

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee