DE10352667B4 - Herstellungsverfahren für eine Halbleiterstruktur mit einem Streifen (Buried Strap) in einem Substrat, der einen vergrabenen, leitenden Kontakt ausbildet, welcher einseitig mit dem Substrat elektrisch verbundenen ist - Google Patents

Herstellungsverfahren für eine Halbleiterstruktur mit einem Streifen (Buried Strap) in einem Substrat, der einen vergrabenen, leitenden Kontakt ausbildet, welcher einseitig mit dem Substrat elektrisch verbundenen ist Download PDF

Info

Publication number
DE10352667B4
DE10352667B4 DE10352667A DE10352667A DE10352667B4 DE 10352667 B4 DE10352667 B4 DE 10352667B4 DE 10352667 A DE10352667 A DE 10352667A DE 10352667 A DE10352667 A DE 10352667A DE 10352667 B4 DE10352667 B4 DE 10352667B4
Authority
DE
Germany
Prior art keywords
trench
filling
barrier layer
substrate
vertical sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10352667A
Other languages
English (en)
Other versions
DE10352667A1 (de
Inventor
Michael Sesterhenn
Stefan Slesazeck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10352667A priority Critical patent/DE10352667B4/de
Publication of DE10352667A1 publication Critical patent/DE10352667A1/de
Application granted granted Critical
Publication of DE10352667B4 publication Critical patent/DE10352667B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385Making a connection between the transistor and the capacitor, e.g. buried strap
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Abstract

Herstellungsverfahren für eine Halbleiterstruktur mit einem Streifen (6) in einem Substrat (1), der einen leitenden, vergrabenen Kontakt (6') ausbildet, welcher einseitig mit dem Substrat (1) elektrisch verbundenen ist, insbesondere für eine Halbleiterspeicherzelle mit einem in dem Substrat (1) vorgesehenen und über den vergrabenen, leitenden Kontakt (6') angeschlossenen Auswahltransistor, mit den Schritten:
(a) Erzeugen einer ersten Barriereschicht (40) in einem unteren Grabenbereich (2') in einem Graben (2) in dem Substrat (1) und Füllen des unteren Grabenbereiches (2') mit einer ersten Füllung (30) über der ersten Barriereschicht (40);
(b) Erzeugen einer zweiten Barriereschicht (41) in einem oberen Grabenbereich (2'') in dem Graben (2) in dem Substrat (1) und Füllen des oberen Grabenbereiches (2'') mit einer zweiten Füllung (31) über der zweiten Barriereschicht (41);
(c) Entfernen der zweiten Füllung (31) in einem zweiten vertikalen Teilgraben (21) des Grabens (2) und Entfernen der zweiten Barriereschicht (41) in einem Bodenbereich (21') des...

Description

  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren für eine Halbleiterstruktur mit einem Streifen (Buried Strap) in einem Substrat, der einen vergrabenen, leitenden Kontakt ausbildet, welcher einseitig mit dem Substrat elektrisch verbundenen ist, insbesondere für eine Halbleiterspeicherzelle mit einem in dem Substrat vorgesehenen und über den vergrabenen, leitenden Kontakt angeschlossenen Auswahltransistor.
  • Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in Bezug auf integrierte Speicherschaltungen in Silizium-Technologie erläutert.
  • Das technische Gebiet der Erfindung betrifft Verfahren zur Herstellung von DRAM-Speicherzellen. Eine DRAM-Speicherzelle weist im Wesentlichen einen Auswahltransistor und einen Speicherkondensator auf. Die Auswahltransistoren in den DRAM-Zellen werden bekanntermaßen als Feldeffekttransistoren (FET) ausgebildet. Der Aufbau eines herkömmlichen Feldeffekttransistors (FET) bildet gleichzeitig einen parasitären Bipolartransistor aus. Bei dem parasitären Bipolartransistor werden der Emitter des parasitären Bipolartransistors und der Kollektor des parasitären Bipolartransistors durch die Source- und Drain-Gebiete des Feldeffekttransistors (FET) ausgebildet, wobei die Basis des parasitären Bipolartransistors durch den Body des Feldeffekttransistors (FET) ausgebildet wird. Ein Leckstrommechanismus tritt auf, wenn der Feldeffekttransistor (FET) derart ausgeführt ist, dass der Body des Feldeffekttransistors keinen eigenen Anschluss besitzt. Durch diesen Leckstrommechanismus kann das gespeicherte Potenzial, welches im Speicherkondensator gespeichert ist, verändert werden und damit geht die Speicherwirkung der DRAM-Speicherzelle verloren. Dieser Leckstrommechanismus ist insbesondere bei vertikalen Auswahltransistoren von großer Bedeutung, da bei vertikalen Auswahltransistoren inhärent kein Bodykontakt mehr gegeben ist.
  • Das genannte Problem wurde bisher umgangen, indem der Body des Auswahltransistors direkt mit dem Substrat verbunden worden ist. Somit konnten Aufladungseffekte verhindert werden. Durch eine immer höher werdende Integration von Bauteilen, und damit auch von DRAM-Speicherzellen, wird es aufgrund der immer kleiner werdenden Abmessungen schwieriger, den Bodykontakt durch eine direkte Verbindung des Auswahltransistorbodys über das Substrat zu realisieren. Bei Vertikaltransistoren besteht die Möglichkeit, den Bodykontakt als Top-Kontakt auszuführen, wobei der Bodykontakt direkt neben dem Kontakt des Auswahltransistors auf der Siliziumoberfläche hergestellt wird. Bei dieser Integrationsvariante wird eine enge Anordnung von „N+"- und „P+"-Kontakten auf der Siliziumoberfläche impliziert, was zu erhöhten Leckströmen und damit auch zu verringerten Retentionzeiten führen kann. Des Weiteren wird aufgrund des Platzbedarfs des Bodykontaktes der Querschnitt des zum Kontakt zugehörigen Diffusionsgebietes eingeschränkt, worauf sich negative Auswirkungen zum einen auf die Transistorperformance und zum anderen auf die Integrierbarkeit der gesamten Halbleitersiliziumstruktur aufgrund kleinerer Prozessfenster ergeben.
  • Zusammenfassend sind Nachteile des Standes der Technik zum einen, dass die Kontaktierung des Auswahltransistors mit dem Speicherkondensator bei Vertikaltransistoren als ein Top-Kontakt ausgeführt werden muss und zum anderen, dass durch die Kontaktierung des Bodys des Feldeffekttransistors (Auswahltransistor) auf der Siliziumoberfläche eine Hochintegration aufgrund von Leckströmen eingeschränkt ist.
  • Die Druckschrift DE 102 19 123 A1 beschreibt ein Verfahren zur Strukturierung keramischer Schichten auf Halbleitersubstraten, wobei in einer verdichteten keramischen Schicht zumindest in Abschnitten Fehlstellen erzeugt werden und die keramische Schicht mit einem Ätzmedium behandelt wird, wobei die keramische Schicht in den mit Fehlstellen versehenen Abschnitten vom Substrat abgetragen wird.
  • Ferner zeigt die Druckschrift DE 101 15 912 A1 ein Verfahren zur Herstellung einer Halbleiteranordnung und eine Verwendung einer Ionenstrahlanlage zur Durchführung dieses Verfahrens.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein einfaches und sicheres Herstellungsverfahren für einen leitenden, vergrabenen Kontakt eines Auswahltransistors mit einem Speicherkondensator und eine Kontaktierung des Bodys des Auswahltransistors, welche ein hohes Integrationspotential auf einem Siliziumhalbleitersubstrat bereitstellt, anzugeben.
  • Die Vorteile des erfindungsgemäßen Verfahrens liegen insbesondere darin, dass Leckströme vermieden und eine höhere Integration des Auswahltransistors und des Speicherkondensators durch den leitenden, vergrabenen Kontakt des Speicherkondensators mit dem Auswahltransistor und die platzsparenden Kontaktierung des Bodys des Auswahltransistors bereitgestellt werden.
  • Die erfindungsgemäße Lösung der Aufgabe wird durch das Herstellungsverfahren für eine Halbleiterstruktur mit einem Streifen in einem Substrat, der einen leitenden, vergrabenen Kontakt ausbildet, welcher einseitig mit dem Substrat elektrisch verbundenen ist, insbesondere für eine Halbleiterspeicherzelle mit einem in dem Substrat vorgesehenen und über den vergrabenen, leitenden Kontakt angeschlossenen Auswahltransistor, mit folgenden Schritten bereitgestellt:
    • – Erzeugen einer ersten Barriereschicht in einem unteren Grabenbereich in einem Graben in dem Substrat und Füllen des unteren Grabenbereiches mit einer ersten Füllung über der ersten Barriereschicht;
    • – Erzeugen einer zweiten Barriereschicht in einem oberen Grabenbereich in dem Graben in dem Substrat und Füllen des obe ren Grabenbereiches mit einer zweiten Füllung über der zweiten Barriereschicht;
    • – Entfernen der zweiten Füllung in einem zweiten vertikalen Teilgraben des Grabens und Entfernen der zweiten Barriereschicht in einem Bodenbereich des zweiten vertikalen Teilgraben;
    • – Durchführen einer Oxidation in dem zweiten vertikalen Teilgraben zum Verändern der Eigenschaften eines Teilbereichs der ersten Füllung zur Ausbildung einer dritten Barriereschicht unterhalb des Bodenbereichs des zweiten vertikalen Teilgrabens;
    • – Isotropes Aufwachsen einer Substratfüllung in dem zweiten vertikalen Teilgraben zum Füllen des zweiten vertikalen Teilgrabens mit der Substratfüllung;
    • – Entfernen der zweiten Füllung und der zweiten Barriereschicht in dem ersten vertikalen Teilgraben des Grabens;
    • – Entfernen eines oberen Teilbereichs der ersten Barriereschicht zur Ausbildung eines Loches am Bodenbereich des ersten vertikalen Teilgrabens;
    • – Versehen des Loches mit einer vierten Barriereschicht;
    • – Füllen des Loches über der vierten Barriereschicht mit der ersten Füllung zur Ausbildung des Streifens;
    • – Vertiefen des ersten vertikalen Teilgrabens durch Entfernen der ersten Füllung und der vierten Barriereschicht, so dass der Bodenbereich des ersten vertikalen Teilgrabens tiefer liegt als der Bodenbereich des zweiten vertikalen Teilgrabens;
    • – Versehen des ersten vertikalen Teilgrabens mit einer fünften Barriereschicht; und
    • – Füllen des ersten vertikalen Teilgrabens mit einer dritten Füllung, so dass der Streifen einen leitenden, vergrabenen Kontakt ausbildet, welcher das Substrat und die erste Füllung kontaktiert.
  • In den Unteransprüchen 2 bis 10 finden sich vorteilhafte Weiterbildungen und Verbesserungen des in Anspruch 1 angegebenen Herstellungsverfahrens.
  • Gemäss einer bevorzugten Weiterbildung ist das Substrat ein Siliziumhalbleitersubstrat, die erste Füllung ein Polysilizium und die zweite Füllung sowie die dritte Füllung ein Siliziumoxid.
  • Gemäss einer weiteren bevorzugten Weiterbildung sind die erste, die dritte und die fünfte Barriereschicht ein Siliziumoxid, die zweite und die vierte Barriereschicht jeweils ein Siliziumnitridliner.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird das Entfernen eins oberen Teilbereichs der ersten Barriereschicht zur Ausbildung eines Loches am Bodenbereich des zweiten vertikalen Teilgrabens durch einen Ionen-Angriff und durch einen anschließenden nasschemischen Entfernungsschritt bereitgestellt.
  • Gemäss einer weiteren bevorzugten Weiterbildung ist das Aufwachsen des Substrates in dem zweiten Teilgraben ein selektiver Epitaxieprozess, bei dem das Siliziumhalbleitersubstrat einseitig im Graben aufgewachsen wird.
  • Gemäss einer weiteren bevorzugten Weiterbildung hat die selektiv aufgewachsene Substratfüllung in dem zweiten Teilgraben für den nachfolgenden Verfahrensschritt die Funktion, eine Ätzbarriere für den zweiten Teilgraben bereitzustellen. Außerdem dient die Substratfüllung gleichzeitig als Kontaktierung des Transistorbodys.
  • Gemäss einer weiteren bevorzugten Weiterbildung ist die Oxidation in dem zweiten Teilgraben zum Verändern der Eigenschaften des Teilbereichs der ersten Füllung eine thermische Oxidation, so dass das freiliegende Polysilizium oxidiert wird.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird das Versehen in einem oberen Grabenbereich mit einer zweiten Barriereschicht und das Füllen des oberen Grabenbereiches mit einer zweiten Füllung über der zweiten Barriereschicht mittels folgender Verfahrenschritte bereitgestellt:
    Beginnend mit einem Abdecken des ersten vertikalen Teilgrabens mit einer ersten Hartmaske, wird die zweite Füllung in dem zweiten Teilgraben des Grabens trocken rückgeätzt und die zweite Barriereschicht in einem Bodenbereich des zweiten Teilgraben wird ebenfalls trocken rückgeätzt.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird das Versehen in einem oberen Grabenbereich mit einer zweiten Barriereschicht und das Füllen des oberen Grabenbereiches mit einer zweiten Füllung über der zweiten Barriereschicht mittels folgender Verfahrenschritte bereitgestellt:
    Beginnend mit einem Versehen des Grabens mit einer zweiten Hartmaske werden die Eigenschaften der zweiten Hartmaske im ersten vertikalen Teilgraben durch eine schräge Ionen-Implantation, wobei die Ionen vorzugsweise Borionen sind, so verändert, dass die zweite Füllung des nicht mit Bor implantierten zweiten vertikalen Teilgrabens selektiv entfernt werden kann.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird ein elektrisches Kontaktieren des Substrates über die Substratfüllung vorgenommen.
  • Ein Vorteil dieser Weiterbildung ist, dass die mittels selektiver Epitaxie aufgewachsenene Substratfüllung zur Herstellung des Bodykontaktes des Auswahltransistors verwendet werden kann, indem der Bodykontakt, vorzugsweise von oben in dem zweiten Teilgraben, elektrisch kontaktiert wird.
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • Es zeigen:
  • 1A7A schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als erste Ausführungsform der vorliegenden Erfindung;
  • 1B7B schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als zweite Ausführungsform der vorliegenden Erfindung;
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
  • Bei den nachstehend beschriebenen Ausführungsformen wird aus Gründen der Übersichtlichkeit auf eine Schilderung der Herstellung des Auswahltransistors verzichtet und lediglich die Bildung des einseitig angeschlossenen vergrabenen Kontakts des Grabenkondensators und die platzeinsparende Kontaktierung des Bodys des Auswahltransistors über die Substratfüllung ausführlich erörtert. Die Schritte der Herstellung des Auswahltransistors sind, falls nicht ausdrücklich anders erwähnt, dieselben wie beim Stand der Technik.
  • 1A bis 7A zeigen schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als erste Ausführungsform der vorliegenden Erfindung.
  • In 1A ist eine schematische Querschnittsansicht eines Siliziumhalbleitersubstrates 1 dargestellt, in welchem ein Graben 2 vorgesehen ist. Im unterem Grabenabschnitt 2' des Grabens 2 ist eine erste Barriereschicht 40, vorzugsweise ein Siliziumoxidliner, erzeugt worden. Der untere Grabenabschnitt 2' des Grabens 2 ist über der ersten Barriereschicht 40 mit einer ersten Füllung 30, vorzugsweise ein Polysilizium, gefüllt.
  • Über dem unteren Grabenabschnitt 2', welcher mit einer ersten Barriereschicht 40 und einer ersten Füllung 30 versehen ist, ist in einem oberen Grabenabschnitt 2'' des Grabens 2 eine zweite Barriereschicht 41, vorzugsweise ein Siliziumnitridliner, erzeugt worden. Über der zweiten Barriereschicht 41 ist der obere Grabenabschnitt 2'' mit einer zweiten Füllung 31, vorzugsweise ein Siliziumoxid, gefüllt. Ein erster vertikaler Teilgraben 20 des Grabens 2 ist mit einer ersten Hartmaske 5 abgedeckt.
  • In 2A ist mit Bezug auf 1A eine schematische Querschnittsansicht eines Prozesszwischenschrittes eines Herstellungsverfahrens als erste Ausführungsform der vorliegenden Erfindung dargestellt. 2A zeigt, dass die zweite Füllung 31 in einem zweiten vertikalen Teilgraben 21 des Grabens 2 entfernt bzw. rückgeätzt wird. Ebenso wird die zweite Barriereschicht 41 in einem Bodenbereich 21' des zweiten vertikalen Teilgrabens 21 entfernt bzw. rückgeätzt. Somit öffnet der zweite vertikale Teilgraben 21 den unteren Grabenabschnitt 2' des Grabens 2, so dass die erste Füllung 30 und die erste Barriereschicht 40 unterhalb des Bodenbereichs 21' des zweiten vertikalen Teilgrabens 21 behandelt werden können.
  • In 3A ist mit Bezug auf 2A eine schematische Querschnittsansicht eines Prozesszwischenschrittes eines Herstellungsverfahrens als erste Ausführungsform der vorliegenden Erfindung dargestellt. 3A zeigt das Ergebnis einer durchgeführten Oxidation in dem zweiten vertikalen Teilgraben 21 zum Verändern der Eigenschaften eines Teilbereichs der ersten Füllung 30 unterhalb des Bodenbereichs 21' des zweiten vertikalen Teilgrabens 21. Bei der Oxidation handelt es sich vorzugsweise um eine thermische Oxidation, bei welcher die freiliegende erste Füllung 30, vorzugsweise das Polysilizium, oxidiert wird. Die oxidierte erste Füllung 30, vorzugsweise Siliziumoxid, bildet unterhalb des Bodenbereichs 21' des zweiten vertikalen Teilgrabens 21 eine dritte Barriereschicht 42 aus. Die dritte Barriereschicht 42 hat die Funktion, oberhalb der ersten Füllung 30 beim nachfolgenden selektiven Epitaxieschritt ein Aufwachsen von Material, vorzugsweise Silizium, zu verhindern.
  • In 4A ist mit Bezug auf 3A eine schematische Querschnittsansicht eines Prozesszwischenschrittes eines Herstellungsverfahrens als erste Ausführungsform der vorliegenden Erfindung dargestellt. 4A zeigt, dass das Substrat 1 in dem zweiten vertikalen Teilgraben 21 selektiv aufgewachsen wird. Das selektiv aufgewachsene Substrat 1 bildet eine Substratfüllung 10 in dem zweiten vertikalen Teilgraben 21 aus. Die aufgewachsene Substratfüllung 10 in dem zweiten vertikalen Teilgraben 21 wird in einem folgenden Prozessschritt als Barriereschicht bzw. Ätzstoppschicht verwendet werden.
  • In 5A ist mit Bezug auf 4A eine schematische Querschnittsansicht eines Prozesszwischenschnittes eines Herstellungsverfahren als erste Ausführungsform der vorliegenden Erfindung dargestellt. In 5A ist das Ergebnis folgender Prozessschritte dargestellt. In einem ersten Schritt wird die zweite Füllung 31 aus dem ersten vertikalen Teilgraben 20 über der Barriereschicht 41 entfernt. In einem zweiten Verfahrensschritt wird in dem ersten vertikalen Teilgraben 20 die Barriereschicht 41 entfernt bzw. rückgeätzt. Bei dieser Entfernung bzw. Rückätzung dient in dem zweiten vertikalen Teilgraben 21 die aufgewachsene Substratfüllung 10 als Ätzstoppschicht. In einem nachfolgenden Prozessschritt wird ein Teilbereich der ersten Barriereschicht 40 unterhalb eines Bodenbereichs 20' des ersten vertikalen Teilgrabens 20 entfernt. Dazu wird zuerst vorzugsweise ein Ionen-Angriff auf diesen oberen Teilbereich der ersten Barriereschicht 40 durchgeführt. Anschließend folgt ein nasschemischer Entfernungsschritt auf die erste Barriereschicht 40 in dem oberen Teilbereich der ersten Barriereschicht 40, um den oberen Teilbereich vollkommen von Material, der ersten Barriereschicht 40, freizulegen. Daraufhin wird dieser freigelegte obere Teilbereich der Barriereschicht 40, ein Loch 7, mit einer vierten Barriereschicht 43, vorzugsweise ein Siliziumnitridliner, versehen. Die vierte Barriereschicht 43 ist vorzugsweise sehr dünn. Anschließend wird über der vierten Barriereschicht 43 in dem Loch 7 eine Lochfüllung 60, vorzugsweise ein amorphes Silizium, angefüllt, so dass ein Band 6 entsteht. In den oberen Grabenabschnitt 2' des ersten vertikalen Teilgrabens 20 überstehenden Materials wird entfernt bzw. rückgeätzt (Etch Back).
  • In 6A ist mit Bezug auf 5A eine schematische Querschnittsansicht eines Prozesszwischenschrittes eines Herstellungsverfahrens als erste Ausführungsform der vorliegenden Erfindung dargestellt. 6A zeigt, dass der erste vertikale Teilgraben 20 durch ein optionales Entfernen eines Teils der ersten Füllung 30, der Lochfüllung 60 und der vierten Barriereschicht 43 in dem unteren Grabenabschnitt 2' vertieft wird, so dass der Bodenbereich 20' des ersten vertikalen Teilgrabens 20 tiefer liegt als der Bodenbereich 21' des zweiten vertikalen Teilgrabens 21. Das optionale Tiefersetzen des ersten vertikalen Teilgrabens 20 hat die Funktion, Leckströme im Betrieb zu vermeiden. Der optional tiefergesetzte erste vertikale Teilgraben 20 wird mit einer fünften Barriereschicht 44, vorzugsweise ein Siliziumoxidliner, versehen.
  • In 7A ist mit Bezug auf 6A eine schematische Querschnittsansicht eines Prozesszwischenschrittes eines Herstellungsverfahrens als erste Ausführungsform der vorliegenden Erfindung dargestellt. 7A zeigt, dass der erste vertikale Teilgraben 20 mit einer dritten Füllung 32, vorzugsweise einem Isolator, angefüllt wird, so dass das Band 6 einen vergrabenen Kontakt 6' ausbildet.
  • 1B bis 7B zeigen schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als zweite Ausführungsform der vorliegenden Erfindung.
  • In 1B ist eine schematische Querschnittsansicht eines Siliziumhalbleitersubstrates 1 dargestellt, in welchem ein Graben 2 vorgesehen ist. Im unterem Grabenabschnitt 2' des Grabens 2 ist eine erste Barriereschicht 40, vorzugsweise ein Siliziumoxid, abgeschieden. Der untere Grabenabschnitt 2' des Grabens 2 ist über der ersten Barriereschicht 40 mit einer ersten Füllung 30, vorzugsweise ein Polysilizium, gefüllt.
  • Über dem unteren Grabenabschnitt 2', welcher mit einer ersten Barriereschicht 40 und einer ersten Füllung 30 versehen ist, ist in einem oberen Grabenabschnitt 2'' des Grabens 2 eine zweite Barriereschicht 41, vorzugsweise ein Siliziumnitridliner, abgeschieden. Über der abgeschiedenen zweiten Barriereschicht 41 ist ein Teil des oberen Grabenabschnitts 2'' mit einer zweiten Füllung 31, vorzugsweise ein Siliziumoxid, gefüllt. Über der zweiten Füllung 31 ist eine zweite Hartmaske 50, vorzugsweise amorphes Silizium, aufgebracht.
  • Auf die Anordnung nach 1B wird eine Ionen-Implantation, vorzugsweise mit Borionen 8, durchgeführt. Diese Ionen-Implantation ist eine schräg vorgenommene Ionen-Implantation, so dass nur der erste vertikale Teilgraben 20 des Grabens 2 mit Ionen 8 implantiert wird. Der zweite vertikale Teilgraben 21 wird nicht mit Ionen 8 implantiert.
  • In 2B ist mit Bezug auf 1B eine schematische Querschnittsansicht eines Prozesszwischenschrittes eines Herstellungsverfahrens als zweite Ausführungsform der vorliegenden Erfindung dargestellt. 2B zeigt, dass innerhalb des zweiten vertikalen Teilgrabens 21 die zweite Hartmaske 50 und die zweite Füllung 31 entfernt werden. Ebenso wird die zweite Barriereschicht 41 in einen Bodenbereich 21' des zweiten vertikalen Teilgrabens 21 entfernt bzw. rückgeätzt. Somit öffnet der zweite vertikale Teilgraben 21 den unteren Grabenabschnitt 2' des Grabens 2, so dass die erste Füllung 30 und die erste Barriereschicht 40 unterhalb des Bodenbereichs 21' des zweiten vertikalen Teilgrabens 21 behandelt werden können.
  • In 3B ist mit Bezug auf 2B eine schematische Querschnittsansicht eines Prozesszwischenschrittes eines Herstellungsverfahrens als zweite Ausführungsform der vorliegenden Erfindung dargestellt. 3B zeigt das Ergebnis einer durchgeführten Oxidation in dem zweiten Teilgraben 21 zum Verändern der Eigenschaften eines Teilbereichs der ersten Füllung 30 unterhalb des Bodenbereichs 21' des zweiten vertikalen Teilgrabens 21. Bei der Oxidation handelt es sich vorzugsweise um eine thermische Oxidation, bei welcher die freiliegende erste Füllung 30, vorzugsweise das Polysilizium, oxidiert wird. Die oxidierte erste Füllung 30, vorzugsweise Siliziumoxid, bildet unterhalb des Bodenbereichs 21' des zweiten vertikalen Teilgrabens 21 eine dritte Barriereschicht 42 aus. Außerdem wird die im ersten vertikalen Teilgraben 20 über der zweiten Füllung 31 liegende zweite Hartmaske 50 ebenso oxidiert. Die dritte Barriereschicht 42 in dem zweiten vertikalen Teilgraben 21 hat die Funktion, die erste Füllung 30 bei einem nachfolgenden Prozessschritt vor Fremdmaterial zu schützen. Des Weiteren wird die Barriereschicht 41 im vertikalen Teilgraben 21 entfernt.
  • In 4B ist mit Bezug auf 3B eine schematische Querschnittsansicht eines Prozesszwischenschrittes eines Herstellungsverfahrens als zweite Ausführungsform der vorliegenden Erfindung dargestellt. 4B zeigt, dass das Substrat 1 in dem zweiten vertikalen Teilgraben 21 selektiv aufgewachsen wird. Das selektiv aufgewachsene Substrat 1 bildet eine Substratfüllung 10 in dem zweiten vertikalen Teilgraben 21 aus. Die aufgewachsene Substratfüllung 10 in dem zweiten vertikalen Teilgraben 21 wird in einem folgenden Prozessschritt als Barriereschicht bzw. Ätzstoppschicht verwendet werden.
  • In 5B ist mit Bezug auf 4B eine schematische Querschnittsansicht eines Prozesszwischenschnittes eines Herstellungsverfahren als zweite Ausführungsform der vorliegenden Erfindung dargestellt. In 5B ist das Ergebnis folgender Prozessschritte dargestellt. In einem ersten Schritt wird die zweite Füllung 31 sowie die darüberliegende Barriereschicht 42 aus dem ersten vertikalen Teilgraben 20 über der Barriereschicht 41 entfernt. In einem zweiten Verfahrensschritt wird in dem ersten vertikalen Teilgraben 20 die Barriereschicht 41 entfernt bzw. rückgeätzt. Bei dieser Entfernung bzw. Rückätzung dient in dem zweiten vertikalen Teilgraben 21 die aufgewachsene Substratfüllung 10 als Ätzstoppschicht. In einem nachfolgenden Prozessschritt wird ein Teilbereich der ersten Barriereschicht 40 unterhalb eines Bodenbereichs 20' des ersten vertikalen Teilgrabens 20 entfernt. Dazu wird zuerst ein Ionen-Angriff auf diesen oberen Teilbereich der ersten Barriereschicht 40 durchgeführt. Anschließend folgt ein nasschemischer Entfernungsschritt auf die erste Barriereschicht 40 in dem oberen Teilbereich der ersten Barriereschicht 40, um den oberen Teilbereich vollkommen von der ersten Barriereschicht 40 freizulegen. Daraufhin wird der freigelegte obere Teilbereich der Barriereschicht 40, ein Loch 7, mit einer vierten Barriereschicht 43, vorzugsweise ein Siliziumnitridliner, versehen. Diese vierte Barriereschicht 43 ist vorzugsweise sehr dünn. Anschließend wird über der vierten Barriereschicht 43 in dem Loch 7 eine Lochfüllung 60, vorzugsweise ein amorphes Silizium, angefüllt. In den oberen Grabenabschnitt 2' des ersten vertikalen Teilgrabens 20 überstehendes Material wird entfernt bzw. rückgeätzt (Etch Back), so dass ein Band 6 entsteht.
  • In 6B ist mit Bezug auf 5B eine schematische Querschnittsansicht eines Prozesszwischenschrittes eines Herstellungsverfahrens als zweite Ausführungsform der vorliegenden Erfindung dargestellt. 6B zeigt, dass der erste vertikale Teilgraben 20 durch ein optionales Entfernen eines Teils der ersten Füllung 30, der Lochfüllung 60 und der vierten Barriereschicht 43 in dem unteren Grabenabschnitt 2' vertieft wird, so dass der Bodenbereich 20' des ersten vertikalen Teilgrabens 20 tiefer liegt als der Bodenbereich 21' des zweiten vertikalen Teilgrabens 21. Das optionale Tiefersetzen des vertikalen Teilgrabens 20 hat die Funktion, Leckströme im Betrieb zu vermeiden. Der optional tiefergesetzte erste vertikale Teilgraben 20 wird mit einer fünften Barriereschicht 44, vorzugsweise ein Siliziumoxidliner, versehen.
  • In 7B ist mit Bezug auf 6B eine schematische Querschnittsansicht eines Prozesszwischenschrittes eines Herstellungsverfahrens als zweite Ausführungsform der vorliegenden Erfindung dargestellt. 7B zeigt, dass der erste vertikale Teilgraben 20 mit einer dritten Füllung 32, vorzugsweise einem Isolator, angefüllt wird, so dass das Band 6 einen vergrabenen Kontakt 6' ausbildet.
  • Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizierbar. So ist das Verfahren auch auf andere Substrate bzw. Trägermaterialien außer Halbleitersubstrate anwendbar.

Claims (10)

  1. Herstellungsverfahren für eine Halbleiterstruktur mit einem Streifen (6) in einem Substrat (1), der einen leitenden, vergrabenen Kontakt (6') ausbildet, welcher einseitig mit dem Substrat (1) elektrisch verbundenen ist, insbesondere für eine Halbleiterspeicherzelle mit einem in dem Substrat (1) vorgesehenen und über den vergrabenen, leitenden Kontakt (6') angeschlossenen Auswahltransistor, mit den Schritten: (a) Erzeugen einer ersten Barriereschicht (40) in einem unteren Grabenbereich (2') in einem Graben (2) in dem Substrat (1) und Füllen des unteren Grabenbereiches (2') mit einer ersten Füllung (30) über der ersten Barriereschicht (40); (b) Erzeugen einer zweiten Barriereschicht (41) in einem oberen Grabenbereich (2'') in dem Graben (2) in dem Substrat (1) und Füllen des oberen Grabenbereiches (2'') mit einer zweiten Füllung (31) über der zweiten Barriereschicht (41); (c) Entfernen der zweiten Füllung (31) in einem zweiten vertikalen Teilgraben (21) des Grabens (2) und Entfernen der zweiten Barriereschicht (41) in einem Bodenbereich (21') des zweiten vertikalen Teilgraben (21); (d) Durchführen einer Oxidation in dem zweiten vertikalen Teilgraben (21) zum Verändern der Eigenschaften eines Teilbereichs der ersten Füllung (30) zur Ausbildung einer dritten Barriereschicht (42) unterhalb des Bodenbereichs (21') des zweiten vertikalen Teilgrabens (21); (e) Isotropes Aufwachsen einer Substratfüllung (10) in dem zweiten vertikalen Teilgraben (21) zum Füllen des zweiten vertikalen Teilgrabens (21) mit der Substratfüllung (10); (f) Entfernen der zweiten Füllung (31) und der zweiten Barriereschicht (41) in dem ersten vertikalen Teilgraben (20) des Grabens (2); (g) Entfernen eines oberen Teilbereichs der ersten Barriereschicht (40) zur Ausbildung eines Loches (7) am Bodenbereich des ersten vertikalen Teilgrabens (20); (h) Versehen des Loches (7) mit einer vierten Barriereschicht (43); (i) Füllen des Loches (7) über der vierten Barriereschicht (43) mit der ersten Füllung (30) zur Ausbildung des Streifens (6); (j) Vertiefen des ersten vertikalen Teilgrabens (20) durch Entfernen der ersten Füllung (30) und der vierten Barriereschicht (43), so dass der Bodenbereich (20') des ersten vertikalen Teilgrabens (20) tiefer liegt als der Bodenbereich (21') des zweiten vertikalen Teilgrabens (21); (k) Versehen des ersten vertikalen Teilgrabens (20) mit einer fünften Barriereschicht (44); (l) Füllen des ersten vertikalen Teilgrabens (20) mit einer dritten Füllung (32), so dass der Streifen (6) einen leitenden, vergrabenen Kontakt (6') ausbildet, welcher das Substrat (1) und die erste Füllung (30) kontaktiert.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Substrat (1) ein Siliziumhalbleitersubstrat, die erste Füllung (30) ein polykristallines Silizium oder amorphes Silizium, die zweite Füllung (31) ein Siliziumoxid und die dritte Füllung (32) ein Siliziumoxid, ein polykristallines oder ein amorphes Silizium ist.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste Barriereschicht (40) und die dritte Barriereschicht (42) ein Siliziumoxid, die zweite Barriereschicht (41) ein Siliziumnitrid, die vierte Barriereschicht (43) eine sehr dünne Siliziumnitridschicht und die fünfte Barriereschicht (44) entweder ein Siliziumnitridliner oder ein Siliziumoxidliner ist.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Verfahrensschritt (g) aus einem Ionen-Angriff auf den oberen Teilbereich der ersten Barriereschicht (40) und einem anschließenden nasschemischen Entfernungsschritt der ersten Barriereschicht (40) in dem oberen Teilbereich der ersten Barriereschicht (40) besteht.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das isotrope Aufwachsen der Substratfüllung (10) in dem zweiten vertikalen Teilgraben (21) nach Verfahrensschritt (e) ein selektiver Epitaxieprozess ist, bei dem das Siliziumhalbleitersubstrat einseitig im Graben (2) aufgewachsen wird.
  6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die isotrop aufgewachsene Substratfüllung (10) in dem zweiten vertikalen Teilgraben (21) nach Verfahrensschritt (e) für den nachfolgenden Verfahrensschritt (f) als Ätzbarriere für den zweiten vertikalen Teilgraben (21) wirkt.
  7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Oxidation in dem zweiten vertikalen Teilgraben (21) zum Verändern der Eigenschaften des Teilbereichs der ersten Füllung (30) eine thermische Oxidation ist, wobei das freiliegende polykristalline oder amorphe Silizium oxidiert wird.
  8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Verfahrensschritt (c) mittels folgender Verfahrenschritte bereitgestellt wird: Abdecken des ersten vertikalen Teilgrabens (20) des Grabens (2) mit einer ersten Hartmaske (5); und trockenes Rückätzen der zweiten Füllung (31) in dem zweiten vertikalen Teilgraben (21) des Grabens (2) und trockenes Rückätzen der zweiten Barriereschicht (41) in einem Bodenbereich (21') des zweiten vertikalen Teilgraben (21).
  9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Verfahrensschritt (c) mittels folgender Verfahrenschritte bereitgestellt wird: Versehen des Grabens (2) mit einer zweiten Hartmaske (50); und Verändern der Eigenschaften der zweiten Hartmaske (50) im ersten vertikalen Teilgraben (20) durch eine schräge Ionen-Implantation, wobei die Ionen (8) vorzugsweise Borionen sind; und selektives Entfernen des nicht implantierten zweiten vertikalen Teilgrabens (21) mittels Nass- oder Trockenätzens, oder selektives Entfernen des implantierten ersten vertikalen Teilgrabens (20) mittels Nass- oder Trockenätzen.
  10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein elektrisches Kontaktieren des Substrates (1) über die Substratfüllung (10) vorgenommen wird.
DE10352667A 2003-11-11 2003-11-11 Herstellungsverfahren für eine Halbleiterstruktur mit einem Streifen (Buried Strap) in einem Substrat, der einen vergrabenen, leitenden Kontakt ausbildet, welcher einseitig mit dem Substrat elektrisch verbundenen ist Expired - Fee Related DE10352667B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10352667A DE10352667B4 (de) 2003-11-11 2003-11-11 Herstellungsverfahren für eine Halbleiterstruktur mit einem Streifen (Buried Strap) in einem Substrat, der einen vergrabenen, leitenden Kontakt ausbildet, welcher einseitig mit dem Substrat elektrisch verbundenen ist

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10352667A DE10352667B4 (de) 2003-11-11 2003-11-11 Herstellungsverfahren für eine Halbleiterstruktur mit einem Streifen (Buried Strap) in einem Substrat, der einen vergrabenen, leitenden Kontakt ausbildet, welcher einseitig mit dem Substrat elektrisch verbundenen ist

Publications (2)

Publication Number Publication Date
DE10352667A1 DE10352667A1 (de) 2005-06-16
DE10352667B4 true DE10352667B4 (de) 2006-10-19

Family

ID=34584985

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10352667A Expired - Fee Related DE10352667B4 (de) 2003-11-11 2003-11-11 Herstellungsverfahren für eine Halbleiterstruktur mit einem Streifen (Buried Strap) in einem Substrat, der einen vergrabenen, leitenden Kontakt ausbildet, welcher einseitig mit dem Substrat elektrisch verbundenen ist

Country Status (1)

Country Link
DE (1) DE10352667B4 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10115912A1 (de) * 2001-03-30 2002-10-17 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiteranordnung und Verwendung einer Ionenstrahlanlage zur Durchführung des Verfahrens
DE10219123A1 (de) * 2002-04-29 2003-11-13 Infineon Technologies Ag Verfahren zur Strukturierung keramischer Schichten

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10115912A1 (de) * 2001-03-30 2002-10-17 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiteranordnung und Verwendung einer Ionenstrahlanlage zur Durchführung des Verfahrens
DE10219123A1 (de) * 2002-04-29 2003-11-13 Infineon Technologies Ag Verfahren zur Strukturierung keramischer Schichten

Also Published As

Publication number Publication date
DE10352667A1 (de) 2005-06-16

Similar Documents

Publication Publication Date Title
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE10328577B4 (de) Nichtflüchtige Speicherzelle und Herstellungsverfahren
DE102007018760B4 (de) Verfahren zur Herstellung einer Transistorvorrichtung und Transistorvorrichtung mit vertieftem Gate
DE60122145T2 (de) Verfahren zur herstellung einer elektronischen komponente mit selbstjustierten source, drain und gate in damaszen-technologie
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE60219300T2 (de) Halbleiteranordnungen mit graben-gateelektrode und verfahren zu deren herstellung
DE19619705A1 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE10201314A1 (de) Feldeffekttransitor und Verfahren zum Herstellen eines Halbleiterbauteils mit einem solchen
DE10134444B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit örtlich ausgebildeten Kanal-Stop-Fremdstoffzonen.
DE10139827A1 (de) Speicherzelle mit Grabenkondensator und vertikalem Auswahltransistor und einem zwischen diesen geformten ringförmigen Kontaktierungsbereich
DE19951993A1 (de) Halbleiter-Isolator-Struktur mit reduzierter Störkapazität und ein Verfahren zu deren Herstellung
DE10229653A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Harstellung
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE60034265T2 (de) Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren
DE19937912B4 (de) Halbleiterbauelement umfassend ein Paar schwebender Gates, zugehöriges Halbleiterbauelement und elektrisch programmier- und löschbares Speicherbauelement
DE10302117A1 (de) Verfahren zum Erzielen hoher selbstjustierender Vorsprünge für vertikale Gates relativ zur Trägerisolationsebene
EP1623462B1 (de) Bitleitungsstruktur sowie verfahren zu deren herstellung
DE19618866B4 (de) Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement
DE19909815B4 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE4411851C2 (de) Halbleitervorrichtungen mit Grabenisolierstruktur, die einen Kanal-dotierten Bereich aufweist, und Herstellungsverfahren dafür
DE10303926B4 (de) Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren
DE10352667B4 (de) Herstellungsverfahren für eine Halbleiterstruktur mit einem Streifen (Buried Strap) in einem Substrat, der einen vergrabenen, leitenden Kontakt ausbildet, welcher einseitig mit dem Substrat elektrisch verbundenen ist

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee