DE19619705A1 - Halbleitervorrichtung und Herstellungsverfahren derselben - Google Patents
Halbleitervorrichtung und Herstellungsverfahren derselbenInfo
- Publication number
- DE19619705A1 DE19619705A1 DE19619705A DE19619705A DE19619705A1 DE 19619705 A1 DE19619705 A1 DE 19619705A1 DE 19619705 A DE19619705 A DE 19619705A DE 19619705 A DE19619705 A DE 19619705A DE 19619705 A1 DE19619705 A1 DE 19619705A1
- Authority
- DE
- Germany
- Prior art keywords
- insulating film
- gate electrode
- trench
- gate insulating
- underlying layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Description
einen ersten Dotierungsdiffusionsschichtbereich eines zweiten Leitungstypes, der zumindest unter einer Bodenoberfläche des Grabens in der unterliegenden Schicht gebildet ist,
einen ersten Gateisolierfilm, der zumindest auf einer Seitenoberfläche des Gra bens entlang der zweiten Richtung und eines Teils der Bodenoberfläche des Grabens in einem Abschnitt innerhalb des Grabens, der in einem Bereich für einen zu bildenden Gateelektrodenabschnitt angeordnet ist,
eine Floatinggateelektrode, die so gebildet ist, daß sie zumindest eine obere Oberfläche des ersten Gateisolierfilms in dem Abschnitt innerhalb des Grabens, der in dem Bereich des zu bildenden Gateelektrodenabschnitts angeordnet ist, bedeckt, einen zweiten Gateisolierfilm, der zumindest auf einer Seitenober fläche der Floatinggateelektrode entlang der zweiten Richtung, ohne in Kon takt mit der oberen Oberfläche des ersten Gateisolierfilms zu kommen, dem anderen Teil der Bodenoberfläche des Grabens, der anderen Seitenoberfläche des Grabens, die gegenüber der einen Seitenoberfläche ist, und einer oberen Oberfläche der Floatinggateelektrode, die nicht gegenüber der Bodenoberfläche des Grabens in dem Abschnitt innerhalb des Grabens, der in dem Bereich des zu bildenden Gateelektrodenabschnitts angeordnet ist, gebildet ist,
einer Steuergateelektrode, die zumindest auf einer oberen Oberfläche eines Teils des zweiten Gateisolierfilms, der zumindest eine Seitenoberfläche der Floatinggateelektrode, den anderen Teil der Bodenoberfläche des Grabens und die andere Seitenoberfläche des Grabens in dem Abschnitt innerhalb des Grabens, der in dem Bereich für den zu bildenden Gateelektrodenabschnitt an geordnet ist, bedeckt, gebildet ist,
und einen zweiten Dotierungsdiffusionsschichtbereich des zweiten Lei tungstyps, der in der unterliegenden Schicht gebildet ist und sich von der Hauptoberfläche der unterliegenden Schicht nach innen erstreckt und der zu dem ersten Gateisolierfilm benachbart ist.
einem Gateisolierfilm, der so innerhalb des Grabens gebildet ist, daß ein Raum innerhalb des Grabens halbiert ist,
und zwei Gateelektroden, die so innerhalb des Grabens gebildet sind, daß sie sich mit dem dazwischen vorgesehenen Gateisolierfilm gegenüberliegen.
Bilden eines Grabens in einer unterliegenden Schicht eines ersten Leitungstyps, so daß er sich von einer Hauptoberfläche der unterliegenden Schicht zu einer vorgeschriebenen Tiefe nach innen erstreckt mit einer vorgeschriebenen Breite in einer ersten Richtung der Hauptoberfläche und daß er sich entlang einer zweiten Richtung senkrecht zu der ersten Richtung (erster Schritt) erstreckt, und
Bilden eines ersten Dotierungsdiffusionsschichtbereiches eines zweiten Lei tungstypes zumindest unter einer Bodenoberfläche des Grabens in der unterlie genden Schicht entlang der zweiten Richtung (zweiter Schritt),
Bilden eines Isolierfilms zur Vorrichtungstrennung in einem Abschnitt, der ein anderer ist als ein Abschnitt innerhalb des Grabens, der in einem Bereich eines zu bildenden Gateelektrodenabschnitts angeordnet ist (dritter Schritt),
Bilden eines ersten Gateisolierfilms zumindest auf einer Seitenoberfläche ent lang der zweiten Richtung und eines Teils der Bodenoberfläche des Grabens in dem Abschnitt innerhalb des Grabens, der in dem Bereich des zu bildenden Gateelektrodenabschnitts angeordnet ist, und
Bilden einer Floatinggateelek trode, so daß eine obere Oberfläche des ersten Gateisolierfilms bedeckt wird (vierter Schritt),
Bilden eines zweiten Gateisolierfilms, so daß zumindest eine freigelegte Ober fläche der Floatinggateelektrode, der andere Teil der Bodenoberfläche des Grabens und die andere Seitenoberfläche, die gegenüber der einen Seitenober fläche des Grabens in dem Abschnitt innerhalb des Grabens liegt, der in dem Bereich des zu bildenden Gateelektrodenabschnitts liegt, und
Bilden einer Steuergateelektrode, so daß eine obere Oberfläche eines Teils des zweiten Gateisolierfilms, der zumindest auf einer freigelegten Seitenoberfläche der Floatinggateelektrode vorgesehen ist, der andere Teil der Bodenoberfläche und die andere Seitenoberfläche des Grabens bedeckt werden (fünfter Schritt), und
Bilden eines zweiten Dotierungsdiffusionsbereiches eines zweiten Leitungstyps in der unterliegenden Schicht, so daß er sich von der Hauptoberfläche der unterliegenden Schicht nach innen erstreckt und zu dem ersten Gateisolierfilm benachbart ist (sechster Schritt).
Claims (14)
einer unterliegenden Schicht eines ersten Leitungstyps (1, 25),
einem in der unterliegenden Schicht (1, 25) gebildeten Graben (3, 27), der sich von einer Hauptoberfläche (1S, 25S) der unterliegenden Schicht (1, 25) zu einer vorbestimmten Tiefe nach innen erstreckt, der in einer ersten Richtung (D1) der Hauptoberfläche (1S, 25S) eine vorbestimmte Breite aufweist und der sich entlang einer zweiten Richtung (D2) senkrecht zu der ersten Richtung (D1) erstreckt,
einem ersten Dotierungsdiffusionsschichtbereich (4) eines zweiten Lei tungstyps, der zumindest unter einer Bodenoberfläche (3B, 27B) des Grabens (3, 27) in der unterliegenden Schicht (1, 25) gebildet ist,
einem ersten Gateisolierfilm (6), der zumindest auf einer Seitenoberfläche (S1) des Grabens (3, 27) entlang der zweiten Richtung (D2) und auf einem Teil der Bodenoberfläche (3B, 27B) des Grabens (3, 27) in einem Abschnitt innerhalb des Grabens (3, 27), der in einem Bereich für einen zu bildenden Gateelektro denabschnitt angeordnet ist, gebildet ist,
einer Floatinggateelektrode (7), die so gebildet ist, daß sie zumindest eine obere Oberfläche des ersten Gateisolierfilmes (6) in dem Abschnitt innerhalb des Grabens (3, 27), der in dem Bereich des zu bildenden Gateelektrodenab schnittes angeordnet ist, bedeckt,
einem zweiten Gateisolierfilm (8), der zumindest auf einer Seitenoberfläche (S2) der Floatinggateelektrode (7) entlang der zweiten Richtung (D2) ohne in Kontakt mit der oberen Oberfläche des ersten Gateisolierfilmes (6) zu kommen, dem anderen Teil der Bodenoberfläche (3B, 27B) des Grabens (3, 27), der anderen Seitenoberfläche (S1) des Grabens (3, 27), die der einen Seitenober fläche (S2) gegenüberliegt, und einer oberen Oberfläche der Floatinggateelek trode (7), die der Bodenoberfläche (3B, 27B) des Grabens (3, 27) gegenüber liegt, in dem Abschnitt innerhalb des Grabens (3, 27), der in dem Bereich für den zu bildenden Gateelektrodenabschnitt (10) angeordnet ist, gebildet ist,
einer Steuergateelektrode (9), die zumindest auf einer oberen Oberfläche eines Teils des zweiten Gateisolierfilmes (8), der zumindest die eine Seitenoberfläche der Floatinggateelektrode (7), den anderen Teil der Bodenoberfläche (3B, 27B) des Grabens (3, 27) und die andere Seitenoberfläche (S1) des Grabens (3, 27) in dem Abschnitt innerhalb des Grabens (3, 27), der in dem Bereich für den zu bildenden Gateelektrodenabschnitt (10) angeordnet ist, bedeckt, gebildet ist, und
einem zweiten Dotierungsdiffusionsschichtbereich (11) des zweiten Lei tungstyps, der in der unterliegenden Schicht (1, 25) gebildet ist, der sich von der Hauptoberfläche (1S, 25S) der unterliegenden Schicht (1, 25) nach innen erstreckt und der zu dem ersten Gateisolierfilm (6) benachbart ist.
die obere Oberfläche der Floatinggateelektrode (7) sich zu der Hauptoberfläche (1S, 25S) der unterliegenden Schicht (1, 25) erstreckt,
daß die Steuergateelektrode (9) auch auf einem Abschnitt der oberen Ober fläche des zweiten Gateisolierfilmes (8), der auf der oberen Oberfläche der Floatinggateelektrode (7) vorgesehen ist, gebildet ist und
daß keiner von dem ersten Gateisolierfilm (6), dem zweiten Gateisolierfilm (8) und der Steuergateelektrode (9) auf der Hauptoberfläche (1S, 25S) der unterliegenden Schicht (1, 25) außerhalb des Grabens (3, 27) gebildet ist.
die obere Oberfläche der Floatinggateelektrode (7) und eine obere Oberfläche der Steuergateelektrode (9) in einem höheren Höhenniveau als die Hauptober fläche (1S, 25S) der unterliegenden Schicht (1, 25) gebildet sind,
daß die obere Oberfläche der Steuergateelektrode (9) und die obere Oberfläche des zweiten Gateisolierfilmes (8), der auf der oberen Oberfläche der Floating gateelektrode (7) vorgesehen ist, auf dem gleichen Höhenniveau von der Hauptoberfläche (1S, 25S) der unterliegenden Schicht (1, 25) sind und
daß sich der erste Gateisolierfilm (6), der zweite Gateisolierfilm (8), die Floa tinggateelektrode (7) und die Steuergateelektrode (9) von dem Graben (3, 27) über die Hauptoberfläche (1S, 25S) der unterliegenden Schicht (1, 25) außer halb des Grabens (3, 27) entlang der ersten Richtung (D1) erstrecken.
einem in einer unterliegenden Schicht (1, 25) gebildeten Graben (3, 27), der sich von einer Hauptoberfläche (1S, 25S) der unterliegenden Schicht (1, 25) nach innen erstreckt,
einem Gateisolierfilm (8, 28), der so innerhalb des Grabens (3, 27) gebildet ist, daß er einen Raum innerhalb des Grabens (3, 27) in zwei Teile aufteilt, und mit zwei Gateelektroden (7, 9; 20, 23) die so innerhalb des Grabens (3, 27) gebildet sind, daß sie sich mit dem dazwischenliegenden Gateisolierfilm (8, 28) gegenüberliegen.
Bilden eines Grabens (3, 27) in einer unterliegenden Schicht (1, 25) eines ersten Leitungstyps, so daß er sich von einer Hauptoberfläche (1S, 25S) der unterliegenden Schicht (1, 25) nach innen zu einer vorgeschriebenen Tiefe mit einer vorgeschriebenen Breite in einer ersten Richtung (D1) der Hauptober fläche (1S, 25S) und entlang einer zweiten Richtung (D2), die senkrecht zu der ersten Richtung (D1) ist, erstreckt und
Bilden einer ersten Dotierungsdiffusionsschicht (4) eines zweiten Leitungstyps zumindest unter einer Bodenoberfläche (3B, 27B) des Grabens (3, 27) in der unterliegenden Schicht (1, 25) entlang der zweiten Richtung (D2),
Bilden eines Isolierfilmes (5) zur Vorrichtungstrennung in einem Abschnitt, der ein anderer ist als ein Abschnitt innerhalb des Grabens (3, 27), der in einem Bereich für einen zu bildenden Gateelektrodenabschnitt angeordnet ist,
Bilden eines ersten Gateisolierfilmes (6) zumindest auf einer Seitenoberfläche (S1) entlang der zweiten Richtung (D2) und eines Teiles der Bodenoberfläche (3B, 27B) des Grabens (3, 27) in dem Abschnitt innerhalb des Grabens (3, 27), der in dem Bereich des zu bildenden Gateelektrodenabschnittes angeordnet ist, und
Bilden einer Floatinggateelektrode (7), so daß eine obere Oberfläche des ersten Gateisolierfilmes (6) bedeckt wird,
Bilden eines zweiten Gateisolierfilms (8), so daß zumindest eine freigelegte Oberfläche der Floatinggateelektrode (7), der andere Teil der Bodenoberfläche (3B, 27B) des Grabens (3, 27) und die andere Seitenoberfläche (S2), die gegenüber der einen Seitenoberfläche (S1) des Grabens (3, 27) ist, in dem Ab schnitt innerhalb des Grabens (3, 27), der in dem Bereich für den zu bildenden Gateelektrodenabschnitt angeordnet ist, bedeckt wird, und
Bilden einer Steuergateelektrode (9), so daß eine obere Oberfläche eines Teils des zweiten Gateisolierfilmes (8), der zumindest auf einer freigelegten Sei tenoberfläche der Floatinggateelektrode (7), des anderen Teils der Bodenober fläche (3B, 27B) und der anderen Seitenoberfläche (S2) des Grabens (3, 27) vorgesehen ist, bedeckt wird, und
Bilden eines zweiten Dotierungsdiffusionsschichtbereiches (11) des zweiten Leitungstypes in der unterliegenden Schicht (1, 25), so daß er sich von der Hauptoberfläche (1S, 25S) der unterliegenden Schicht (1, 25) nach innen er streckt und zu dem ersten Gateisolierfilm (6) benachbart ist.
Bilden eines Isolierfilmes, der als zweiter Gateisolierfilm (8) ausgebildet wer den soll, auf der freigelegten Oberfläche der Floatinggateelektrode (7), dem anderen Teil der Bodenoberfläche (3B, 27B) des Grabens (3, 27), der anderen Seitenoberfläche (S2) des Grabens (3, 27) und einem freigelegten Abschnitt der Hauptoberfläche (1S, 25S) der unterliegenden Schicht (1, 25),
Bilden einer Elektrodenschicht, die als die Steuergateelektrode (9) ausgebildet werden soll, auf einer oberen Oberfläche des Isolierfilmes für den zweiten Gateisolierfilm (8) und
Ätzen des Isolierfilmes für den zweiten Gateisolierfilm (8) und der Elektroden schicht, so daß der zweite Gateisolierfilm (8) und die Steuergateelektrode (9) gebildet werden.
Bilden eines Isolierfilmes, der als der erste Gateisolierfilm (6) ausgebildet wer den soll, auf der einen Seitenoberfläche (S1), der anderen Seitenoberfläche (S2) und der Bodenoberfläche (3B, 27B) des Grabens (23, 27) und eines frei gelegten Abschnittes der Hauptoberfläche (1S, 25S) der unterliegenden Schicht (1, 25) und
Bilden einer Elektrodenschicht, die als die Floatinggateelektrode (7) ausgebil det werden soll, auf einer oberen Oberfläche des Isolierfilmes für den ersten Gateisolierfilm (6) und
Ätzen der Elektrodenschicht für die Floatinggateelektrode (7) und des Isolier filmes für den ersten Gateisolierfilm (6), so daß der erste Gateisolierfilm (6) nur auf der einen Seitenoberfläche (S1) und dem Teil der Bodenoberfläche (3B, 27B) des Grabens (3, 27) gebildet wird und so daß die Floatinggateelektrode (7) so gebildet wird, daß sie nur den ersten Gateisolierfilm (6) bedeckt, wobei die obere Oberfläche des ersten Gateisolierfilmes (6) und der Floating gateelektrode (7) in der gleichen Niveauhöhe wie die Hauptoberfläche (1S, 25S) der unterliegenden Schicht (1, 25) sind, und
wobei der Ätzschritt zum Bilden des zweiten Gateisolierfilmes (8) und der Steuergateelektrode (9) so durchgeführt wird, daß der zweite Gateisolierfilm (8) nur auf beiden oberen Oberflächen des ersten Gateisolierfilms (6) und der Floatinggateelektrode (7), der Seitenoberfläche der Floatinggateelektrode (7), dem anderen Teil der Bodenoberfläche (3B, 27B) und der anderen Seitenober fläche (D2) des Grabens (3, 27) gebildet wird und so daß die Steuergateelek trode (9) so gebildet wird, daß nur eine obere Oberfläche des zweiten Gateiso lierfilmes (8) bedeckt wird und der Graben (3, 27) gefüllt wird.
Bilden eines Isolierfilms, der als der erste Gateisolierfilm (6) ausgebildet wer den soll, auf der einen Seitenoberfläche (S1), der anderen Seitenoberfläche (S2) und der Bodenoberfläche (3B, 27B) des Grabens (3, 27) und eines freige legten Abschnittes der Hauptoberfläche (1S, 25S) der unterliegenden Schicht (1, 25) und
Bilden einer Elektrodenschicht, die als die Floatinggateelektrode (7) ausgebil det werden soll, auf einer oberen Oberfläche des Isolierfilmes für den ersten Gateisolierfilm (6) und
Ätzen der Elektrodenschicht für die Floatinggateelektrode (7) und des Isolier filmes für den ersten Gateisolierfilm (6), so daß der erste Gateisolierfilm (6) nur auf der einen Seitenoberfläche (S1), dem Teil der Bodenoberfläche (3B, 27B) des Grabens (3, 27) und eines Abschnittes der Hauptoberfläche (1S, 25S) der unterliegenden Schicht (1, 25) auf einer Seite, bei der der zweite Dotie rungsdiffusionsschichtbereich (11) gebildet ist, gebildet wird und so daß die Floatinggateelektrode (7) so gebildet wird, daß nur der erste Gateisolierfilm (6) bedeckt wird, und
wobei der Ätzschritt zum Bilden des zweiten Gateisolierfilmes (8) und der Steuergateelektrode (9) so ausgeführt wird, daß der zweite Gateisolierfilm (8) so gebildet wird, daß er nur den ersten Gateisolierfilm (6), die Floating gateelektrode (7), den anderen Teil der Bodenoberfläche (3B, 27B) des Gra bens (3, 27), die andere Seitenoberfläche (S2) des Grabens (3, 27) und einen Abschnitt der Hauptoberfläche (1S, 25S) der unterliegenden Schicht (1, 25) auf einer Seite, die gegenüber der Seite liegt, bei der der zweite Dotierungsdiffu sionsschichtbereich (11) gebildet ist, bedeckt wird und so daß die Steuer gateelektrode (9) so gebildet wird, daß nur ein Abschnitt einer oberen Ober fläche des zweiten Gateisolierfilms (8), der ein anderer Abschnitt ist als der, der auf einer oberen Oberfläche der Floatinggateelektrode (7) angeordnet ist, und als der Abschnitt der Hauptoberfläche (1S, 25S) der unterliegenden Schicht (1, 25) auf der Seite, bei der der zweite Dotierungsdiffusionsschichtbe reich (11) gebildet ist, bedeckt wird.
der Schritt des Bildens des Grabens (3, 27) und des ersten Dotierungsdiffu sionsschichtbereiches (4) den Schritt des Bildens des ersten Dotierungsdiffusionsschichtbereiches (4) nicht nur unter der Bodenoberfläche (3B, 27B) des Grabens (3, 27), sondern auch unterhalb des zweiten Dotierungsdiffusionsschichtbereiches (11) enthält.
die unterliegende Schicht (1, 25) eine erste und eine zweite unterliegende Schicht (1, 25) enthält und
daß der Schritt des Bildens des Grabens (3, 27) und des ersten Dotierungsdif fusionsschichtbereiches (4) die Schritte aufweisen:
Bilden des ersten Dotierungsdiffusionsschichtbereiches (4) des zweiten Leitungstypes in einer Hauptoberfläche (1S) der ersten unterliegenden Schicht (1) des ersten Leitungstypes,
Bilden der zweiten unterliegenden Schicht (25) des ersten Leitungstypes auf einer oberen Oberfläche des ersten Dotierungsdiffusionsschichtbereiches (4),
Bilden des Grabens (27) in der zweiten unterliegenden Schicht (25), wobei der Graben (27) eine Bodenoberfläche (27B) aufweist, die die obere Oberfläche des ersten Dotierungsdiffusionsschichtbereiches (4) ist, und
wobei der Schritt des Bildens der zweiten Dotierungsdiffusionsschicht (11) einen Schritt des Bildens des zweiten Dotierungsdiffusionsschichtbereiches (11) in nur der zweiten unterliegenden Schicht (25), so daß er von der oberen Oberfläche (25S) der zweiten unterliegenden Schicht (25) sich nach innen erstreckt und zu dem ersten Gateisolierfilm (6) benachbart ist, enthält.
Bilden eines Isolierfilmes, der als der zweite Gateisolierfilm (8) ausgebildet werden soll, auf der freigelegten Oberfläche der Floatinggateelektrode (7), dem anderen Teil der Bodenoberfläche (3B, 27B) des Grabens (3, 27), der anderen Seitenoberfläche (S2) des Grabens (3, 27) und eines freigelegten Abschnittes der oberen Oberfläche der zweiten unterliegenden Schicht (25),
Bilden einer Elektrodenschicht, die als die Steuergateelektrode (9) ausgebildet werden soll, auf einer oberen Oberfläche des Isolierfilmes für den Gateisolier film (8) und
Ätzen der Elektrodenschicht und des Isolierfilmes für den Gateisolierfilm, so daß der zweite Gateisolierfilm (8) und die zweite Steuergateelektrode (9) ge bildet werden.
Bilden eines Isolierfilmes, der als der erste Gateisolierfilm (6) ausgebildet wer den soll, auf der einen Seitenoberfläche (S1), der anderen Seitenoberfläche (S2) und der Bodenoberfläche (3B, 27B) des Grabens (3, 27) und eines freige legten Abschnittes der oberen Oberfläche der zweiten unterliegenden Schicht (25) und
Bilden einer Elektrodenschicht, die als die Floatinggateelektrode (7) ausgebil det werden soll, auf einer oberen Oberfläche des Isolierfilmes für den ersten Gateisolierfilm (6) und
Ätzen der Elektrodenschicht für die Floatinggateelektrode (7) und des Isolier filmes für den ersten Gateisolierfilm (6), so daß der erste Gateisolierfilm (6) nur auf der einen Seitenoberfläche (S1) und dem Teil der Bodenoberfläche (3B, 27B) des Grabens (3, 27) gebildet wird und so daß die Floatinggateelektrode (7) so gebildet wird, daß nur der erste Gateisolierfilm (6) bedeckt wird,
wobei obere Oberflächen des ersten Gateisolierfilmes (6) und der Floating gateelektrode (7) in der gleichen Niveauhöhe wie die Hauptoberfläche (1S, 25S) der zweiten unterliegenden Schicht (25) sind und
wobei der Ätzschritt zum Bilden des zweiten Gateisolierfilms (8) und der Steuergateelektrode (9) so ausgeführt wird, daß der zweite Gateisolierfilm (8) nur auf beiden der Seitenoberflächen des ersten Gateisolierfilmes (6) und der Floatinggateelektrode (7), der Seitenoberfläche der Floatinggateelektrode (7), dem anderen Teil der Bodenoberfläche (3B, 27B) des Grabens (3, 27) und der anderen Seitenoberfläche (S2) des Grabens (3, 27) gebildet wird und so daß die Steuergateelektrode (7) so gebildet wird, daß nur eine obere Oberfläche des zweiten Gateisolierfilmes (6) bedeckt wird und der Graben (3, 27) gefüllt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27758895A JP3403877B2 (ja) | 1995-10-25 | 1995-10-25 | 半導体記憶装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19619705A1 true DE19619705A1 (de) | 1997-04-30 |
DE19619705C2 DE19619705C2 (de) | 2001-09-06 |
Family
ID=17585560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19619705A Expired - Fee Related DE19619705C2 (de) | 1995-10-25 | 1996-05-15 | Nichtflüchtige Halbleiterspeichervorrichtung mit einem in einem Graben angeordneten Gateelektrodenabschnitt und deren Herstellungsverfahren |
Country Status (4)
Country | Link |
---|---|
US (1) | US5786612A (de) |
JP (1) | JP3403877B2 (de) |
KR (1) | KR100235274B1 (de) |
DE (1) | DE19619705C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001001493A1 (de) * | 1999-06-25 | 2001-01-04 | Infineon Technologies Ag | Speicherzellenanordnung und herstellungsverfahren |
Families Citing this family (80)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6897520B2 (en) * | 1996-05-29 | 2005-05-24 | Madhukar B. Vora | Vertically integrated flash EEPROM for greater density and lower cost |
JP3535527B2 (ja) | 1997-06-24 | 2004-06-07 | マサチューセッツ インスティテュート オブ テクノロジー | 傾斜GeSi層と平坦化を用いたゲルマニウム・オン・シリコンの貫通転位の制御 |
US5970341A (en) * | 1997-12-11 | 1999-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming vertical channels in split-gate flash memory cell |
EP0924767B1 (de) * | 1997-12-22 | 2011-05-11 | Infineon Technologies AG | EEPROM-Anordnung und Verfahren zu deren Herstellung |
US6011288A (en) * | 1997-12-22 | 2000-01-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flash memory cell with vertical channels, and source/drain bus lines |
US6087222A (en) * | 1998-03-05 | 2000-07-11 | Taiwan Semiconductor Manufacturing Company | Method of manufacture of vertical split gate flash memory device |
US7227176B2 (en) | 1998-04-10 | 2007-06-05 | Massachusetts Institute Of Technology | Etch stop layer system |
US6151248A (en) * | 1999-06-30 | 2000-11-21 | Sandisk Corporation | Dual floating gate EEPROM cell array with steering gates shared by adjacent cells |
US6901006B1 (en) * | 1999-07-14 | 2005-05-31 | Hitachi, Ltd. | Semiconductor integrated circuit device including first, second and third gates |
US6091633A (en) * | 1999-08-09 | 2000-07-18 | Sandisk Corporation | Memory array architecture utilizing global bit lines shared by multiple cells |
US6602613B1 (en) | 2000-01-20 | 2003-08-05 | Amberwave Systems Corporation | Heterointegration of materials using deposition and bonding |
US6503773B2 (en) | 2000-01-20 | 2003-01-07 | Amberwave Systems Corporation | Low threading dislocation density relaxed mismatched epilayers without high temperature growth |
WO2001093338A1 (en) * | 2000-05-26 | 2001-12-06 | Amberwave Systems Corporation | Buried channel strained silicon fet using an ion implanted doped layer |
JP2004519090A (ja) * | 2000-08-07 | 2004-06-24 | アンバーウェーブ システムズ コーポレイション | 歪み表面チャネル及び歪み埋め込みチャネルmosfet素子のゲート技術 |
US6573126B2 (en) | 2000-08-16 | 2003-06-03 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded epitaxial growth |
US6512263B1 (en) * | 2000-09-22 | 2003-01-28 | Sandisk Corporation | Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming |
DE10054172C2 (de) * | 2000-11-02 | 2002-12-05 | Infineon Technologies Ag | Halbleiter-Speicherzelle mit einer in einem Graben angeordneten Floating-Gate-Elektrode und Verfahren zu deren Herstellung |
US6479351B1 (en) | 2000-11-30 | 2002-11-12 | Atmel Corporation | Method of fabricating a self-aligned non-volatile memory cell |
US6624029B2 (en) | 2000-11-30 | 2003-09-23 | Atmel Corporation | Method of fabricating a self-aligned non-volatile memory cell |
US6649480B2 (en) | 2000-12-04 | 2003-11-18 | Amberwave Systems Corporation | Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs |
US20020100942A1 (en) * | 2000-12-04 | 2002-08-01 | Fitzgerald Eugene A. | CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs |
US6830976B2 (en) | 2001-03-02 | 2004-12-14 | Amberwave Systems Corproation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
US6724008B2 (en) | 2001-03-02 | 2004-04-20 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
US6703688B1 (en) | 2001-03-02 | 2004-03-09 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
US6723661B2 (en) * | 2001-03-02 | 2004-04-20 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
WO2002082514A1 (en) | 2001-04-04 | 2002-10-17 | Massachusetts Institute Of Technology | A method for semiconductor device fabrication |
US6936887B2 (en) * | 2001-05-18 | 2005-08-30 | Sandisk Corporation | Non-volatile memory cells utilizing substrate trenches |
US6894343B2 (en) * | 2001-05-18 | 2005-05-17 | Sandisk Corporation | Floating gate memory cells utilizing substrate trenches to scale down their size |
AU2002322105A1 (en) * | 2001-06-14 | 2003-01-02 | Amberware Systems Corporation | Method of selective removal of sige alloys |
US7301180B2 (en) | 2001-06-18 | 2007-11-27 | Massachusetts Institute Of Technology | Structure and method for a high-speed semiconductor device having a Ge channel layer |
US6916727B2 (en) * | 2001-06-21 | 2005-07-12 | Massachusetts Institute Of Technology | Enhancement of P-type metal-oxide-semiconductor field effect transistors |
US6730551B2 (en) | 2001-08-06 | 2004-05-04 | Massachusetts Institute Of Technology | Formation of planar strained layers |
US7138649B2 (en) | 2001-08-09 | 2006-11-21 | Amberwave Systems Corporation | Dual-channel CMOS transistors with differentially strained channels |
US6974735B2 (en) * | 2001-08-09 | 2005-12-13 | Amberwave Systems Corporation | Dual layer Semiconductor Devices |
JP2005504436A (ja) | 2001-09-21 | 2005-02-10 | アンバーウェーブ システムズ コーポレイション | 画定された不純物勾配を有するひずみ材料層を使用する半導体構造、およびその構造を製作するための方法。 |
US6933518B2 (en) * | 2001-09-24 | 2005-08-23 | Amberwave Systems Corporation | RF circuits including transistors having strained material layers |
KR100439190B1 (ko) * | 2001-12-20 | 2004-07-07 | 동부전자 주식회사 | 플래쉬 이이피롬 및 그 제조방법 |
WO2003079415A2 (en) | 2002-03-14 | 2003-09-25 | Amberwave Systems Corporation | Methods for fabricating strained layers on semiconductor substrates |
JP2003332469A (ja) * | 2002-05-10 | 2003-11-21 | Fujitsu Ltd | 不揮発性半導体記憶装置及びその製造方法 |
US7615829B2 (en) | 2002-06-07 | 2009-11-10 | Amberwave Systems Corporation | Elevated source and drain elements for strained-channel heterojuntion field-effect transistors |
US6995430B2 (en) | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
US20030227057A1 (en) | 2002-06-07 | 2003-12-11 | Lochtefeld Anthony J. | Strained-semiconductor-on-insulator device structures |
US7335545B2 (en) | 2002-06-07 | 2008-02-26 | Amberwave Systems Corporation | Control of strain in device layers by prevention of relaxation |
US7074623B2 (en) | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
US7138310B2 (en) * | 2002-06-07 | 2006-11-21 | Amberwave Systems Corporation | Semiconductor devices having strained dual channel layers |
US7307273B2 (en) | 2002-06-07 | 2007-12-11 | Amberwave Systems Corporation | Control of strain in device layers by selective relaxation |
AU2003247513A1 (en) | 2002-06-10 | 2003-12-22 | Amberwave Systems Corporation | Growing source and drain elements by selecive epitaxy |
US6982474B2 (en) | 2002-06-25 | 2006-01-03 | Amberwave Systems Corporation | Reacted conductive gate electrodes |
AU2003274922A1 (en) | 2002-08-23 | 2004-03-11 | Amberwave Systems Corporation | Semiconductor heterostructures having reduced dislocation pile-ups and related methods |
US6798013B2 (en) * | 2002-08-28 | 2004-09-28 | Fernando Gonzalez | Vertically integrated flash memory cell and method of fabricating a vertically integrated flash memory cell |
US7594967B2 (en) | 2002-08-30 | 2009-09-29 | Amberwave Systems Corporation | Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy |
US6831325B2 (en) | 2002-12-20 | 2004-12-14 | Atmel Corporation | Multi-level memory cell with lateral floating spacers |
EP2337062A3 (de) | 2003-01-27 | 2016-05-04 | Taiwan Semiconductor Manufacturing Company, Limited | Herstellungsverfahren von HALBLEITERSTRUKTUREN MIT STRUKTURHOMOGENITÄT |
JP4585510B2 (ja) | 2003-03-07 | 2010-11-24 | 台湾積體電路製造股▲ふん▼有限公司 | シャロートレンチアイソレーションプロセス |
US6958273B2 (en) * | 2003-03-21 | 2005-10-25 | Silicon Storage Technology, Inc. | Self-aligned method of forming a semiconductor memory array of floating gate memory cells with buried floating gate, pointed floating gate and pointed channel region, and a memory array made thereby |
US6873006B2 (en) * | 2003-03-21 | 2005-03-29 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with burried floating gate and pointed channel region |
US6936883B2 (en) * | 2003-04-07 | 2005-08-30 | Silicon Storage Technology, Inc. | Bi-directional read/program non-volatile floating gate memory cell and array thereof, and method of formation |
US7190018B2 (en) | 2003-04-07 | 2007-03-13 | Silicon Storage Technology, Inc. | Bi-directional read/program non-volatile floating gate memory cell with independent controllable control gates, and array thereof, and method of formation |
TW200601461A (en) * | 2004-03-09 | 2006-01-01 | Silicon Storage Tech Inc | Buried bit line non-volatile floating gate memory cell with independent controllable control gate in a trench, and array thereof, and method of formation |
US7518179B2 (en) * | 2004-10-08 | 2009-04-14 | Freescale Semiconductor, Inc. | Virtual ground memory array and method therefor |
US7393733B2 (en) | 2004-12-01 | 2008-07-01 | Amberwave Systems Corporation | Methods of forming hybrid fin field-effect transistor structures |
KR100654341B1 (ko) * | 2004-12-08 | 2006-12-08 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
US8099783B2 (en) * | 2005-05-06 | 2012-01-17 | Atmel Corporation | Security method for data protection |
US7112490B1 (en) * | 2005-07-25 | 2006-09-26 | Freescale Semiconductor, Inc. | Hot carrier injection programmable structure including discontinuous storage elements and spacer control gates in a trench |
US7582929B2 (en) * | 2005-07-25 | 2009-09-01 | Freescale Semiconductor, Inc | Electronic device including discontinuous storage elements |
US7619275B2 (en) * | 2005-07-25 | 2009-11-17 | Freescale Semiconductor, Inc. | Process for forming an electronic device including discontinuous storage elements |
US7642594B2 (en) * | 2005-07-25 | 2010-01-05 | Freescale Semiconductor, Inc | Electronic device including gate lines, bit lines, or a combination thereof |
US7262997B2 (en) * | 2005-07-25 | 2007-08-28 | Freescale Semiconductor, Inc. | Process for operating an electronic device including a memory array and conductive lines |
US7619270B2 (en) * | 2005-07-25 | 2009-11-17 | Freescale Semiconductor, Inc. | Electronic device including discontinuous storage elements |
US7592224B2 (en) | 2006-03-30 | 2009-09-22 | Freescale Semiconductor, Inc | Method of fabricating a storage device including decontinuous storage elements within and between trenches |
US7696044B2 (en) * | 2006-09-19 | 2010-04-13 | Sandisk Corporation | Method of making an array of non-volatile memory cells with floating gates formed of spacers in substrate trenches |
US7646054B2 (en) * | 2006-09-19 | 2010-01-12 | Sandisk Corporation | Array of non-volatile memory cells with floating gates formed of spacers in substrate trenches |
US7800161B2 (en) * | 2006-12-21 | 2010-09-21 | Sandisk Corporation | Flash NAND memory cell array with charge storage elements positioned in trenches |
US7642160B2 (en) * | 2006-12-21 | 2010-01-05 | Sandisk Corporation | Method of forming a flash NAND memory cell array with charge storage elements positioned in trenches |
US7838922B2 (en) * | 2007-01-24 | 2010-11-23 | Freescale Semiconductor, Inc. | Electronic device including trenches and discontinuous storage elements |
US7651916B2 (en) * | 2007-01-24 | 2010-01-26 | Freescale Semiconductor, Inc | Electronic device including trenches and discontinuous storage elements and processes of forming and using the same |
US7572699B2 (en) * | 2007-01-24 | 2009-08-11 | Freescale Semiconductor, Inc | Process of forming an electronic device including fins and discontinuous storage elements |
US20120181600A1 (en) * | 2007-08-17 | 2012-07-19 | Masahiko Higashi | Sonos flash memory device |
TW200917425A (en) * | 2007-10-03 | 2009-04-16 | Nanya Technology Corp | FinFET-like elevated channel flash and manufacturing method thereof |
TWI466270B (zh) * | 2008-10-21 | 2014-12-21 | Nanya Technology Corp | 快閃記憶體陣列 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4774556A (en) * | 1985-07-25 | 1988-09-27 | Nippondenso Co., Ltd. | Non-volatile semiconductor memory device |
JPH031574A (ja) * | 1989-05-29 | 1991-01-08 | Hitachi Ltd | 不揮発性半導体記憶装置およびその製造方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4612465A (en) * | 1982-06-21 | 1986-09-16 | Eaton Corporation | Lateral bidirectional notch FET with gates at non-common potentials |
US4571512A (en) * | 1982-06-21 | 1986-02-18 | Eaton Corporation | Lateral bidirectional shielded notch FET |
US4786953A (en) * | 1984-07-16 | 1988-11-22 | Nippon Telegraph & Telephone | Vertical MOSFET and method of manufacturing the same |
US4890144A (en) * | 1987-09-14 | 1989-12-26 | Motorola, Inc. | Integrated circuit trench cell |
JP2735193B2 (ja) * | 1987-08-25 | 1998-04-02 | 株式会社東芝 | 不揮発性半導体装置及びその製造方法 |
JPH01291470A (ja) * | 1988-05-18 | 1989-11-24 | Mitsubishi Electric Corp | 半導体装置 |
JPH0239473A (ja) * | 1988-07-28 | 1990-02-08 | Ricoh Co Ltd | トレンチ溝側壁にチャンネルを持つ半導体装置 |
JPH07105453B2 (ja) * | 1989-07-13 | 1995-11-13 | 株式会社東芝 | 半導体記憶装置のセル構造 |
US5053842A (en) * | 1990-05-30 | 1991-10-01 | Seiko Instruments Inc. | Semiconductor nonvolatile memory |
US5071782A (en) * | 1990-06-28 | 1991-12-10 | Texas Instruments Incorporated | Vertical memory cell array and method of fabrication |
JP2877462B2 (ja) * | 1990-07-23 | 1999-03-31 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US5146426A (en) * | 1990-11-08 | 1992-09-08 | North American Philips Corp. | Electrically erasable and programmable read only memory with trench structure |
US5258634A (en) * | 1991-05-17 | 1993-11-02 | United Microelectronics Corporation | Electrically erasable read only memory cell array having elongated control gate in a trench |
JPH0567791A (ja) * | 1991-06-20 | 1993-03-19 | Mitsubishi Electric Corp | 電気的に書込および消去可能な半導体記憶装置およびその製造方法 |
JPH0613627A (ja) * | 1991-10-08 | 1994-01-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US5386132A (en) * | 1992-11-02 | 1995-01-31 | Wong; Chun C. D. | Multimedia storage system with highly compact memory device |
US5414287A (en) * | 1994-04-25 | 1995-05-09 | United Microelectronics Corporation | Process for high density split-gate memory cell for flash or EPROM |
US5411905A (en) * | 1994-04-29 | 1995-05-02 | International Business Machines Corporation | Method of making trench EEPROM structure on SOI with dual channels |
US5606521A (en) * | 1995-06-28 | 1997-02-25 | Philips Electronics North America Corp. | Electrically erasable and programmable read only memory with non-uniform dielectric thickness |
-
1995
- 1995-10-25 JP JP27758895A patent/JP3403877B2/ja not_active Expired - Fee Related
-
1996
- 1996-04-16 US US08/633,093 patent/US5786612A/en not_active Expired - Lifetime
- 1996-05-15 DE DE19619705A patent/DE19619705C2/de not_active Expired - Fee Related
- 1996-06-29 KR KR1019960026184A patent/KR100235274B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4774556A (en) * | 1985-07-25 | 1988-09-27 | Nippondenso Co., Ltd. | Non-volatile semiconductor memory device |
JPH031574A (ja) * | 1989-05-29 | 1991-01-08 | Hitachi Ltd | 不揮発性半導体記憶装置およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001001493A1 (de) * | 1999-06-25 | 2001-01-04 | Infineon Technologies Ag | Speicherzellenanordnung und herstellungsverfahren |
Also Published As
Publication number | Publication date |
---|---|
JPH09120997A (ja) | 1997-05-06 |
KR100235274B1 (ko) | 1999-12-15 |
KR970024239A (ko) | 1997-05-30 |
DE19619705C2 (de) | 2001-09-06 |
US5786612A (en) | 1998-07-28 |
JP3403877B2 (ja) | 2003-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19619705C2 (de) | Nichtflüchtige Halbleiterspeichervorrichtung mit einem in einem Graben angeordneten Gateelektrodenabschnitt und deren Herstellungsverfahren | |
DE3816358C2 (de) | ||
DE4430366C2 (de) | Halbleitereinrichtung und Verfahren zum Herstellen derselben | |
DE102004030345B4 (de) | Mehrmulden-Bauelement und Herstellungsverfahren | |
DE10194689B4 (de) | Nichtflüchtige Halbleiterspeicher mit zwei Speichereinheiten und Verfahren zu deren Herstellung | |
DE3037431C2 (de) | ||
DE4404270C2 (de) | Halbleiterspeichervorrichtungen, die Information elektrisch schreiben und löschen können und Verfahren zur Herstellung derselben | |
DE4420365C2 (de) | Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung | |
DE19747776C2 (de) | Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung | |
DE102008023622B4 (de) | Verfahren zum Herstellen einer DRAM-Vorrichtung mit einer dielektrischen Gate-Schicht mit mehreren Dicken | |
DE3033333A1 (de) | Elektrisch programmierbare halbleiterspeichervorrichtung | |
DE60023247T2 (de) | Verfahren und apparat zur herstellung von eingebetteten integrierten flachspeichern | |
DE10046945C2 (de) | Verfahren zum Herstellen einer nichtflüchtigen Halbleiterspeichervorrichtung mit selbstjustierter schwebender Gateelektrode unter Verwendung einer Grabenisolationsstruktur | |
DE10036911A1 (de) | Multi-Bit-Speicherzelle und Verfahren zur Herstellung | |
DE2756855A1 (de) | Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet | |
DE19727466A1 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE102005012112A1 (de) | Ladungsgfangendes Speicherbauelement und Verfahren zur Herstellung | |
DE102016100562A1 (de) | Eine halbleitersubstratanordnung, eine halbleitervorrichtung und ein verfahren zum bearbeiten eines halbleitersubstrats | |
DE69637352T2 (de) | Verfahren zur Herstellung einer vertikalen nichtflüchtigen Speicherzelle | |
EP0917203A2 (de) | Gain Cell DRAM Struktur und Verfahren zu deren Herstellung | |
DE19937912A1 (de) | Halbleiterbauelement mit schwebendem Gate und Verfahren zu seiner Herstellung | |
DE2059072A1 (de) | Halbleiter-Einrichtung | |
DE4112044A1 (de) | Halbleitereinrichtung mit wenigstens zwei feldeffekttransistoren und herstellungsverfahren fuer diese | |
DE19807010A1 (de) | Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung | |
DE60030461T2 (de) | Feststoffquelldotierung der source-drain-gebiete eines flash-speichers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: RENESAS TECHNOLOGY CORP., TOKYO, JP |
|
R081 | Change of applicant/patentee |
Owner name: RENESAS ELECTRONICS CORP., KAWASAKI-SHI, JP Free format text: FORMER OWNER: MITSUBISHI DENKI K.K., TOKYO, JP Effective date: 20110407 Owner name: RENESAS ELECTRONICS CORP., JP Free format text: FORMER OWNER: MITSUBISHI DENKI K.K., TOKYO, JP Effective date: 20110407 |
|
R081 | Change of applicant/patentee |
Owner name: RENESAS ELECTRONICS CORP., KAWASAKI-SHI, JP Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP., TOKYO, JP Effective date: 20110726 Owner name: RENESAS ELECTRONICS CORP., JP Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP., TOKYO, JP Effective date: 20110726 |
|
R082 | Change of representative |
Representative=s name: PRUEFER & PARTNER MBB PATENTANWAELTE RECHTSANW, DE Effective date: 20110726 Representative=s name: PRUEFER & PARTNER GBR, DE Effective date: 20110726 |