JP4375821B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4375821B2 JP4375821B2 JP27535395A JP27535395A JP4375821B2 JP 4375821 B2 JP4375821 B2 JP 4375821B2 JP 27535395 A JP27535395 A JP 27535395A JP 27535395 A JP27535395 A JP 27535395A JP 4375821 B2 JP4375821 B2 JP 4375821B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- impurity diffusion
- diffusion region
- diffusion regions
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 100
- 239000012535 impurity Substances 0.000 claims description 54
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 47
- 229920005591 polysilicon Polymers 0.000 claims description 45
- 229910021332 silicide Inorganic materials 0.000 claims description 21
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 20
- 239000011229 interlayer Substances 0.000 claims description 18
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 14
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 14
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000005204 segregation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に係り、特にコンタクト抵抗の増加を抑制しながら相異なる導電型の不純物領域同士を連結することのできる半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
ＣＭＯＳインバータ回路を含む半導体装置でｐＭＯＳトランジスタとｎＭＯＳトランジスタの不純物拡散領域同士を電気的に連結する場合がある。相異なる不純物拡散領域、例えばｐ型不純物拡散領域（以下、ｐ+ 拡散領域とする）とｎ型不純物拡散領域（以下、ｎ+ 拡散領域とする）とを電気的に連結するに際し、アルミニウム（Ａｌ）などのような金属膜を使用することができる。しかしながら、前記金属膜を使用する場合には、漏洩電流を防止するために不純物拡散領域に接続される金属膜の接触面積に一定の間隔のマージンを置いて不純物領域を形成する必要があるため素子の面積が増加するという問題がある。さらに、ＢＰＳＧ膜を使用した平坦化工程などの高温工程が行えない問題もある。
【０００３】
前記問題を解消するために、ｐ+ 拡散領域とｎ+ 拡散領域とをポリサイド膜で連結する方法が提案された（参照、アメリカ特許第4,710,897 号）。
【０００４】
図７は、従来の技術によりｎ+ 拡散領域とｐ+ 拡散領域とをポリサイド膜で連結した半導体装置の接続構造を示した断面図である。
【０００５】
具体的に、半導体基板１上にＮウェル２とＰウェル３とが形成されており、半導体基板１の表面の一部にフィールド酸化膜４が形成されていて活性領域を規定する。さらに、前記活性領域にはｐ+ 拡散領域５とｎ+ 拡散領域６とが形成されており、前記ｐ+ 拡散領域５とｎ+ 拡散領域６との一部を露出するコンタクトホールを有する層間絶縁膜７が形成されている。
【０００６】
また、前記層間絶縁膜７の上部とコンタクトホールの内側壁及びｐ+ 拡散領域５とｎ+ 拡散領域６の上部にｎ+ ポリシリコン膜９ａ及びｐ+ ポリシリコン膜９ｂが形成されている。また、前記ｎ+ ポリシリコン膜９ａ及びｐ+ ポリシリコン膜９ｂ上にタングステン珪化物膜１１が形成されている。したがって、図７に示した接続構造は、ｐ+ 拡散領域５とｎ+ 拡散領域６とをポリシコリン膜９ａ，９ｂ及びタングステン珪化物膜１１よりなるポリサイド膜で連結する構造である。また、基板の全面に絶縁膜１５が形成されている。
【０００７】
しかしながら、図７に示した接続構造では、後続の高温熱処理においてポリシリコン膜間の相互拡散（lateral diffusion)は無視できる程度に小さいが、ホウ素と砒素の拡散係数が大きいのでタングステン珪化物膜１１を通じたホウ素と砒素の拡散現象が発生する。
【０００８】
また、タングステン珪化物膜１１と後続工程で形成される酸化膜との界面でホウ素の偏析が発生し、結果的にｐ+ コンタクト抵抗が増える。特に、ホウ素が砒素に比して拡散係数が大きいので、ｐ+ コンタクト抵抗の増加がさらに深刻である。したがって、前述したポリサイド膜を用いた場合にｐ+ コンタクト抵抗の増加によりｎ+ コンタクトを連結するに多くの制限がある。
【０００９】
図７に示した接続構造の問題を解消するために、タングステン珪化膜１１上にｐ+ ポリシリコン膜を形成する方法が提案された（参照、IEDM,'92, P845〜848,“Dual（ｎ+ ／ｐ+ ）Polycide Interconnect Technology using poly-Si/WSi2 ／poly-Si Structure and Post B+ Implantaion 又は特開平５−２５１４４６号公報）。
【００１０】
図８は上記文献に開示された技術により、ｎ+ 拡散領域とｐ+ 拡散領域とをポリサイド膜とｐ+ ポリシリコン膜との二重構造で連結した半導体装置の接続構造を示した断面図である。図８において、図７と同じ参照符号は同一の部材を示す。
【００１１】
具体的に、図８に示した接続構造は図７のタングステン珪化物膜１１上にｐ+ ポリシリコン膜１３がさらに形成された構造となっている。ｐ+ ポリシリコン膜１３は図７で前述したホウ素の拡散及び酸化膜とタングステン珪化物膜１１との界面におけるホウ素の偏析を抑制する。しかしながら、図８に示した接続構造はｐ+ コンタクト抵抗が５０％程度減る効果があるが、ｎ+ 拡散領域６とｐ+ 拡散領域５とが互いに近くなる場合、ｐ+ 拡散領域５から吸い上げられたホウ素がポリサイド膜を介してｎ+ 拡散領域６に移動し砒素と中和されてｎ+ 拡散領域６のコンタクト抵抗が増えるという問題がある。
【００１２】
ホウ素についてポリシリコン膜９ｂに対するタングステン珪化物膜１１の偏析係数が非常に大きく、ｐ+ 拡散領域５からタングステン珪化物膜１１中へボロンが吸い上げられｐ+ 拡散領域５とのコンタクト抵抗が高くなってしまうという問題点をより完全に解消する技術として、例えば、特開平２−２４１０３１号公報や特開平４−６８２８号公報に開示された技術が知られている。
【００１３】
この技術によれば、ｎ+ 拡散領域の上面のみに金属シリサイド膜を残存させ、ｐ+ 拡散領域の上面には金属シリサイド膜を形成しないか除去するようにして、ｐ+ コンタクト抵抗の上昇を防止している。しかし、このような技術を用いてもｎ+ 拡散領域とｐ+ 拡散領域とが互いに近くなった場合のｎ+ 拡散領域のコンタクト抵抗の上昇を抑制することは困難である。
【００１４】
【発明が解決しようとする課題】
したがって、本発明の目的はコンタクト抵抗の増加を防止しながら、ｐ+ 拡散領域とｎ+ 拡散領域とが連結できる半導体装置を提供するにある。
【００１５】
本発明の他の目的は上記半導体装置の製造に適合な製造方法を提供するにある。
【００１６】
【課題を解決するための手段】
前記の目的を達成するために本発明の半導体装置は、相異なる導電型の不純物拡散領域を電気的に連結する半導体装置において、主表面上の所定部位にＰ型第１不純物拡散領域とＮ型第２不純物拡散領域とを形成してなる半導体基板と、前記第１及び第２不純物拡散領域のそれぞれの少なくとも一部を露出させるコンタクトホールを有する前記半導体基板上に形成された層間絶縁膜と、ポリシリコン膜とその上に形成された珪化物膜で構成され、前記コンタクトホールの内壁面及び前記第１、第２不純物拡散領域の露出面を除く前記層間絶縁膜上に形成されたポリサイド膜と、ポリシリコン膜で構成され、前記コンタクトホールの内壁面及び前記第１、第２不純物拡散領域の露出面及び前記ポリサイド膜上の全面に形成され、前記第１及び第２不純物拡散領域上ではそれぞれ前記第１及び第２不純物拡散領域に含まれる不純物と同一型の不純物を含む第２導電膜とを備えている。
【００１７】
前記珪化物膜はタングステン珪化物膜またはチタン珪化物膜で構成することができる。
【００１８】
前記の目的を達成するために本発明の製造方法は、相異なる導電型の不純物拡散領域を電気的に連結する半導体装置において、半導体基板の主表面上の所定部位にＰ型第１不純物拡散領域とＮ型第２不純物拡散領域とを形成する第１段階と、前記第１段階後、前記半導体基板上の全面に層間絶縁膜を形成し、さらに、ポリシリコン膜とその上に形成される珪化物膜でなるポリサイド膜を前記層間絶縁膜上に形成する第２段階と、前記第２段階後、前記ポリサイド膜および層間絶縁膜を食刻して、前記第１及び第２不純物拡散領域のそれぞれの少なくとも一部を露出させるコンタクトホールを形成する第３段階と、前記第３段階後、前記コンタクトホールの内壁面及び前記第１、第２不純物拡散領域の露出面及び前記ポリサイド膜上の全面にポリシリコン膜からなる第２導電膜を形成し、前記第１及び第２不純物拡散領域上ではそれぞれ前記第１及び第２不純物拡散領域に含まれる不純物と同一型の不純物を前記第２導電膜に注入する第４段階とを備えている。
【００１９】
前記珪化物膜をタングステン珪化物膜またはチタン珪化物膜で形成することができる。
【００２３】
【発明の実施の形態】
以下、添付した図面に基づき本発明を詳細に説明する。
【００２４】
図１は本発明の第１実施例に係るｎ+ 拡散領域及びｐ+ 拡散領域を有する半導体装置の接続構造を示した断面図である。
【００２５】
具体的に、半導体基板１００上にＮウェル１２０とＰウェル１３０が形成されており、半導体基板１００の表面の一部にフィールド酸化膜１４０が形成されていて活性領域を規定する。また、前記活性領域にはｐ+ 拡散領域１５０とｎ+ 拡散領域１６０が形成されており、ｐ+ 拡散領域１５０とｎ+ 拡散領域１６０との一部を露出するコンタクトホールを有する層間絶縁膜１７０が形成されている。
【００２６】
特に、層間絶縁膜１７０上にそれぞれポリシリコン膜２００及び珪化物膜２１０よりなる第１導電膜２００，２１０が形成されている。また、第１導電膜２００，２１０とコンタクトホールの内側壁及びｐ+ 拡散領域１５０とｎ+ 拡散領域１６０の露出面上にｐ+ ポリシリコン膜２２０ａ及びｎ+ ポリシリコン膜２２０ｂよりなる第２導電膜２２０ａ，２２０ｂが形成されており、従来の図７と図８とは異なり珪化物膜が形成されていない。基板１００の全面に絶縁膜２３０が形成されている。
【００２７】
したがって、接続膜としてポリシリコン膜と珪化物膜とを使用する本発明の接続構造は後続の高温工程に適用でき、コンタクト部にはシリサイド膜が形成されないため相互拡散によるコンタクト抵抗の増大を防止することができる。また、ｐ+ ポリシリコン膜２２０ａ及びｎ+ ポリシリコン膜２２０ｂよりなる第２導電膜２２０ａ，２２０ｂが第２導電膜２２０ａ，２２０ｂの下部に形成された不純物領域と同一型の不純物でドーピングされていて従来の技術とは異なりコンタクト抵抗の増える問題を解消する。
【００２８】
図２は本発明の第２実施例に係るｎ+ 拡散領域及びｐ+ 拡散領域を有する半導体装置の接続構造を示した断面図である。第２実施例において、前記第１実施例と同じ参照番号は同一の部材を示す。
【００２９】
具体的に、図２に示した接続構造は図１に示した接続構造において、ポリシリコン膜２００の形成されないことを除いては同様の構造となっている。即ち、第１実施例のポリシリコン膜２００を形成しなくても従来の技術の問題を解決することができる。
【００３０】
図３ないし図６は図１に示した半導体装置の接続構造の製造方法を示した断面図である。
【００３１】
図３はＮウェル１２０とＰウェル１３０の形成された半導体基板１００にｎ+ 拡散領域１６０、ｐ+ 拡散領域１５０、層間絶縁膜１７０、第１ポリシリコン膜２００及び珪化物膜２１０を形成する段階を示す。具体的に、半導体基板１００上にＮウェル１２０とＰウェル１３０を形成し素子分離工程を用いてフィールド酸化膜１４０を形成する。ｐチャネルＭＯＳトランジスタのソース又はドレイン領域の形成される部分にｐ+ 拡散領域１５０、ｎチャネルＭＯＳトランジスタのソース又はドレイン領域の形成される部分にｎ+ 拡散領域１６０を形成する。次いで、基板の全面に層間絶縁膜１７０、第１導電膜用の第１ポリシリコン膜２００及び珪化物膜２１０を順に積層する。珪化物膜２１０はタングステン珪化物膜又はチタン珪化物膜で形成することができる。また、第１ポリシリコン膜２００は不純物を含む導電膜や、又は含まない導電膜で形成することもできる。
【００３２】
図４はｐ+ 拡散領域１５０とｎ+ 拡散領域１６０との一部が露出されるコンタクトホールと第２ポリシリコン膜２２０とを形成する段階を示す。具体的に、珪化物膜２１０上にフォトレジストパターン（図示せず）を形成した後、これをマスクとして珪化物膜２１０、第１ポリシリコン膜２００及び層間絶縁膜１７０を食刻してｐ+ 拡散領域１５０とｎ+ 拡散領域１６０との一部が露出されるようにコンタクトホールを形成する。このようになると、第１ポリシリコン膜２００と珪化物膜２１０とにより構成された第１導電膜２００，２１０が形成される。次いで、前記コンタクトホールの形成された基板１００の全面に第２導電膜用の第２ポリシリコン膜２２０を形成する。
【００３３】
図５は第２ポリシリコン膜２２０に不純物をイオン注入する段階を示す。具体的に、写真工程を用いてｐチャネルＭＯＳトランジスタ領域のポリシリコン膜２２０にホウ素イオンを１０15／ｃｍ2 以上のドーズ量に注入してｐ+ ポリシリコン膜２２０ａを形成する。そして、写真工程を用いてｎチャネルＭＯＳトランジスタ領域のポリシリコン膜２２０に砒素イオンを１０15／ｃｍ2 以上に注入してｎ+ ポリシリコン膜２２０ｂを形成する。このようになると、ｐ+ ポリシリコン膜２２０ａとｎ+ ポリシリコン膜２２０ｂとよりなる第２導電膜が形成される。
【００３４】
図６はシリコン酸化膜２３０を形成する工程を示す。具体的に、前記ｐ+ ポリシリコン膜２２０ａとｎ+ ポリシリコン膜２２０ｂの形成された基板の全面にシリコン酸化膜２３０を形成する。
【００３５】
【発明の効果】
前述したように本発明によると、ポリサイド膜で相異なる拡散領域を電気的に連結するに際して、ｎ+ 拡散領域とｐ+ 拡散領域の一部が露出されるコンタクトホールの内側壁とｎ+ 拡散領域とｐ+ 拡散領域との露出表面にのみポリシリコン膜を形成し、残り配線領域にはポリサイド膜形成しているため、コンタクト抵抗の増加を防止することができる。
【００３６】
本発明は前記の実施例に限定されず、多くの変形が本発明の技術的思想内で当分野での通常の知識を持つ者により可能なことは明白である。
【図面の簡単な説明】
【図１】本発明の一実施例に係る相異なる型の不純物拡散領域を有する半導体装置の接続構造を示した断面図である。
【図２】本発明の他の実施例に係る相異なる型の不純物拡散領域を有する半導体装置の接続構造を示した断面図である。
【図３】図１に示した半導体装置の接続構造を製造する方法を示した断面図である。
【図４】図１に示した半導体装置の接続構造を製造する方法を示した断面図である。
【図５】図１に示した半導体装置の接続構造を製造する方法を示した断面図である。
【図６】図１に示した半導体装置の接続構造を製造する方法を示した断面図である。
【図７】従来の技術により相異なる型の不純物拡散領域を有する半導体装置の接続構造を示した断面図である。
【図８】従来の他の技術により相異なる型の不純物拡散領域を有する半導体装置の接続構造を示した断面図である。
【符号の説明】
１００：半導体基板
１２０：Ｎウェル
１３０：Ｐウェル
１４０：フィールド酸化膜
１５０：ｐ+ 拡散領域
１６０：ｎ+ 拡散領域
１７０：層間絶縁膜
２００：ポリシリコン膜
２１０：珪化物膜
２２０ａ：ｐ+ ポリシリコン膜
２２０ｂ：ｎ+ ポリシリコン膜
２２０：第２導電膜
２３０：絶縁膜
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に係り、特にコンタクト抵抗の増加を抑制しながら相異なる導電型の不純物領域同士を連結することのできる半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
ＣＭＯＳインバータ回路を含む半導体装置でｐＭＯＳトランジスタとｎＭＯＳトランジスタの不純物拡散領域同士を電気的に連結する場合がある。相異なる不純物拡散領域、例えばｐ型不純物拡散領域（以下、ｐ+ 拡散領域とする）とｎ型不純物拡散領域（以下、ｎ+ 拡散領域とする）とを電気的に連結するに際し、アルミニウム（Ａｌ）などのような金属膜を使用することができる。しかしながら、前記金属膜を使用する場合には、漏洩電流を防止するために不純物拡散領域に接続される金属膜の接触面積に一定の間隔のマージンを置いて不純物領域を形成する必要があるため素子の面積が増加するという問題がある。さらに、ＢＰＳＧ膜を使用した平坦化工程などの高温工程が行えない問題もある。
【０００３】
前記問題を解消するために、ｐ+ 拡散領域とｎ+ 拡散領域とをポリサイド膜で連結する方法が提案された（参照、アメリカ特許第4,710,897 号）。
【０００４】
図７は、従来の技術によりｎ+ 拡散領域とｐ+ 拡散領域とをポリサイド膜で連結した半導体装置の接続構造を示した断面図である。
【０００５】
具体的に、半導体基板１上にＮウェル２とＰウェル３とが形成されており、半導体基板１の表面の一部にフィールド酸化膜４が形成されていて活性領域を規定する。さらに、前記活性領域にはｐ+ 拡散領域５とｎ+ 拡散領域６とが形成されており、前記ｐ+ 拡散領域５とｎ+ 拡散領域６との一部を露出するコンタクトホールを有する層間絶縁膜７が形成されている。
【０００６】
また、前記層間絶縁膜７の上部とコンタクトホールの内側壁及びｐ+ 拡散領域５とｎ+ 拡散領域６の上部にｎ+ ポリシリコン膜９ａ及びｐ+ ポリシリコン膜９ｂが形成されている。また、前記ｎ+ ポリシリコン膜９ａ及びｐ+ ポリシリコン膜９ｂ上にタングステン珪化物膜１１が形成されている。したがって、図７に示した接続構造は、ｐ+ 拡散領域５とｎ+ 拡散領域６とをポリシコリン膜９ａ，９ｂ及びタングステン珪化物膜１１よりなるポリサイド膜で連結する構造である。また、基板の全面に絶縁膜１５が形成されている。
【０００７】
しかしながら、図７に示した接続構造では、後続の高温熱処理においてポリシリコン膜間の相互拡散（lateral diffusion)は無視できる程度に小さいが、ホウ素と砒素の拡散係数が大きいのでタングステン珪化物膜１１を通じたホウ素と砒素の拡散現象が発生する。
【０００８】
また、タングステン珪化物膜１１と後続工程で形成される酸化膜との界面でホウ素の偏析が発生し、結果的にｐ+ コンタクト抵抗が増える。特に、ホウ素が砒素に比して拡散係数が大きいので、ｐ+ コンタクト抵抗の増加がさらに深刻である。したがって、前述したポリサイド膜を用いた場合にｐ+ コンタクト抵抗の増加によりｎ+ コンタクトを連結するに多くの制限がある。
【０００９】
図７に示した接続構造の問題を解消するために、タングステン珪化膜１１上にｐ+ ポリシリコン膜を形成する方法が提案された（参照、IEDM,'92, P845〜848,“Dual（ｎ+ ／ｐ+ ）Polycide Interconnect Technology using poly-Si/WSi2 ／poly-Si Structure and Post B+ Implantaion 又は特開平５−２５１４４６号公報）。
【００１０】
図８は上記文献に開示された技術により、ｎ+ 拡散領域とｐ+ 拡散領域とをポリサイド膜とｐ+ ポリシリコン膜との二重構造で連結した半導体装置の接続構造を示した断面図である。図８において、図７と同じ参照符号は同一の部材を示す。
【００１１】
具体的に、図８に示した接続構造は図７のタングステン珪化物膜１１上にｐ+ ポリシリコン膜１３がさらに形成された構造となっている。ｐ+ ポリシリコン膜１３は図７で前述したホウ素の拡散及び酸化膜とタングステン珪化物膜１１との界面におけるホウ素の偏析を抑制する。しかしながら、図８に示した接続構造はｐ+ コンタクト抵抗が５０％程度減る効果があるが、ｎ+ 拡散領域６とｐ+ 拡散領域５とが互いに近くなる場合、ｐ+ 拡散領域５から吸い上げられたホウ素がポリサイド膜を介してｎ+ 拡散領域６に移動し砒素と中和されてｎ+ 拡散領域６のコンタクト抵抗が増えるという問題がある。
【００１２】
ホウ素についてポリシリコン膜９ｂに対するタングステン珪化物膜１１の偏析係数が非常に大きく、ｐ+ 拡散領域５からタングステン珪化物膜１１中へボロンが吸い上げられｐ+ 拡散領域５とのコンタクト抵抗が高くなってしまうという問題点をより完全に解消する技術として、例えば、特開平２−２４１０３１号公報や特開平４−６８２８号公報に開示された技術が知られている。
【００１３】
この技術によれば、ｎ+ 拡散領域の上面のみに金属シリサイド膜を残存させ、ｐ+ 拡散領域の上面には金属シリサイド膜を形成しないか除去するようにして、ｐ+ コンタクト抵抗の上昇を防止している。しかし、このような技術を用いてもｎ+ 拡散領域とｐ+ 拡散領域とが互いに近くなった場合のｎ+ 拡散領域のコンタクト抵抗の上昇を抑制することは困難である。
【００１４】
【発明が解決しようとする課題】
したがって、本発明の目的はコンタクト抵抗の増加を防止しながら、ｐ+ 拡散領域とｎ+ 拡散領域とが連結できる半導体装置を提供するにある。
【００１５】
本発明の他の目的は上記半導体装置の製造に適合な製造方法を提供するにある。
【００１６】
【課題を解決するための手段】
前記の目的を達成するために本発明の半導体装置は、相異なる導電型の不純物拡散領域を電気的に連結する半導体装置において、主表面上の所定部位にＰ型第１不純物拡散領域とＮ型第２不純物拡散領域とを形成してなる半導体基板と、前記第１及び第２不純物拡散領域のそれぞれの少なくとも一部を露出させるコンタクトホールを有する前記半導体基板上に形成された層間絶縁膜と、ポリシリコン膜とその上に形成された珪化物膜で構成され、前記コンタクトホールの内壁面及び前記第１、第２不純物拡散領域の露出面を除く前記層間絶縁膜上に形成されたポリサイド膜と、ポリシリコン膜で構成され、前記コンタクトホールの内壁面及び前記第１、第２不純物拡散領域の露出面及び前記ポリサイド膜上の全面に形成され、前記第１及び第２不純物拡散領域上ではそれぞれ前記第１及び第２不純物拡散領域に含まれる不純物と同一型の不純物を含む第２導電膜とを備えている。
【００１７】
前記珪化物膜はタングステン珪化物膜またはチタン珪化物膜で構成することができる。
【００１８】
前記の目的を達成するために本発明の製造方法は、相異なる導電型の不純物拡散領域を電気的に連結する半導体装置において、半導体基板の主表面上の所定部位にＰ型第１不純物拡散領域とＮ型第２不純物拡散領域とを形成する第１段階と、前記第１段階後、前記半導体基板上の全面に層間絶縁膜を形成し、さらに、ポリシリコン膜とその上に形成される珪化物膜でなるポリサイド膜を前記層間絶縁膜上に形成する第２段階と、前記第２段階後、前記ポリサイド膜および層間絶縁膜を食刻して、前記第１及び第２不純物拡散領域のそれぞれの少なくとも一部を露出させるコンタクトホールを形成する第３段階と、前記第３段階後、前記コンタクトホールの内壁面及び前記第１、第２不純物拡散領域の露出面及び前記ポリサイド膜上の全面にポリシリコン膜からなる第２導電膜を形成し、前記第１及び第２不純物拡散領域上ではそれぞれ前記第１及び第２不純物拡散領域に含まれる不純物と同一型の不純物を前記第２導電膜に注入する第４段階とを備えている。
【００１９】
前記珪化物膜をタングステン珪化物膜またはチタン珪化物膜で形成することができる。
【００２３】
【発明の実施の形態】
以下、添付した図面に基づき本発明を詳細に説明する。
【００２４】
図１は本発明の第１実施例に係るｎ+ 拡散領域及びｐ+ 拡散領域を有する半導体装置の接続構造を示した断面図である。
【００２５】
具体的に、半導体基板１００上にＮウェル１２０とＰウェル１３０が形成されており、半導体基板１００の表面の一部にフィールド酸化膜１４０が形成されていて活性領域を規定する。また、前記活性領域にはｐ+ 拡散領域１５０とｎ+ 拡散領域１６０が形成されており、ｐ+ 拡散領域１５０とｎ+ 拡散領域１６０との一部を露出するコンタクトホールを有する層間絶縁膜１７０が形成されている。
【００２６】
特に、層間絶縁膜１７０上にそれぞれポリシリコン膜２００及び珪化物膜２１０よりなる第１導電膜２００，２１０が形成されている。また、第１導電膜２００，２１０とコンタクトホールの内側壁及びｐ+ 拡散領域１５０とｎ+ 拡散領域１６０の露出面上にｐ+ ポリシリコン膜２２０ａ及びｎ+ ポリシリコン膜２２０ｂよりなる第２導電膜２２０ａ，２２０ｂが形成されており、従来の図７と図８とは異なり珪化物膜が形成されていない。基板１００の全面に絶縁膜２３０が形成されている。
【００２７】
したがって、接続膜としてポリシリコン膜と珪化物膜とを使用する本発明の接続構造は後続の高温工程に適用でき、コンタクト部にはシリサイド膜が形成されないため相互拡散によるコンタクト抵抗の増大を防止することができる。また、ｐ+ ポリシリコン膜２２０ａ及びｎ+ ポリシリコン膜２２０ｂよりなる第２導電膜２２０ａ，２２０ｂが第２導電膜２２０ａ，２２０ｂの下部に形成された不純物領域と同一型の不純物でドーピングされていて従来の技術とは異なりコンタクト抵抗の増える問題を解消する。
【００２８】
図２は本発明の第２実施例に係るｎ+ 拡散領域及びｐ+ 拡散領域を有する半導体装置の接続構造を示した断面図である。第２実施例において、前記第１実施例と同じ参照番号は同一の部材を示す。
【００２９】
具体的に、図２に示した接続構造は図１に示した接続構造において、ポリシリコン膜２００の形成されないことを除いては同様の構造となっている。即ち、第１実施例のポリシリコン膜２００を形成しなくても従来の技術の問題を解決することができる。
【００３０】
図３ないし図６は図１に示した半導体装置の接続構造の製造方法を示した断面図である。
【００３１】
図３はＮウェル１２０とＰウェル１３０の形成された半導体基板１００にｎ+ 拡散領域１６０、ｐ+ 拡散領域１５０、層間絶縁膜１７０、第１ポリシリコン膜２００及び珪化物膜２１０を形成する段階を示す。具体的に、半導体基板１００上にＮウェル１２０とＰウェル１３０を形成し素子分離工程を用いてフィールド酸化膜１４０を形成する。ｐチャネルＭＯＳトランジスタのソース又はドレイン領域の形成される部分にｐ+ 拡散領域１５０、ｎチャネルＭＯＳトランジスタのソース又はドレイン領域の形成される部分にｎ+ 拡散領域１６０を形成する。次いで、基板の全面に層間絶縁膜１７０、第１導電膜用の第１ポリシリコン膜２００及び珪化物膜２１０を順に積層する。珪化物膜２１０はタングステン珪化物膜又はチタン珪化物膜で形成することができる。また、第１ポリシリコン膜２００は不純物を含む導電膜や、又は含まない導電膜で形成することもできる。
【００３２】
図４はｐ+ 拡散領域１５０とｎ+ 拡散領域１６０との一部が露出されるコンタクトホールと第２ポリシリコン膜２２０とを形成する段階を示す。具体的に、珪化物膜２１０上にフォトレジストパターン（図示せず）を形成した後、これをマスクとして珪化物膜２１０、第１ポリシリコン膜２００及び層間絶縁膜１７０を食刻してｐ+ 拡散領域１５０とｎ+ 拡散領域１６０との一部が露出されるようにコンタクトホールを形成する。このようになると、第１ポリシリコン膜２００と珪化物膜２１０とにより構成された第１導電膜２００，２１０が形成される。次いで、前記コンタクトホールの形成された基板１００の全面に第２導電膜用の第２ポリシリコン膜２２０を形成する。
【００３３】
図５は第２ポリシリコン膜２２０に不純物をイオン注入する段階を示す。具体的に、写真工程を用いてｐチャネルＭＯＳトランジスタ領域のポリシリコン膜２２０にホウ素イオンを１０15／ｃｍ2 以上のドーズ量に注入してｐ+ ポリシリコン膜２２０ａを形成する。そして、写真工程を用いてｎチャネルＭＯＳトランジスタ領域のポリシリコン膜２２０に砒素イオンを１０15／ｃｍ2 以上に注入してｎ+ ポリシリコン膜２２０ｂを形成する。このようになると、ｐ+ ポリシリコン膜２２０ａとｎ+ ポリシリコン膜２２０ｂとよりなる第２導電膜が形成される。
【００３４】
図６はシリコン酸化膜２３０を形成する工程を示す。具体的に、前記ｐ+ ポリシリコン膜２２０ａとｎ+ ポリシリコン膜２２０ｂの形成された基板の全面にシリコン酸化膜２３０を形成する。
【００３５】
【発明の効果】
前述したように本発明によると、ポリサイド膜で相異なる拡散領域を電気的に連結するに際して、ｎ+ 拡散領域とｐ+ 拡散領域の一部が露出されるコンタクトホールの内側壁とｎ+ 拡散領域とｐ+ 拡散領域との露出表面にのみポリシリコン膜を形成し、残り配線領域にはポリサイド膜形成しているため、コンタクト抵抗の増加を防止することができる。
【００３６】
本発明は前記の実施例に限定されず、多くの変形が本発明の技術的思想内で当分野での通常の知識を持つ者により可能なことは明白である。
【図面の簡単な説明】
【図１】本発明の一実施例に係る相異なる型の不純物拡散領域を有する半導体装置の接続構造を示した断面図である。
【図２】本発明の他の実施例に係る相異なる型の不純物拡散領域を有する半導体装置の接続構造を示した断面図である。
【図３】図１に示した半導体装置の接続構造を製造する方法を示した断面図である。
【図４】図１に示した半導体装置の接続構造を製造する方法を示した断面図である。
【図５】図１に示した半導体装置の接続構造を製造する方法を示した断面図である。
【図６】図１に示した半導体装置の接続構造を製造する方法を示した断面図である。
【図７】従来の技術により相異なる型の不純物拡散領域を有する半導体装置の接続構造を示した断面図である。
【図８】従来の他の技術により相異なる型の不純物拡散領域を有する半導体装置の接続構造を示した断面図である。
【符号の説明】
１００：半導体基板
１２０：Ｎウェル
１３０：Ｐウェル
１４０：フィールド酸化膜
１５０：ｐ+ 拡散領域
１６０：ｎ+ 拡散領域
１７０：層間絶縁膜
２００：ポリシリコン膜
２１０：珪化物膜
２２０ａ：ｐ+ ポリシリコン膜
２２０ｂ：ｎ+ ポリシリコン膜
２２０：第２導電膜
２３０：絶縁膜
Claims (4)
- 相異なる導電型の不純物拡散領域を電気的に連結する半導体装置において、
主表面上の所定部位にＰ型第１不純物拡散領域とＮ型第２不純物拡散領域とを形成してなる半導体基板と、
前記第１及び第２不純物拡散領域のそれぞれの少なくとも一部を露出させるコンタクトホールを有する前記半導体基板上に形成された層間絶縁膜と、
ポリシリコン膜とその上に形成された珪化物膜で構成され、前記コンタクトホールの内壁面及び前記第１、第２不純物拡散領域の露出面を除く前記層間絶縁膜上に形成されたポリサイド膜と、
ポリシリコン膜で構成され、前記コンタクトホールの内壁面及び前記第１、第２不純物拡散領域の露出面及び前記ポリサイド膜上の全面に形成され、前記第１及び第２不純物拡散領域上ではそれぞれ前記第１及び第２不純物拡散領域に含まれる不純物と同一型の不純物を含む第２導電膜とを備えることを特徴とする半導体装置。 - 前記珪化物膜はタングステン珪化物膜またはチタン珪化物膜で構成することを特徴とする請求項１記載の半導体装置。
- 相異なる導電型の不純物拡散領域を電気的に連結する半導体装置を製造する方法において、
半導体基板の主表面上の所定部位にＰ型第１不純物拡散領域とＮ型第２不純物拡散領域とを形成する第１段階と、
前記第１段階後、前記半導体基板上の全面に層間絶縁膜を形成し、さらに、ポリシリコン膜とその上に形成される珪化物膜でなるポリサイド膜を前記層間絶縁膜上に形成する第２段階と、
前記第２段階後、前記ポリサイド膜および層間絶縁膜を食刻して、前記第１及び第２不純物拡散領域のそれぞれの少なくとも一部を露出させるコンタクトホールを形成する第３段階と、
前記第３段階後、前記コンタクトホールの内壁面及び前記第１、第２不純物拡散領域の露出面及び前記ポリサイド膜上の全面にポリシリコン膜からなる第２導電膜を形成し、前記第１及び第２不純物拡散領域上ではそれぞれ前記第１及び第２不純物拡散領域に含まれる不純物と同一型の不純物を前記第２導電膜に注入する第４段階とを備えることを特徴とする半導体装置の製造方法。 - 前記珪化物膜をタングステン珪化物膜またはチタン珪化物膜で形成することを特徴とする請求項３記載の半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950021945A KR0165423B1 (ko) | 1995-07-24 | 1995-07-24 | 반도체 장치의 접속구조 및 그 제조방법 |
| KR95-21945 | 1995-07-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09153554A JPH09153554A (ja) | 1997-06-10 |
| JP4375821B2 true JP4375821B2 (ja) | 2009-12-02 |
Family
ID=19421455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27535395A Expired - Lifetime JP4375821B2 (ja) | 1995-07-24 | 1995-10-24 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5837602A (ja) |
| JP (1) | JP4375821B2 (ja) |
| KR (1) | KR0165423B1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3807836B2 (ja) * | 1997-11-28 | 2006-08-09 | 株式会社ルネサステクノロジ | 半導体装置および半導体装置の製造方法 |
| JPH11260937A (ja) | 1998-03-13 | 1999-09-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6451633B1 (en) * | 1998-11-20 | 2002-09-17 | Seiko Instruments Inc. | Method for manufacturing semiconductor integrated circuit |
| US7217977B2 (en) | 2004-04-19 | 2007-05-15 | Hrl Laboratories, Llc | Covert transformation of transistor properties as a circuit protection method |
| US6815816B1 (en) | 2000-10-25 | 2004-11-09 | Hrl Laboratories, Llc | Implanted hidden interconnections in a semiconductor device for preventing reverse engineering |
| US7294935B2 (en) * | 2001-01-24 | 2007-11-13 | Hrl Laboratories, Llc | Integrated circuits protected against reverse engineering and method for fabricating the same using an apparent metal contact line terminating on field oxide |
| US6740942B2 (en) | 2001-06-15 | 2004-05-25 | Hrl Laboratories, Llc. | Permanently on transistor implemented using a double polysilicon layer CMOS process with buried contact |
| US6774413B2 (en) * | 2001-06-15 | 2004-08-10 | Hrl Laboratories, Llc | Integrated circuit structure with programmable connector/isolator |
| US6897535B2 (en) | 2002-05-14 | 2005-05-24 | Hrl Laboratories, Llc | Integrated circuit with reverse engineering protection |
| US7049667B2 (en) * | 2002-09-27 | 2006-05-23 | Hrl Laboratories, Llc | Conductive channel pseudo block process and circuit to inhibit reverse engineering |
| US6979606B2 (en) * | 2002-11-22 | 2005-12-27 | Hrl Laboratories, Llc | Use of silicon block process step to camouflage a false transistor |
| JP4846239B2 (ja) | 2002-12-13 | 2011-12-28 | エイチアールエル ラボラトリーズ，エルエルシー | ウェル注入を用いた集積回路の改変 |
| US7242063B1 (en) | 2004-06-29 | 2007-07-10 | Hrl Laboratories, Llc | Symmetric non-intrusive and covert technique to render a transistor permanently non-operable |
| US8168487B2 (en) | 2006-09-28 | 2012-05-01 | Hrl Laboratories, Llc | Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer |
| US8211731B2 (en) | 2010-06-07 | 2012-07-03 | Sunpower Corporation | Ablation of film stacks in solar cell fabrication processes |
| US8263899B2 (en) | 2010-07-01 | 2012-09-11 | Sunpower Corporation | High throughput solar cell ablation system |
| US8586403B2 (en) * | 2011-02-15 | 2013-11-19 | Sunpower Corporation | Process and structures for fabrication of solar cells with laser ablation steps to form contact holes |
| US8692111B2 (en) | 2011-08-23 | 2014-04-08 | Sunpower Corporation | High throughput laser ablation processes and structures for forming contact holes in solar cells |
| US8822262B2 (en) | 2011-12-22 | 2014-09-02 | Sunpower Corporation | Fabricating solar cells with silicon nanoparticles |
| US8513045B1 (en) | 2012-01-31 | 2013-08-20 | Sunpower Corporation | Laser system with multiple laser pulses for fabrication of solar cells |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4740479A (en) * | 1985-07-05 | 1988-04-26 | Siemens Aktiengesellschaft | Method for the manufacture of cross-couplings between n-channel and p-channel CMOS field effect transistors of static write-read memories |
| US4727045A (en) * | 1986-07-30 | 1988-02-23 | Advanced Micro Devices, Inc. | Plugged poly silicon resistor load for static random access memory cells |
| US5237196A (en) * | 1987-04-14 | 1993-08-17 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| US5223456A (en) * | 1990-05-02 | 1993-06-29 | Quality Semiconductor Inc. | High density local interconnect in an integrated circit using metal silicide |
| JP2922991B2 (ja) * | 1990-06-29 | 1999-07-26 | 宮城沖電気株式会社 | 半導体素子の製造方法 |
| US5355010A (en) * | 1991-06-21 | 1994-10-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device with a dual type polycide layer comprising a uniformly p-type doped silicide |
| KR970009976B1 (ko) * | 1991-08-26 | 1997-06-19 | 아메리칸 텔리폰 앤드 텔레그라프 캄파니 | 증착된 반도체상에 형성된 개선된 유전체 |
| US5341014A (en) * | 1992-01-07 | 1994-08-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and a method of fabricating the same |
-
1995
- 1995-07-24 KR KR1019950021945A patent/KR0165423B1/ko not_active IP Right Cessation
- 1995-10-24 JP JP27535395A patent/JP4375821B2/ja not_active Expired - Lifetime
-
1996
- 1996-11-05 US US08/743,652 patent/US5837602A/en not_active Expired - Fee Related
-
1997
- 1997-10-17 US US08/953,645 patent/US5821590A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5821590A (en) | 1998-10-13 |
| KR970008573A (ko) | 1997-02-24 |
| US5837602A (en) | 1998-11-17 |
| JPH09153554A (ja) | 1997-06-10 |
| KR0165423B1 (ko) | 1998-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4375821B2 (ja) | 半導体装置及びその製造方法 | |
| US5516717A (en) | Method for manufacturing electrostatic discharge devices | |
| US6709950B2 (en) | Semiconductor device and method of manufacturing the same | |
| US5395787A (en) | Method of manufacturing shallow junction field effect transistor | |
| US5055420A (en) | Process for fabricating semiconductor integrated circuit devices | |
| US6423589B2 (en) | Methods for fabricating CMOS integrated circuits including source/drain compensating regions | |
| US5656841A (en) | Semiconductor device with contact hole | |
| US5576572A (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| US5702957A (en) | Method of making buried metallization structure | |
| JP2001332634A (ja) | 半導体装置の製造方法 | |
| JP2809080B2 (ja) | 半導体装置の製造方法 | |
| JP2002353330A (ja) | 半導体装置及びその製造方法 | |
| KR19980014188A (ko) | 플럭 이온주입을 이용한 반도체장치 및 그 제조방법 | |
| JPH0227716A (ja) | 半導体装置の製造方法 | |
| JP2845186B2 (ja) | 半導体装置とその製造方法 | |
| JPH0964349A (ja) | 高融点シリサイドを持つ半導体装置とその製造方法 | |
| US6093595A (en) | Method of forming source and drain regions in complementary MOS transistors | |
| KR0151039B1 (ko) | 폴리사이드 배선 구조를 가지는 반도체 장치 및 그 제조방법 | |
| KR100480577B1 (ko) | 버티드콘택을갖는반도체장치및그제조방법 | |
| JP3380069B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| KR19980013925A (ko) | 반도체 장치 및 제조방법 | |
| KR100898257B1 (ko) | 반도체 소자의 제조방법 | |
| KR0131741B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
| JPH04348039A (ja) | 半導体装置の製造方法 | |
| JPH04179239A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060714 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070305 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070509 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090804 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090908 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |