KR920007333B1 - 반도체기판 및 그 제조방법 - Google Patents

반도체기판 및 그 제조방법 Download PDF

Info

Publication number
KR920007333B1
KR920007333B1 KR1019890004184A KR890004184A KR920007333B1 KR 920007333 B1 KR920007333 B1 KR 920007333B1 KR 1019890004184 A KR1019890004184 A KR 1019890004184A KR 890004184 A KR890004184 A KR 890004184A KR 920007333 B1 KR920007333 B1 KR 920007333B1
Authority
KR
South Korea
Prior art keywords
silicon
layer
semiconductor
wafer
substrate
Prior art date
Application number
KR1019890004184A
Other languages
English (en)
Other versions
KR890015358A (ko
Inventor
요시히로 야마구치
기미노리 와타나베
아키오 나카가와
가즈요시 후루가와
기요시 후쿠다
가츠지로 다자와
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR890015358A publication Critical patent/KR890015358A/ko
Application granted granted Critical
Publication of KR920007333B1 publication Critical patent/KR920007333B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/159—Strain gauges

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)

Abstract

내용 없음.

Description

반도체기판 및 그 제조방법
제1a도 내지 제1e도는 본 발명의 1실시예에 따른 유전체 분리형 직접접합실리콘웨이퍼의 중요한 제조공정시에 얻어지는 구조체의 주요부 단면을 도시해 놓은 도면.
제2도는 초기에 준비된 한쌍의 실리콘기판을 직접접합함으로써 얻어지는 웨이퍼의 단면을 도시해 놓은 도면.
제3도는 제2도에 도시된 웨이퍼의 Ⅲ-Ⅲ선에 대한 단면구조를 도시해 놓은 도면.
제4도는 제2도에 도시된 웨이퍼의 주변부분을 제거함으로써 얻어지는 원주길이가 작은 웨이퍼단면을 도시해 놓은 도면.
제5도는 제2도에 도시된 웨이퍼의 V-V선에 대한 단면구조를 도시해 놓은 도면.
제6a도 및 제6b도는 제1도에 도시된 유전체분리형 직접접합실리콘웨이퍼의 제조방법의 변형예에 따른 중요한 제조공정시에 얻어지는 중요한 구조체의 주요부단면을 도시해 놓은 도면.
제7a도 및 제7b도는 제1도에 도시된 유전체분리형 직접접합실리콘웨이퍼의 제조방법의 다른 변형예에 따른 중요한 제조공정시에 얻어지는 중요한 구조체의 주요부단면을 도시해 놓은 도면이다.
* 도면의 주요부분에 대한 부호의 설명
10, 12 : 반도체웨이퍼 14a, 14b : 실리콘산화막(산화실리콘박막)
16, 16' : 웨이퍼 18, 24 : 방위면
20 : 주변부분 22 : 절단선
30 : 상부표면 32, 34 : 홈
36, 38 : 절연박막 40, 42 : 다결정실리콘층
52 : 표면부분 54 : BPSG층
[적용분야]
본 발명은 반도체웨이퍼직접접합(semiconductor wafer direct bonding)기술에 관한 것으로, 특히 유전체 분리구조(dielectrically isolated structure)를 갖는 상호접합된 한쌍의 반도체웨이퍼 및 그 제조방법에 관한 것이다.
[종래의 기술 및 그 문제점]
실리콘기판과 같은 한쌍의 웨이퍼를 이들의 깨끗하게 경면연마(mirror-polished)된 표면을 서로 직접접합해서 1매의 일체화된 웨이퍼로 제조하는 기술은 실리콘직접접합기술(silicon-to-silicon direct bonding techique)로서 잘 알려져 있는데, 이 직접접합기술을 이용하게 되면 여러 종류의 반도체웨이퍼를 형성할 수 있다. 예를들어 비저항이 (1/1000)Ωㆍ㎝인 실리콘기판과 비저항이 수백 Ωㆍ㎝인 실리콘기판을 직접접합하게 되면 저저항반도체층 및 고저항반도체층의 적층구조를 갖는 실리콘웨이퍼를 용이하게 얻을 수 있게 된다. 그리고 2매의 접합시키고자 하는 실리콘기판의 한쪽 또는 양쪽을 표면산화하면 절연적으로 분리된 실리콘적층구조를 갖는 웨이퍼를 얻을 수 있게 된다.
또한, 이러한 직접접합기술을 이용해서 유전제분리형 실리콘기판을 제조하게 되면 종래의 PN접합분리, 다결정실리콘막등의 절연막체적에 의한 분리, 실리콘기판에 산소이온을 주입해서 그 내부에 산화막을 형성하는 SIMOX법등의 절연분리기술(dielectric isolation technique)을 이용한 유전체분리형 실리콘기판에 비해서 활성층인 실리콘층의 질을 양호하게 유지할 수 있게 되고, 실리콘층의 두께를 임의적으로 설정할 수 있게 되며, 또 제조공정이 비고적 용이하게 된다는 잇점이 있다. 이와 같은 이유에 의해 유전체분리형으로 직접접합된 상호 다른 성질을 갖는 한쌍의 실리콘기판의 형성에는 상기 실리콘직접접합기술이 널리 이용되고 있다.
그러나, 상술한 직접접합기술에 의한 유전체분리형 기판에 있어서는 몇가지 문제가 있게 된다.
그 첫째로 서로 맞닫게 되는 기판이 휘어지게 되는 문제가 있다. 즉 다른 성질을 갖는 2매의 실리콘기판이 열처리후에 직접접합되어 일체화된 후, 기판온도가 실온으로 복귀하게 되면, 실리콘기판과 그 실리콘기판간에 삽입된 실리콘절연막과의 사이에 열수축차에 기인하는 응력이 발생하게 되는데, 이때 실리콘쪽이 열팽창계수에 있어서 실리콘절연막보다 크기 때문에 온도의 저하에 의한 수축은 실리콘기판쪽이 더 크게 된다. 그 결과 실온에 있어서는 실리콘기판에 인장응력이 발생하고 실리콘절연막에는 압축응력이 발생하게 된다. 더욱이 일반적으로 트랜지스터등의 회로소자가 형성되는 쪽의 실리콘기판은 지지층으로서 기능하는 다른 쪽의 실리콘기판보다 얇아지도록 연마되기 때문에 응력의 균형이 무너져서 실리콘기판은 휘어지게 된다. 그리고 직접접합된 실리콘기판에서의 이와 같은 휘어짐은 그후 웨이퍼제조공정, 예컨대 PEP 공정의 효과적인 실행을 저해하게 되고, 특히 웨이퍼의 대형화 및 회로소자의 미세화가 진행되면 상기 문제는 더욱 심각한 문제로 되게 된다.
또 다른 문제로서, 직접접합반도체웨이퍼에서는 그들의 주변부를 확실히 접합시키기 어렵다는 문제가 있다. 즉, 초기에 제조된 실리콘웨이퍼는 원래 그들의 주변부분이 불균일하게 때문에 2매의 실리콘기판을 접합시키고 한쏙의 웨이퍼를 연마하여 얇게 하면 그 얇게 된 웨이퍼쪽은 기계적강도가 약화되기 때문에, 그후의 회로소자형성공정에서 웨이퍼가 깨지는 것과 같은 불합리한 점이 발생하게 된다.
이와 같은 문제를 해결하기 위해서는 불완전하게 접합되어 있는 웨이퍼의 주변부분을 소정범위만큼 제거하고, 완전히 접합되어 있는 중앙부분만을 이용해야 할 필요가 있다. 그러나 웨이퍼주변부분을 제거하게 되면 그곳에 형성되어 있는 방위면(Orientation flat)도 제거되게 되므로, 그후 소자분리형 V자형 홈 및 집적회로패턴의 정확한 설계가 불가능해지게 된다.
[발명의 목적]
이에 본 발명은 상기한 문제점을 해결하기 위해 발명된 것으로, 그 기판특성이 우수해지도록 개선된 유전체분리형 직접접합반도체기판 및 그 제조방법을 제공함에 그 목적이 있다.
[발명의 구성 및 작용]
상기 목적을 실현하기 위한 본 발명은 반도체기판이 그 사이에 절연층을 삽입시키면서 상호접합되는 제1 및 제2반도체층을 갖춘 구조로 되어 있다.
그리고 상기 제1반도체층은 (100) 및 (110)중 어느 하나의 면방위를 갖는 제1실리콘층으로 이루어지고, 제2반도체층은 (111)의 면방위를 갖는 제2실리콘층으로 이루어져 있다.
이와 같은 면방위의 배열에 의해 제1 및 제2반도체층을 직접접합기술로 상호 접합시킬때 발생하는 반도체기판의 휘어짐을 효과적으로 억제 또는 금지할 수 있게 된다. 그리고 그후 주변부를 제거하여 새로운 방위면이 부가적으로 설치되어 있는 원주의 길이가 작은 기판을 얻게 된다.
[실시예]
이하, 도면을 참조해서 본 발명의 실시예를 상세히 설명한다.
제1도는 본 발명의 1실시예에 다른 유전체분리형 직접접합실리콘웨이퍼의 중요한 제조공정시에 얻어지는 구조체의 주요부단면을 도시해 놓은 도면으로, 우선 제1a도에 도시된 바와 같이 경면처리된 표면을 갖춤과 더불어 서로 다른 성질을 갖는 2매의 반도체웨이퍼(10), (12)를 준비한다. 단, 본 실시예에서 웨이퍼(10)는 도전형이 N형이면서 그 비저항이 20∼30Ωㆍ㎝, 직경은 4인치인 실리콘기판이고, 웨이퍼(12)는 도전형이 P형이면서 그 비저항이 0.01∼0.02Ωㆍ㎝, 직경은 4인치인 실리콘기판이다. 그리고 실리콘기판(10)은 두께가 500㎛이고, 또 그 상하표면에 두께 1㎛의 실리콘산화막(14a,14b)이 일산화로 형성되어 있으며, 실리콘기판(12)은 두께가 500㎛이다.
또한, 상기 실리콘기판(12)의 면방위는 실리콘기판(10)의 변방위와 달라서, 실리콘기판(10)의 면방위는 (100)이고, 실리콘기판(12)의 면방위는 (111)이다.
그리고 제1b도에 도시된 바와 같이 이들 기판(10), (12)을 그 사이에 절연박막(14b)을 삽입시키면서 직접접합기술을 이용하여 상호접합함으로써 일체화된 웨이퍼기판(16)을 형성하게 되는데, 단 도면 제1a도에는 기판(10), (12)의 결정면방위의 차를 분명히 하기 위해 부호 "(100)" 및 부호 "(111)"을 편의적으로 기입해 놓았다.
다음, 제1 및 제2실리콘기판(10), (12)을 우선 하이드로필릭표면형성처리(hydrophilic surfaoe formation process)로 처리하고, 특히 이들 기판(10), (12)을 H2SO4-H2O2혼합액과 왕수등으로 세정한 후, 10분정도 세척하여 스피너에서 건조시킨다. 그후 이들 기판(10), (12)을 실온의 정상적인 분위기하에서 어떠한 접합물질을 사용하지 않고 그 경면처리면을 상호 직접밀착시킨다. 이때 이 웨이퍼(10), (12)간의 접합강도는 기판(10), (12)을 예컨대 200℃이상에서 열처리한 후에는 더욱 향상되게 되는데, 이 경우의 열처리는 예컨대 산소, 수로, 불활성가스, 수증기 또는 이들의 혼합가스분위기중에서 실행하게 된다. 본 실시예에서는 기판(10), (12)의 세정에는 H2SO4-H2O2및 HCl-H2O2가 이용되고, 기판(10), (12)의 열처리는 소량의 산소를 포함하는 질소가스중에서 분위기온도를 110℃로 설정하여 약 2시간동안 실행하게 된다.
이어, 일체화된 상기 실리콘웨이퍼(16)를 부가적인 방위면형성공정으로 처리하게 된다. 특히 제2도에 도시된 바와 같이 초기에 준비된 한쌍의 실리콘기판(10), (12)을 직접 접합함으로서 얻어진 웨이퍼(16)는 방위면(18)을 갖추게 되는데, 이 방위면(18)은 결정축(100)을 갖게 된다. 그리고 이 경우의 웨이퍼(16)의 Ⅲ-Ⅲ선에 대한 전체적 단면구조는 제3도에 도시된 바와 같다.
한편, 제2도로서 도시된 웨이퍼(16)의 평면도에서 편의적으로 사선으로 나타낸 웨이퍼주변부분(20)은 그 웨이퍼(16)의 나머지 중앙부분에 비해서 접합특성이 약한 경향이 있다. 따라서 기판(10), (12)을 직접접합한 후, 그 주변부분(20)을 제거하기 위해 웨이퍼(16)를 가상절단선(22)을 따라 절단하여 제4도에 도시된 바와같이 원주길이가 작은 소형의 웨이퍼(16')로 만들게 된다. 이 웨이퍼(16')는 본 실시예에서는, 예컨대 지름이 3인치로 되고, 또 새로운 방위면(24)이 형성되게 된다. 또한 이 새로운 방위면(24)은 원래의 방위면(18)과 마찬가지로 결정축(〈100〉을 갖게 되는데, 이 경우의 웨이퍼(16)의 V-V선에 대한 단면구조를 제5도에 도시해 놓았다.
절단된 웨이퍼(16')에 새로운 방위면(24)을 형성할 때에는 웨이퍼(16)의 주변부분(20)을 제거하기 전에 원래의 방위면(18)과 평행한(또는 수직인)선마스크(line mask; 도시되지않음)를 웨이퍼(16)의 표면상에 붙이고 그 웨이퍼(16)의 주변부분(20)을 제거한 후, 이 선마스크를 기준으로 해서 새로운 방위면(24)을 형성한다. 단 새로운 방위면(24)의 형성방향이 기준결정축으로부터 벗어나는 것에 대한 허용오차는 ±5%정도이다.
한편, 상기한 방법과 같이 부가적인 방위면형성공정을 완료한 후, 웨이퍼(16')의 소자형성영역으로 되는 제1실리콘기판(10' ; 활성층으로서 가능함)의 표면을 연마하게 되는 데, 이때 실리콘기판(10')의 두께는 60㎛까지 감소됨으로써 이때 실리콘기판(10')은 제1c도에 도시된 바와 같이 절연막박(14a)이 제거된 상부표면(30)을 갖게 된다.
이어, 제1d도에 도시된 바와 같이, 제1실리콘기판(10')의 연마된 상부표면(30)에 소자분리용의 V자형 홈(32), (34)을 공지의 이방성에칭으로 형성하고, 제1e도에 도시된 바와 같이 열산화등으로 분리용 절연박막(36), (38)을 상기 V자형 홈(32), (34)에 각각 형성한다. 그리고 이들 V자형 홈(32), (34)안에 다결정실리콘층(40), (42)을 매립하여 유전체 분리형 기판을 완성한다.
이상과 같은 본 발명의 제조기술에 의하면, 직접접함에 사용되는 한쌍의 실리콘기판(10), (12)이 명방위가 서로 달라서, 실리콘기판(10)은 면방위(100)을 갖고, 실리콘기판(12)은 면방위(111)을 갖고 있는 바, 이와같은 제1 및 제2실리콘기판(10), (12)의 면방위차에 의해, 이들 실리콘기판(10), (12)을 직접접합하여 형성한 웨이퍼(16)의 주변부분(22)에서의 휘어짐이 효과적으로 억제되게 된다. 이하 그 이유를 설명한다.
유전체분리형 기판이 휘어지는 원인은 상술한 바와 같이, 실리콘산화막의 열팽창계수의 차에 의해 발생하는 응력때문인데, 소정 응력이 작용한 때에 기판이 휘어지는 양은 기판을 구성하는 재료의 신장률과 확장비로 결정되고, 특히 유전체분리형 기판의 경우에는 지지판으로 되는 제2실리콘층쪽이 산화막보다 충분히 두껍기 때문에 제2실리콘층측의 신장률과 확장비가 큰 영향을 미치게 된다.
한편 실리콘기판에 실리콘산화막이 형성된 2층만의 상태를 고려해 보면, 기판의 휘어짐량 X는 실리콘의 신장률을 E확장비를 υ, 비례정수를 C라 할때 다음 식으로 표시되게 된다.
X=Cㆍ(1-υ)/E
그런데 명방위가 (100)인 실리콘기판에서는 E=1.70×1012dyn/㎠이고 υ=0.28이며, 면방위가 (111)인 실리콘기판에서는 E=1.70×1012dyn/㎠이고 υ=0.26이므로, 이들 값으로부터 면방위가 (100)인 실리콘기판의 휘어짐량과 면방위가 (111)인 실리콘기판의 휘어짐량을 비교하면 면방위가 (100)인 실리콘기판을 1이라 할때 면방위가 (111)인 실리콘기판은 0.79로 된다. 즉 면방위가 (111)인 실리콘기판의 휘어지는 양이 더 작게 된다. 따라서 지지판으로 되는 두꺼운 제2실리콘층 측을 면방위가 (111)인 실리콘으로하고 활성층으로 되는 제1실리콘층을 면방위가 (100)인 실로콘으로 했을 때에는 제1 및 제2실리콘층을 모두 면방위가 (100)인 실리콘으로 할때에 비해서 휘어지는 양이 작아지게 된다. 또한 이는 제1실리콘층을 면방위가 (110)인 실리콘으로 한 경우에도 마찬가지로 된다.
이상과 같은 작용은 특히 직접접합기술에 의한 유전체 분리기판에 있어서 중요하다. 때문에 상술한 바와같이 제조공정상의 이유 및 소자설계상의 이유로부터 일반적으로 활성층의 면방위는 (100)으로 규정되지만, 직접접합기술에서는 활성층으로 되는 제1실리콘층의 면방위에 관계없이 제2실리콘층의 면방위를 선택할수 있게 된다. 물론 직접접합법 이외에 스핀온글라스(spin on glass)에 의한 피착법, 전압인가를 이용하는애노우딕본딩법에 의한 유전체분리기판에 대해서도 동일한 효과를 얻을 수 있다.
본 발명자는 제1c도에 도시된 연마후의 웨이퍼(16')에 상당하는 몇개의 샘플을 실제로 제조실험해서, 그것에 대해 주변부분에서 휘어지는 양을 측정했는 바, 그 결과 제1실리콘기판(10')과 직접접합되는 제2실리콘기판(12')이 제1실리콘기판(10')의 면방위와 마찬가지로 (100)으로 설정된 종래구성의 웨이퍼샘플에 있어서는, 그 주변부분에서의 휘어짐량이 11.3㎛∼15.3㎛로 되어 그 평균값은 13.2㎛이었는데, 이에 대해 본 발명에 따른, 즉 제1 및 제2실리콘기판(10'), (12')간에 면방위를 변화시킨 실험샘플에 대해 상기한 측정을 한 결과, 그 주변부분에서의 휘어짐량은 8.4㎛∼10.3㎛로 되어 그 평균값은 9.8㎛이었다.
특히, 본 발명자는 제1e도에 도시된 완성된 유전체분리형 웨이퍼에 상당하는 몇개의 샘플을 실제로 제조실험해서, 이들에 대해 주변부분에서의 휘어짐량을 측정했는 바, 그 결과 제1실리콘기판(10')과 직접접합되는 제2실리콘기판(12')이 제1실리콘기판(10')의 면방위와 마찬가지로 (100)으로 설정된 종래구성의 웨이퍼샘플에 있어서는 이들 주변부분의 휘어짐량이 0.3㎛∼15.1㎛로 되어 그 평균값은 12.7㎛이었는데 반해, 본 발명에 따른, 즉 제1 및 제2기판(10'), (12')간에 면방위를 변화시킨 실험샘플에 있어서는, 상기한 측정을 시도한 결과 주변부분에서의 휘어짐량은 8.0㎛∼10.0㎛로 되어 그 평균값은 9.5㎛이었다. 이러한 실험결과는 본 발명의 직접접합제조기술이 웨이퍼휘어짐방지에 있어서는 큰 우위성을 가짐을 보여주는 것이다. 따라서, 유전체분리구조를 갖는 직접접합형 실리콘웨이퍼의 대구경화 및 그 웨이퍼를 이용한 집적회로소자의 미세화형성을 촉진할 수 있게 된다.
본 실시예에서는 활성층으로서 기능하는 제1실리콘기판(10)의 결정면방위는 (100)으로 설정되었지만, 이는 (110)으로 해도 된다. 그러나 (100)의 결정면방위의 설정은 제1실리콘기판(10)상에 금속절연반도체형 전계효과트랜지스터(metal insulator semiconductor field effect transistor)를 회로 소자로서 형성하는 경우에 이들의 기본적 특성을 양호하게 할 수 있다는 점에서 보다 좋게 된다.
더욱이 상기 실시예에 의하면, 제1 및 제2실리콘기판(10), (12)을 직접접합한 후에 일체화된 웨이퍼(16)의 주변부분(20)(이 영역은 상술한 바와 같이, 예컨대 본 발명의 제조기술을 이용해도 항상 접합이 불완전하거나 불충분하게 되는 경향이 있다)을 제거하게 되는데, 이것은 최종적으로 얻어지는 유전체분리형 접합웨이퍼(16')의 주변부분의 물리적강도를 개선시키게 된다. 그리고 이러한 절단가공이 완료된 웨이퍼(16')는 부가적인 방위면형성공정에 의해 새로운 방위면(24)이 부가되게 되는데, 이러한 것은 최종적으로 얻어지는 유전체분리형 직접접합웨이퍼(16')에 대한 집적회로패턴 형성을 효율화하게 된다.
또한 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적요지를 벗어나지 않는 범위내에서 여러가지로 변형시켜 실시할 수 있다.
예를들어 서로 다른 성질 또는 특성을 갖는 한쌍의 실리콘키판(10), (12)을 직접접합하여 유전체분리형 웨이퍼를 형성할 때에, 이들 기판(10), (12)간에서의 휘어짐발생을 억제하기 위해서는 절연층으로 피복되지 않는 쪽의 기판, 즉 실리콘기판(12)의 불순물농도를 부분적으로 또는 전체적으로 높게 해도 되는데, 이와 같이 실리콘기판(12)의 불순물농도를 부분적으로 높이는 경우에는 그 기판(10)의 적어도 직접접합되는 표면영역(맞닫게 되는 표면)을 포함하는 부분의 영역에 대해서 불순물농도를 증가시킨다. 특히 직접접합공정전에 실행하게 되는 동일 도전형의 불순물주입은 제6a도에 화살표(50)로 나타낸 바와 같이 실리콘기판(12)의 적어도 서로 맞닿게 되는 표면부분에 확산등의 도핑기술을 사용하여 실행하게 되고, 그 결과 실리콘기판(12)은 제6b도에 도시된 바와 같이 그 표면부분(52)이 불순물농도가 높아지게 된다. 그리고, 그 후에 직접접합공정을 실시하게 되면 유전체분리형 웨이퍼(16')의 휘어짐발생을 효과적으로 억제할 수 있게 된다.
또한 제7a도에 도시된 바와 같이, 직접접합하기 전에 실리콘기판(12)의 접합표면상에 BPSG(Boron-phosphorus silicate glass)층(54)을 형성하는 것에 의해서도 유전체분리형 웨이퍼(16)의 휘어짐발생을 효과적으로 억제할 수 있게 되는데, 이 경우 BPSG층(54)은 고온에서 산화막보다도 부드럽게 되어 실리콘과의 열팽창차에 의해 휘어짐이 발생하게 되는 온도가 낮아지기 때문에 결과적으로 휘어짐이 적어지게 된다. 따라서 그 후에 제7b도에 도시된 바와 같이 직접접합공정을 실행하게 되면 유전체분리형 웨이퍼(16')의 휘어짐발생을 효과적으로 억제할 수 있게 된다.

Claims (12)

  1. 제1반도체층(10)과, 이 제1반도체층(10)과 접합되는 제2반도체층(12) 및, 상기 제1 및 제2반도체층(10), (12)사이에 삽입된 절연층(14b)으로 이루어짐과 더불어, 상기 제1반도체층(10)은 명방위가 (100) 및 (110)중 어느하나인 제1실리콘층으로 되어 있고, 상기 제2반도체층(12)은 면방위가 (111)인 제2실리콘층으로 되어 있는 것을 특징으로 하는 반도체기판.
  2. 제1항에 있어서, 상기 제1실리콘층(10)은 그 위에 집적회로소자가 형성되는 활성층으로 사용되고, 상기 제2실리콘층(12)은 상기 활성층을 지지하는 지지층으로 사용되는 것을 특징으로 하는 반도체기판.
  3. 제1항에 있어서, 상기 절연층(14b)이 산화실리콘박막으로 되어 있는 것을 특징으로 하는 반도체기판.
  4. 제1항에 있어서, 상호 접합된 상기 제1 및 제2반도체층(10), (12)은 그 제1 및 제2실리콘층이 접합된 후에 제거되게 되는 주변부분(20)을 갖추고 있는 것을 특징으로 하는 반도체기판.
  5. 제4항에 있어서, 상기 주변부분(20)이 제거된 제1 및 제2실리콘층(10'), (12')이 부가적으로 형성된 방위면(24)을 갖추고 있는 것을 특징으로 하는 반도체기판.
  6. 면방위가 (100)이나 (110)중 어느 하나인 제1실리콘층으로 된 제1반도체층(10)상에 절연층(14a, 14b)을 형성하는 공정과, 면방위가 (111)인 제2실리콘층으로 된 제2반도체층(12)을 그 사이에 절연층(14b)을 삽입시키면서 상기 제1반도체층(10)과 접합시켜 접합된 기판(16)을 형성하는 공정 및, 상기 접합된 기판(16)의 주변부분(20)을 제거하는 공정을 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  7. 제6항에 있어서, 상기 제1 및 제2실리콘층(10), (12)이 각각 초기에 형성된 방위면(18)을 갖추고 있는 것을 특징으로 하는 반도체기판의 제조방법.
  8. 제7항에 있어서, 상기 초기에 형성된 방위면(18)을 상기 접합된 기판(16)의 주변부를 제거할 때에 제거하는 것을 특징으로 하는 반도체기판의 제조방법.
  9. 제8항에 있어서, 상기 가공된 기판(16')에 방위면을 부가적으로 형성하는 공정이 추가로 구비되어 있는 것을 특징으로 하는 반도체기판의 제조방법.
  10. 제9항에 있어서, 상기 제1실리콘층(10)의 그 노출된 표면을 연마하여 그 두께를 감소시키는 것을 특징으로 하는 반도체기판의 제조방법.
  11. 제10항에 있어서, 상기 제1실리콘층(10)의 그 연마된 표면상에 집적회로소자를 형성하여 그 제1실리콘층(10)을 활성층으로서 사용하도록 되어 있는 것을 특징으로 하는 반도체기판의 제조방법.
  12. 제11항에 있어서, 상기 제1실리콘층(10)의 상기 연마된 표면내에 상기 집적회로소자의 절연분리층으로서 기능하는 절연층(36), (38)을 매립하는 것을 특징으로 하는 반도체기판의 제조방법.
KR1019890004184A 1988-03-31 1989-03-31 반도체기판 및 그 제조방법 KR920007333B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP7871488 1988-03-31
JP88-78714 1988-03-31
JP63-78714 1988-03-31
JP63173701A JP2685819B2 (ja) 1988-03-31 1988-07-14 誘電体分離半導体基板とその製造方法
JP63-173701 1988-07-14
JP88-173701 1988-07-14

Publications (2)

Publication Number Publication Date
KR890015358A KR890015358A (ko) 1989-10-30
KR920007333B1 true KR920007333B1 (ko) 1992-08-31

Family

ID=26419764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890004184A KR920007333B1 (ko) 1988-03-31 1989-03-31 반도체기판 및 그 제조방법

Country Status (5)

Country Link
US (1) US4878957A (ko)
EP (1) EP0335741B1 (ko)
JP (1) JP2685819B2 (ko)
KR (1) KR920007333B1 (ko)
DE (1) DE68923894T2 (ko)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0355822A (ja) * 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
JPH0636414B2 (ja) * 1989-08-17 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
DD290077A5 (de) * 1989-12-15 1991-05-16 Adw Der Ddr,De Verfahren zum bonden von halbleitersubstraten
US5250836A (en) * 1989-12-20 1993-10-05 Fujitsu Limited Semiconductor device having silicon-on-insulator structure
JP2777920B2 (ja) * 1989-12-20 1998-07-23 富士通株式会社 半導体装置及びその製造方法
US5241211A (en) * 1989-12-20 1993-08-31 Nec Corporation Semiconductor device
JP2712690B2 (ja) * 1990-01-16 1998-02-16 富士電機株式会社 素子分離溝を有する半導体装置の製造方法
US5362667A (en) * 1992-07-28 1994-11-08 Harris Corporation Bonded wafer processing
JPH0719737B2 (ja) * 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
US5034343A (en) * 1990-03-08 1991-07-23 Harris Corporation Manufacturing ultra-thin wafer using a handle wafer
JPH0636413B2 (ja) * 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JP3190057B2 (ja) * 1990-07-02 2001-07-16 株式会社東芝 複合集積回路装置
JPH0719738B2 (ja) * 1990-09-06 1995-03-06 信越半導体株式会社 接合ウェーハ及びその製造方法
US5172205A (en) * 1990-09-26 1992-12-15 Nissan Motor Co., Ltd. Piezoresistive semiconductor device suitable for use in a pressure sensor
JPH0775245B2 (ja) * 1990-11-16 1995-08-09 信越半導体株式会社 誘電体分離基板及びその製造方法
US5091330A (en) * 1990-12-28 1992-02-25 Motorola, Inc. Method of fabricating a dielectric isolated area
DE4114660C2 (de) * 1991-05-06 1997-09-18 Telefunken Microelectron Verfahren zur Herstellung glaspassivierter Halbleiterbauelemente
DE4115046A1 (de) * 1991-05-08 1992-11-12 Fraunhofer Ges Forschung Direktes substratbonden
US5250461A (en) * 1991-05-17 1993-10-05 Delco Electronics Corporation Method for dielectrically isolating integrated circuits using doped oxide sidewalls
US5250837A (en) * 1991-05-17 1993-10-05 Delco Electronics Corporation Method for dielectrically isolating integrated circuits using doped oxide sidewalls
CA2069038C (en) * 1991-05-22 1997-08-12 Kiyofumi Sakaguchi Method for preparing semiconductor member
JP2799254B2 (ja) * 1991-07-11 1998-09-17 三菱電機株式会社 半導体装置の製造方法
JP3017860B2 (ja) * 1991-10-01 2000-03-13 株式会社東芝 半導体基体およびその製造方法とその半導体基体を用いた半導体装置
DE69233314T2 (de) * 1991-10-11 2005-03-24 Canon K.K. Verfahren zur Herstellung von Halbleiter-Produkten
US6909146B1 (en) 1992-02-12 2005-06-21 Intersil Corporation Bonded wafer with metal silicidation
US5366924A (en) * 1992-03-16 1994-11-22 At&T Bell Laboratories Method of manufacturing an integrated circuit including planarizing a wafer
US5276338A (en) * 1992-05-15 1994-01-04 International Business Machines Corporation Bonded wafer structure having a buried insulation layer
US5369304A (en) * 1992-08-14 1994-11-29 Motorola, Inc. Conductive diffusion barrier of titanium nitride in ohmic contact with a plurality of doped layers therefor
JPH0799295A (ja) * 1993-06-07 1995-04-11 Canon Inc 半導体基体の作成方法及び半導体基体
DE4333661C1 (de) * 1993-10-01 1995-02-16 Daimler Benz Ag Halbleiterbauelement mit hoher Durchbruchsspannung
EP0661735B1 (en) * 1993-12-29 2001-03-07 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Process for the manufacturing of integrated circuits, particularly of intelligent power semiconductor devices
US6104078A (en) * 1994-03-09 2000-08-15 Denso Corporation Design for a semiconductor device having elements isolated by insulating regions
JPH07297377A (ja) * 1994-04-21 1995-11-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0837286A (ja) * 1994-07-21 1996-02-06 Toshiba Microelectron Corp 半導体基板および半導体基板の製造方法
JP2755185B2 (ja) * 1994-11-07 1998-05-20 日本電気株式会社 Ｓｏｉ基板
JPH08264643A (ja) * 1995-03-23 1996-10-11 Ube Ind Ltd 複合半導体基板
JP3378135B2 (ja) * 1996-02-02 2003-02-17 三菱電機株式会社 半導体装置とその製造方法
DE19741971A1 (de) * 1997-09-23 1999-04-01 Siemens Ag Verfahren zum Herstellen Direct-Wafer-Bond Si/Si02/Si-Substrate
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4521542B2 (ja) * 1999-03-30 2010-08-11 ルネサスエレクトロニクス株式会社 半導体装置および半導体基板
US6465809B1 (en) * 1999-06-09 2002-10-15 Kabushiki Kaisha Toshiba Bonding type semiconductor substrate, semiconductor light emitting element, and preparation process thereof
US6476462B2 (en) * 1999-12-28 2002-11-05 Texas Instruments Incorporated MOS-type semiconductor device and method for making same
US7019339B2 (en) * 2001-04-17 2006-03-28 California Institute Of Technology Method of using a germanium layer transfer to Si for photovoltaic applications and heterostructure made thereby
US6603916B1 (en) 2001-07-26 2003-08-05 Lightwave Microsystems Corporation Lightwave circuit assembly having low deformation balanced sandwich substrate
US7153757B2 (en) * 2002-08-29 2006-12-26 Analog Devices, Inc. Method for direct bonding two silicon wafers for minimising interfacial oxide and stresses at the bond interface, and an SOI structure
US7329923B2 (en) * 2003-06-17 2008-02-12 International Business Machines Corporation High-performance CMOS devices on hybrid crystal oriented substrates
US7023055B2 (en) * 2003-10-29 2006-04-04 International Business Machines Corporation CMOS on hybrid substrate with different crystal orientations using silicon-to-silicon direct wafer bonding
TWI220415B (en) * 2003-11-04 2004-08-21 Benq Corp Fluid eject device and method of fabricating the same
US7186622B2 (en) * 2004-07-15 2007-03-06 Infineon Technologies Ag Formation of active area using semiconductor growth process without STI integration
US7298009B2 (en) * 2005-02-01 2007-11-20 Infineon Technologies Ag Semiconductor method and device with mixed orientation substrate
CN100468029C (zh) * 2005-03-03 2009-03-11 清华大学 标准漏孔及其制作方法
CN101147234A (zh) * 2005-03-29 2008-03-19 硅绝缘体技术有限公司 完全混合式soi型多层结构
US8530355B2 (en) 2005-12-23 2013-09-10 Infineon Technologies Ag Mixed orientation semiconductor device and method
US20070190795A1 (en) * 2006-02-13 2007-08-16 Haoren Zhuang Method for fabricating a semiconductor device with a high-K dielectric
US7575988B2 (en) * 2006-07-11 2009-08-18 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating a hybrid substrate
FR2903808B1 (fr) * 2006-07-11 2008-11-28 Soitec Silicon On Insulator Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
JP5256625B2 (ja) * 2007-03-05 2013-08-07 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの評価方法
KR101548173B1 (ko) * 2008-09-18 2015-08-31 삼성전자주식회사 실리콘 다이렉트 본딩(ｓｄｂ)을 이용한 임시 웨이퍼 임시 본딩 방법, 및 그 본딩 방법을 이용한 반도체 소자 및 반도체 소자 제조 방법
US8476146B2 (en) * 2010-12-03 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing wafer distortion through a low CTE layer
JP5853389B2 (ja) * 2011-03-28 2016-02-09 ソニー株式会社 半導体装置及び半導体装置の製造方法。
JP2013115307A (ja) * 2011-11-30 2013-06-10 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物複合基板の製造方法
US20140127857A1 (en) * 2012-11-07 2014-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Carrier Wafers, Methods of Manufacture Thereof, and Packaging Methods
JP6300662B2 (ja) * 2014-06-20 2018-03-28 オリンパス株式会社 半導体装置および半導体装置の製造方法
CN220502678U (zh) 2019-01-16 2024-02-20 株式会社村田制作所 具有腔体的硅基板以及使用了该硅基板的腔体soi基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0161740B1 (en) * 1984-05-09 1991-06-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor substrate
JPH0618234B2 (ja) * 1985-04-19 1994-03-09 日本電信電話株式会社 半導体基板の接合方法
NL8501773A (nl) * 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
JPS6276645A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 複合半導体結晶体構造
JPS6276646A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 半導体装置の製造方法
JPS62154614A (ja) * 1985-12-27 1987-07-09 Toshiba Corp 接合型半導体基板の製造方法
NL8600216A (nl) * 1986-01-30 1987-08-17 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US4774196A (en) * 1987-08-25 1988-09-27 Siliconix Incorporated Method of bonding semiconductor wafers
JPH02122148A (ja) * 1988-10-31 1990-05-09 Toto Ltd 要求熱負荷小時の設定温度かさあげ機能を有する給湯機

Also Published As

Publication number Publication date
JPH01315159A (ja) 1989-12-20
EP0335741A3 (en) 1991-01-30
EP0335741A2 (en) 1989-10-04
JP2685819B2 (ja) 1997-12-03
KR890015358A (ko) 1989-10-30
EP0335741B1 (en) 1995-08-23
US4878957A (en) 1989-11-07
DE68923894T2 (de) 1996-04-18
DE68923894D1 (de) 1995-09-28

Similar Documents

Publication Publication Date Title
KR920007333B1 (ko) 반도체기판 및 그 제조방법
JPS63308386A (ja) 半導体装置とその製造方法
KR20000017361A (ko) 반도체-절연층 및 상기 반도체-절연층을 포함하는 반도체 소자의 제조 방법
KR950004608A (ko) 프로그램가능한 안티-퓨즈 소자(Antifuse element) 및 그 제조방법
JPS63293850A (ja) 半導体装置の製造方法
JP2763107B2 (ja) 誘電体分離半導体基板およびその製造方法
KR940003606B1 (ko) 반도체장치
JPS63246841A (ja) シリコン結晶体の誘電体分離法
JP3173114B2 (ja) 薄膜トランジスタ
JPS61133641A (ja) 半導体装置の製造方法
JP3483671B2 (ja) 半導体装置及びその製造方法
JPH10308448A (ja) 半導体デバイスの隔離膜及びその形成方法
KR100219549B1 (ko) 랜딩 패드를 갖는 반도체 소자의 제조방법
US5279979A (en) Semiconductor having diffusion region separated from the gap electrode and wiring layer
KR960006339B1 (ko) 반도체장치의 제조방법
JPS6047437A (ja) 半導体装置およびその製造方法
JPS63197365A (ja) 半導体装置の製造方法
JPH04356961A (ja) 半導体基板及びその製造方法
JPS6455853A (en) Semiconductor device and manufacture thereof
JPH05190658A (ja) 誘電体分離ウエハの製造方法
JP2610420B2 (ja) 半導体基板のエツチング方法
JPS61247073A (ja) 半導体装置の製造方法
JPH0254583A (ja) Ｍｉｓ型半導体集積回路装置
JP2000307089A (ja) ＳｉＣ層を有する基板の製造方法
KR920003421A (ko) Soi웨이퍼의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080725

Year of fee payment: 17

EXPY Expiration of term