DD290077A5 - Verfahren zum bonden von halbleitersubstraten - Google Patents
Verfahren zum bonden von halbleitersubstraten Download PDFInfo
- Publication number
- DD290077A5 DD290077A5 DD33569989A DD33569989A DD290077A5 DD 290077 A5 DD290077 A5 DD 290077A5 DD 33569989 A DD33569989 A DD 33569989A DD 33569989 A DD33569989 A DD 33569989A DD 290077 A5 DD290077 A5 DD 290077A5
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- substrate
- semiconductor substrate
- groove
- substrates
- bonding
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 75
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims abstract description 21
- 230000001590 oxidative effect Effects 0.000 claims abstract description 12
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 8
- 238000005498 polishing Methods 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
Die Erfindung betrifft ein Verfahren zum Bonden von Halbleitersubstraten, wobei das Problem der vollstaendigen Verbindung der gesamten Substratflaeche und insbesondere auch des Randes geloest wird. Beim erfindungsgemaeszen Verfahren wird die polierte Flaeche von wenigstens einem der zu verbindenden Substrate durch das Einbringen von bis zum Substratrand reichenden Vertiefungen in kleinere Flaechen unterteilt. Das Bonden in oxidierender Atmosphaere wird dabei verbessert, indem, neben der Veraenderung des Ausbreitungsmechanismus der Bondfront, innerhalb der Vertiefungen eine Verbindung durch Nachoxidation leicht moeglich ist.{Halbleitersubstrat; Substratflaechen; polierte Flaechen; bonden; Bondfront; oxidierende Atmosphaere; Elastizitaet, hydrophil}
Description
Die Erfindung betrifft ein Verfahren zum Bonden von Halbleitersubstraten und dient damit der Ausbildung von Sül-Substraton, die beispielsweise Basis für die Herstellung vollständig dielektrisch isolierter Halbleiterbauelemente sind.
Das Bonden polierter bzw. mit Isolationsschichten versehener Substrate zur Herstellung von SOI-Substraten bzw. zur Realisierung von Mehrfachschichten ist bekannt (Nakamure, T. USP 3.239.908,1961). Das Interesse an derartigen Technologien ist zunehmend, da SOI-Substrate für elektronsiche Schaltungen, die besondere Eigenschaften aufweisen, an Bedeutung gewinnen. Durch Verbesserung so wichtiger Substratparameter wie der Ebenheit sind die technischen Möglichkeiten zur Realisierung derartiger Substrate vervollkommnet worden. Als Isolationsschicht wird meist thermisches SiO2, aber auch CVD-Oxid bzw. dotierte Gläser auf eine der Oberflächen eines Halbleitersubstrates der zu bondenden Halbleitersubstratscheiben aufgebracht. Die zu bondenden Oberflächen der Halbleitersubsttate, die Isolatoroberfläche der einen Halbleitersubstratscheibe und die Halbleiteroberfläche der anderen Halbleitersubstratscheibe werden vor dem Bonden durch verschiedene Verfahren hydrophil gestaltet. Oft werden zur Verbesserung der Verbindung beim Zusammenstellen der Scheiben bzw. während deren thermischen Verbindung elektrische Gleich- bzw. Wechselfelder genutzt. Für den Hochtemperaturschritt, der vor allem der chemischen Verbindung der Oxide an deren Grenzfläche dient, wird gewöhnlich eine oxidierende Atmosphäre gewählt, um durch Nachoxidation vom Rande her eine weitgehend vollständige Verbindung zu erhalten (J. B. Lasky, Appl. Phys. Lett. 48 [70] 1986). Dennoch gelingt es in den meisten Fällen nicht, bis zum Substratrand hin eine fehlerfreie Verbindung zu erreichen. Wesentliche Teile der Fläche, insbesondere im Randbereich, lösen sich nach dem Abdünnen einer Substratseite, wodurch die Weiterverarbeitung dieser Substrate erschwert und die für den Herstellungsprozeß elektronischer Bauelemente nutzbare Fläche verringert wird. Wesentliche Ursachen hierfür sind eine zu geringe Elastizität der Substratscheiben und eine ungenügende Ausbreitung und Verteilung der oxidierenden Atmosphäre während des Hochtemperaturprozesses im inneren Bereich zwischen den Sub'-tratscheibenoberflächen, was einer allseitigen gleichmäßigen Ausbreitung der Bondfront entgegenwirkt.
Ziel der Erfindung ist es, ein Verfahren zum Bonden von Halbleitersubstraten zu schaffen, das eine allseitige, gleichmäßige Ausbreitung der Bondfront der zu bondenden Halbleitorsubstratscheiben gewährleistet.
Der Erfindung liegt dabei die Aufgabe zugrunde, ein Verfahren zum Bonden von Halbleitersubstraten anzugeben, das eine Ausbreitung der oxidierenden Atmosphäre während des Hochtemperaturprozesses im genannten Bereich zwischen den zu bondenden Substratsc'.ieibenoberflächen sichert. Diese Aufgabe wird durch das Verfahren zum Bonden von Halbleitersubstrrten durch Oxidation zweier sich berührender Halbleitersubstratoberflächen, von denen mindestens bei einer eine Isolationsschicht ausgebildet ist, in der oxidierenden Atmosphäre eines Hochtemperaturprozesses erfindungsgemäß
dadurch gelöst, daß vor der Ausbildung der Isolationsschicht in mindestens eine dor Halbleitersubstratoborflächen oder deren Isolationsschicht vom Rand dor Halbleitersubstratschoibo ausgehende, nutenförmige Vertiefungen eingebracht werden. Die nutenförmigen Vertiefungen können dabei geometrisch so eingebracht werden, daß sie der Separation und Isolation der inselförmigen Bauelementeoufbaugeblete dienen. Auch ist es möglich, die nutonförmigen Vertiefungen entlang der Grenzen dor Chips einzubringen. Dabei können die nutenförmigen Vertiefungen wesentlich schmaler als die lateralen und vertikalen Inselgrößen ausgebildet worden. Auch ist es möglich, tiefe V-förmige Gräben in die Halbleitersubstratoberfläche, vor dor Oxidation und der polykristallinen Abscheidung von Silizium mit nachfolgender chemisch-mechanischer Politur der polykristallinen Schicht einzubringen. An diese polierte Fläche kann ebenfallt; oin einkristallinos Substrat gebondet worden.
Ausführungsbeispiele
Die Erfindung wird anhand nachstehender Ausführungsbeispiele näher erläutert.
Die in den Ausführungsbeispielen beschriebene Handhabung setzt voraus, daß polierte Halbleitersubstratflächen hoher Ebenheit und hydrophil gestaltete Oberflächen vorliegen und das Bonden in einer oxidierenden Atmosphäre erfolgt.
1. Ein Substrat enthält eine 1 pm dicke Oxidschicht, das andere ist oxidfrei und enthält 10μηη breite und 1 pm tiefe Gräben in einem Abstand von 100pm in zwei senkrecht zueinander gelegenen Richtungen, eingebracht durch saures naßchemischos Ätzen. Die Substrate werden zusammengestellt und in einer Atmosphäre von mit Sauerstoff angereichertem Wasserdampf 20 Stunden bei 1250°C oxidiert. Dabei werden die Vertiefungen durch Oxidation geschlossen. Anschließend wird das nicht strukturierte Substrat mechanisch abgedünnt und auf oine Dicke von 60 pm poliert.
2. Ein Substrat enthält eine 50 nm dicke Oxidschicht, das andere eine Oxidschicht von 500 nm Dicke und eine der späteren Anwendung entsprechende Anordnung von senkrechten Trenchgräben mit 2 pm Broite und 15μηι Tiefe. Die Substrate werden zusammengestellt und in einer Atmosphäre von mit Sauerstoff angereichertem Wasserdampf 5 Stunden bei 1150°C oxidiert. Anschließend wird das strukturierte Substrat chemisch abgedünnt bis die Grabenöffnungen freiliegen. Die Gräben werden durch einen CVD-Prozeß mit polykristallinem Silizium gefüllt. Danach wird die Schicht auf 5pm Dicke poliert.
3. Ein (lOO)-orientiertes, nicht beschichtetes Siliziumsubstrat erhält durch alkalisches Ätzen Gräben von 10μιη Breite und 7 pm Tiefe in einem Abstand von 5mm in zwei Richtungen sonkrecht zueinander, was der späteren Chipgrößo entspricht. Es wird gegen ein ebenfalls (lOO)-oriontiortos unstrukturiertes Siliziumsubstrat 2 Stunden in einer Atmosphäre von trockenem Sauerstoff bei 120O0C gebondet. Das nicht strukturierte Substrat wird chemisch abgedünnt und poliert auf eine Dicke von 70μηι. In diese Schicht werden nach einem fotolithografischen Schritt V-Gräben durch alkalisches Ätzen eingebracht, insbesondere auch on den Grenzen zwischen den vorgesehenen Chips, die exakt über den vorhandenen Vertiefungen positioniert werden. Die Seitenwände werden isoliert und anschließend die Gräben einschließlich der freigelegten ursprünglichen Gräben mit polykristallinem Silizium gefüllt. Diese Fläche wird durch Schleifen auf eine Schichtdicke von 60pm abgodünnt. Die Endbearbeitung erfolgt durch Politur auf eine Schichtdicke von JOpm.
4. Ein Substrat erhält ein System von senkrecht zueinander positionierten Gräben von 3 pm Breite, ΙΟμσι Tiefe und einem Grabenabstand von 10μπι. Es wird gegen ein unstrukturiertes Substrat mit einer später als vergrabenes Gebiet wirkenden arsendotierten Schicht und darüberliegender Oxidschicht 2 Stunden bei 11000C in mit Sauerstoff angereichertem Wasserdampf gebondet. Anschließend wird das unstrukturierte Substrat auf eine Dicke von 70 pm abgedünnt und poliert. In diese Schicht werden nach einem fotolithografischen Schritt V-Gräben durch alkalisches Ätzen eingebracht. Die Bodenfläche der entstandenen Inseln hat dabei Abmessungen von wenigstens 30 χ 30pm2. Die Endbearbeitung erfolgt analog Ausführungsboispiel 3.
b. In ein Substrat wird ein System von V-Gräb6n mit 80 pm Tiefe eingebracht. Die Oberfläche wird mit 2 pm SiO2 bedeckt und die Gräben mit 90μητι polykristallinem Silizium gefüllt. Die beschichtete Fläche wird mechanisch abgorichtet und bis zu einer Gesamtdiclo des Substrates von 20pm oberhalb dor ursprünglichen Substratdicke poliert, so daß im Bereich der Gräben Vertiefungen von 10 pm bleiben, die beim Anbonden eines oxidierten Substrates bei 12000C, 3 Senden in trockenem Sauerstoff zur Verbesserung des Bondens wirken. Abschließend wird das strukturiei »Substrat riuf eine Dicke von 70μιη abgeschliffen und auf eine Enddicke von 40 pm poliert.
6. Es wird zunächst wie im Anwendungsboispiel 5 verfahren, nur daß nach Auffüllen der Gräber, bis zu einer Gesamtdicke von 5 pm oberhalb der Dicke des Ausgangssubstrates poliert wird. Durch geeignete Prozeßführung während der Politur entstehen auf Grund der unterschiedlichen kristallographischen Orientierung der Kristallite des polykristallinen Siliziums im Boreich der Gräben Vertiefungen von 1 pm. Diese werden beim anschließenden Anbonden eines einkristallinen Substrates bei 125O0C für 20 Stunden in feuchtem Sauerstoff geschlossen. Dia Endbearbeitung erfolgt wie im Ausführungsbeispiel 5. Durch Einbringen von bis zum Substratrand reichenden Vertiefungen in wenigstens eines der Substrate wird das Ausbreiten dor Bondfront wesentlich verbessert. Durch die Vertiefungen kann die oxidierende Atmosphäre während des Hochtemperaturschrittes im inneren Bereich zwischen den Substratoberflächon dor zu bondenden Substrate zur Nachoxidation und damit für eine vollständige Verbindung wirksam werden.
Für die Weiterverarbeitung der Substrate gibt es mehrere Möglichkeiten, die Nachteile der eingebrachten Vertiefungen zu umgehen bzw. diese vorteilhaft zu nutzen. Bei schmalen bzw. flachen Vertiefungen können die Nachteile durch Verschließen während des Hochtemperatur-Bondschrittes in oxidierender Atmosphäre beseitigt werden. Damit wird prinzipiell ein Zustand analog einem herkömmlichen gebondeten SOI-Substrat erreicht, denn die eingebrachten Vertiefungen wirken lediglich als Stellen mit dickerer Oxidschicht, wovon keinerlei Nachteile für die Anwendung ausgehen, wenn das strukturierte Substrat als Trägersubstrat genutzt wird. Ähnlich diesem Verfahren ist es möglich, Vertiefungen zl" Verbesserung des Bondverhaltens gleichzeitig für die seitliche Abgrenzung und Isolation von Inselbereichen zu nutzen. Dazu ist oin System von bis zum Substratrand reichenden un^ möglichst untereinander verbundenen Vertiefungen entsprechend der später konkret aufzubringenden elektronischen Schaltung einzubringen. Vorteilhaft sind hier schmale senkrechte Gräben, wie sie bei Trench-Isolation verwendet werden bzw. naßchemisch di.rch alkalische Ätzmittol in (110)-orientiorte Siliziumflächen eingebracht worder, können. Gelingt hier das Verschließen dnr Vertiefungen während des Hochtemperatur-Bondschrittes in oxidierender Atmosphäre, liegt nach Abdünnen und Polieren des strukturierten Substrates ein SOI-Substrat mit vollständig dielektrischer
Isolation vor. Ist das Verschließen der Vertiefungen unvollständig, so ist nach Freilegen der Vertiefungen durch z. B. chemisches Abtragen des strukturierten Substrates eine Nachoxidation bzw. Füllen der Vertiefungen durch polykristallines Silizium möglich. Verfahren mit gleichzeitiger Nutzung der Vertiefungen zur Herstellung vollständig dielektrisch isolierter Gebiete sind die effektivsten Möglichkeiten zur Nutzung der Erfindung. Ist eine derartige Nutzung der Vertiefungen nicht möglich, gibt es zwei grundsätzliche Möglichkelten, eine negative Auswirkung zu verhindern. Gräben können an solchen Stollen des Substrates positioniert werden, wo keine elektronischen Schaltungen vorgesehen sind, also beispielsweise an den Grenzen von Schaltkreisen. Nach Abdünnen und Polieren der später für die Schaltkreise genutzten Substratseite können u. a. an diesen Stellen Gräben eingebracht werden, die Verbindung zu den genannten Vertiefungen herstellen und damit durch polykristallines Silizium gefüllt werden. Eine andere Möglichkeit besteht darin, die Größenverhältnisse zwischen Vertiefungen und lateralen sowie vertikalen Abmessungen der benötigten Inseln so zu wählen, daß die Vertiefungen die aktiven Bereiche nicht negativ beeinflussen. Das kann geschehen, indem die Breite der Vertiefungen viel kleiner als die laterale und vertikale Inselgröße gewählt wird. Jede Insel steht damit letztlich auf mehreren kleinen gebondeten Flächen, umgeben von einem Netzwerk von Vertiefungen. Das Prinzip des Bondens mit Vertiefungen ist auch bei einer der Hilfsträgertechnologie ähnlichen Herstellungsvariante von Substraten möglich. Hierbei werden in einem Substrat tiefe, meist V-förmige Gräben eingebracht, mit einer Isolationsschicht bedeckt und mit polykristallinem Silizium gefüllt. Nachfolgend wird die polykristalline Fläche mechanisch eingeebnet, poliert, gegebenenfalls mit einer Isolationsschicht bedeckt und gegen ein Substrat gebondet. Letztlich wird das strukturierte Substrat mechanisch bzw. chemisch abgedünni und poliert. Besondere Möglichkeiten zur Einbringung der erforderlichen Vertiefungen bestehen hier, wenn das strukturierte Substrat dafür genutzt werden soll. Hier können die nach der Beschichtung mit polykristallinem Silizium verbliebenen Vei tiefungen im Bereich der Gräben auch nach der mechanischen Bearbeitung und Politur teilweise erhalten und erfindungsgemäß genutzt werden. Ebenso besteht die Möglichkeit, die genannten Vertiefungen vollständig mechanisch zu entfernen. Bei der anschließenden Politur ist es möglich, die im Bereich der Gräben geänderte kristallographische Orientierung der Kristallite dahingehend zu nutzen, daß bei einem geeigneten Polierverfahren Höhenunterschiede in den genannten Bereichen auftreten, die erfindungsgemäß genutzt werden können. Die nutenförmigen Vertiefungen sichern eine Verbesserung des Bondverhaltens der Substratscheiben und bedingen eine Verringerung der sonst üblichen extrem hohen Anforderungen, wie beispielsweise hinsichtlich Sauberkeit und Ebenheit der Substratscheiben.
Claims (6)
1. Verfahren zum Bonden von Halbleitorsubstraten durch Oxidation zweier sich berührender Halbleitersubstratoberflächen, von denen mindestens bei einer eine Isolationsschicht ausgebildet sein kann, in der oxidierenden Atmosphäre eines Hochtemperaturprozesses, dadurch gekennzeichnet, daß vor der Ausbildung der SiO2-Schicht, in mindestens eine der Halbleitersubstratoborflachen, vom Rand tf dr Halbleitersubstratscheibe ausgehende, nutenförmige Vertiefungen eingebracht werden,
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in die auf der Halbleitersubstratscheibe aufgebrachte Isolationsschicht nutenförmige Vertiefungen eingebracht werden.
3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die nutenförmigen Vertiefungen der Separation und Isolation der inselförmigen Bauelementeaufbaugebiete dienend eingebracht werden.
4. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die nutenförmigen Vertiefungen chipbegrenzend eingebracht werden.
5. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die nutenförmigen Vertiefungen wesentlich schmaler als die lateralen und vertikalen Inselgrößen sind.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in eines der zu bondenden Substrate tiefe V-förmige Groben in die Halbleitersubstratoberfläche, vor der Oxidation mit polykristalliner Abscheidung von Silizium mit nachfolgender chemisch-mechanischer Politur der polykristallinen Schicht, eingebracht werden.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD33569989A DD290077A5 (de) | 1989-12-15 | 1989-12-15 | Verfahren zum bonden von halbleitersubstraten |
DE19904024844 DE4024844A1 (de) | 1989-12-15 | 1990-08-04 | Verfahren zum bonden von halbleitersubstraten |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD33569989A DD290077A5 (de) | 1989-12-15 | 1989-12-15 | Verfahren zum bonden von halbleitersubstraten |
Publications (1)
Publication Number | Publication Date |
---|---|
DD290077A5 true DD290077A5 (de) | 1991-05-16 |
Family
ID=5614749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DD33569989A DD290077A5 (de) | 1989-12-15 | 1989-12-15 | Verfahren zum bonden von halbleitersubstraten |
Country Status (2)
Country | Link |
---|---|
DD (1) | DD290077A5 (de) |
DE (1) | DE4024844A1 (de) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0161740B1 (de) * | 1984-05-09 | 1991-06-12 | Kabushiki Kaisha Toshiba | Verfahren zur Herstellung eines Halbleitersubstrates |
JPS61184843A (ja) * | 1985-02-13 | 1986-08-18 | Toshiba Corp | 複合半導体装置とその製造方法 |
JP2685819B2 (ja) * | 1988-03-31 | 1997-12-03 | 株式会社東芝 | 誘電体分離半導体基板とその製造方法 |
-
1989
- 1989-12-15 DD DD33569989A patent/DD290077A5/de not_active IP Right Cessation
-
1990
- 1990-08-04 DE DE19904024844 patent/DE4024844A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
DE4024844A1 (de) | 1991-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19840421C2 (de) | Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung | |
DE69329376T2 (de) | Verfahren zur Herstellung einer SOI-Transistor-DRAM | |
DE10209989B4 (de) | Verfahren zur Herstellung von DRAM-Grabenkondensatorstrukturen mit kleinen Durchmessern mittels SOI-Technologie | |
DE4310954C2 (de) | Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat | |
DE69233314T2 (de) | Verfahren zur Herstellung von Halbleiter-Produkten | |
DE4235534C2 (de) | Verfahren zum Isolieren von Feldeffekttransistoren | |
EP0739540B1 (de) | Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung | |
DE3219441C2 (de) | ||
DE4229628C2 (de) | Halbleitereinrichtung mit Stapelstruktur und Verfahren zur Herstellung einer solchen | |
DE69430724T2 (de) | Dielektrisch isolierte Halbleiteranordnung | |
DE19906030A1 (de) | Grabenisolationsstruktur eines Halbleiterbauteils und Verfahren zum Herstellen einer Grabenisolationsstruktur mit Polysiliziumkontakt | |
DE2626739A1 (de) | Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen | |
DE10393700T5 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE69015564T2 (de) | Vollverdiefte verbindungsstruktur mit titanium/wolfram und selektivem cvd-wolfram. | |
DE69302960T2 (de) | Verfahren zur Herstellung von dünnen Siliziummesas mit gleicher Dicke | |
DE69513469T2 (de) | Silizium-auf-Isolator-Substrat und dessen Herstellungsverfahren | |
DE19757269A1 (de) | Silicium-Auf-Isolator-Halbleitersubstrat und Herstellungsverfahren hierfür | |
EP0637062B1 (de) | Verfahren zur Herstellung eines Halbleiterschichtaufbaus mit planarisierter Oberfläche und dessen Verwendung bei der Herstellung eines Bipolartransistors sowie eines DRAM | |
DE19637189A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE1924712C3 (de) | Integrierter Dünnschicht-Abblockbzw. Entkopplungskondensator für monolithische Schaltungen und Verfahren zu seiner Herstellung | |
DE69934466T2 (de) | Herstellungsverfahren von halbleiteranordnungen als chip-size packung | |
DE10224160A1 (de) | Eine Diffusionsbarrierenschicht in Halbleitersubstraten zur Reduzierung der Kupferkontamination von der Rückseite her | |
DE69124750T2 (de) | Verfahren zur Herstellung eines Silizium Wafer mit einer Chip-Trennstruktur und Einkristallschichtabschnitten | |
EP0855088B1 (de) | Verfahren zum erzeugen einer grabenisolation in einem substrat | |
DE2738961A1 (de) | Verfahren zur herstellung einer integrierten halbleiterschaltung mit luftisolation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ENJ | Ceased due to non-payment of renewal fee |