JP2712690B2 - 素子分離溝を有する半導体装置の製造方法 - Google Patents

素子分離溝を有する半導体装置の製造方法

Info

Publication number
JP2712690B2
JP2712690B2 JP2007549A JP754990A JP2712690B2 JP 2712690 B2 JP2712690 B2 JP 2712690B2 JP 2007549 A JP2007549 A JP 2007549A JP 754990 A JP754990 A JP 754990A JP 2712690 B2 JP2712690 B2 JP 2712690B2
Authority
JP
Japan
Prior art keywords
element isolation
groove
etching
parallel
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2007549A
Other languages
English (en)
Other versions
JPH03211755A (ja
Inventor
明 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2007549A priority Critical patent/JP2712690B2/ja
Publication of JPH03211755A publication Critical patent/JPH03211755A/ja
Application granted granted Critical
Publication of JP2712690B2 publication Critical patent/JP2712690B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、素子分離島を形成するための素子分離溝を
有する半導体装置の製造方法に関し、特に、素子分離溝
の形成幅を削減する技術に関するものである。
〔従来の技術〕
シリコン基板内に集積回路を形成する場合には、回路
内の各素子間の干渉を防ぐために電気的に素子を分離す
る必要がある。この素子分離方としてはpn接合分離が多
用されているが、寄生容量等の問題から完全な分離法と
は言えない。そこで、絶縁体で包囲された素子分離島を
形成することによって周囲から完全に分離する方法が用
いられる場合がある。この方法においては、絶縁層上に
単結晶シリコン層を形成したSOI構造に対して、素子分
離島予定領域の範囲にその絶縁層まで達する素子分離溝
をエッチング形成するものである。
素子分離溝を形成する方法を第5図を参照して説明す
る。第5図(a)に示すように、絶縁層の上に形成され
ている面方位(110)の単結晶シリコン上に、マスクパ
ターン17が酸化層により形成されており、このマスクパ
ターン17には格子状の開口部18が形成されている。開口
部18は、単結晶シリコン層の結晶方位[111]方向に垂
直な方向に伸びた部分18bと、同[111]方向に平行な方
向に伸びた部分18cとにより構成され、これらの部分18
b,18cが矩形の分離島予定領域を包囲している。このマ
スクパターン17の上からKOHの40%水溶液を用いてエッ
チングを施すと、第5図(b)に示すように、開口部分
18bの下には開口幅と同じ幅の分離溝19bが形成され、第
5図(c)に示すように、開口部分18cに下には開口幅
よりも幅広の分離溝19cが形成される。ここで、分離溝1
9bの側面20bは面方位(111)であって上記のKOHの40%
水溶液のエッチング速度が最も小さい結晶面となってい
るので、側面20bのサイドエッチングは行なわれず、分
離溝19bの幅は拡がらないのに水し、分離溝19cの側面20
cは面方位(11)であってエッチング速度がある程度
大きい結晶面となっているため、サイドエッチングが行
なわれ、分離溝19cの幅は開口部の幅よりも大きく拡が
ってしまう。なお、図中に示す15は絶縁層、16は単結晶
シリコン層である。
〔発明が解決しようとする課題〕
上記従来の素子分離溝の形成方法においては、単結晶
シリコン層の結晶方位と分離溝の方向との組合せによっ
て、(111)面を側面にもつ分離溝19bの幅を細く形成す
ることができる。しかし、分離溝19cの側面20cはサイド
エッチングされてしまうため、分離溝19cの幅は細く形
成することができない。即ち、最もエッチング速度の遅
い(111)面を側面とする溝は一方向のみに形成できる
だけであるから、他の方向の溝には必然的にサイドエッ
チングが発生する。特に、素子分離島の厚さを大きく採
りたい場合には分離溝の深さを大きくしなければならな
いから、サイドエッチング量もそれに応じて増大するの
で、素子形成の不可能な素子分離溝形成領域の占有面積
が広がり、効率的に素子の集積化を図ることができな
い。
また、第6図(a)及び(b)に示す開口部分18bと
開口部分18cとの連結する角部分の外側21においてはほ
とんどサイドエッチングが発生していないのに対し、同
角部分の内側22においては分離溝19bの側面20bの一部に
も大きなサイドエッチングが発生し、素子分離島の領域
が浸食される。従って、各領域寸法が素子性能に大きく
影響する近年の微細構造化された半導体装置に対して、
素子分離溝、素子分離島の形状の精密制御が困難であ
り、設計上の自由度も制約されるという問題点がある。
そこで、本発明は上記問題点を解決するものであり、
その課題は、マスクパターンの開口部を複数の延長形状
に分離することにより、素子分離溝の方位如何に拘わら
ずサイドエッチングの量を削減し、素子分離溝の形成領
域を低減すると共に素子分離溝の形状を設計容易にし
て、微細構造化された半導体装置に適応した製造方法を
実現することにある。
〔課題を解決するための手段〕
上記の課題を解決するために、絶縁層上に面方位(11
0)の単結晶シリコン層を備えた基板を用いた半導体の
製造方法において、本発明が講じた手段は以下の工程を
有するものである。
(1)基板上にマスクパターンを形成する。このマスク
パターンには、素子分離島予定領域の外縁周の少なくと
も部分上において、外縁周に対してほぼ垂直な長軸を有
する複数の延長形状の開口部を並列するように設ける。
(2)次に、このマスクパターン上から面方位に依存す
る異方性エッチングを施して、絶縁層まで到達する複数
の並列溝を形成する。
(3)その後、マスクパターン上から隣接する並列溝の
側面間の領域を酸化する。
(4)しかる後、その側面間の酸化領域のみを選択的に
エッチングして前記領域を除去し、並列溝を連結する。
〔作用〕
このような手段によれば、単結晶シリコン層上に形成
されたマスクパターンには、素子分離島予定領域の外縁
周上に設けられた延長形状の開口部が並列しているが、
この開口部においては、その端部の下に形成される溝の
端面は(111)面とは限らないから、(111)面以外の端
面はサイドエッチングされるはずである。しかし、実際
には以下の理由により、その面方位に拘わらずほとんど
サイドエッチングされない。
第7図(a)に示すように開口部に囲まれた延長形状
のマスクパターンが形成されている場合には端面23はサ
イドエッチにより大きく後退するのに対し、第7図
(b)に示すように延長形状の開口部が形成されている
場合のその端面24はほとんど後退せず、サイドエッチン
グがほとんど行なわれない。即ち、第8図(a)に示す
ように、マスクパターン17に囲まれた角部分25の内側で
エッチングが進行している場合においては、仮に側面AB
及び側面CDに対しては非常にエッチング速度が小さく、
側面BCに対するエッチング速度は大きいとすると、側面
BCはサイドエッチングされて後退してゆくが、後退する
程その面積は減少して最終的には消滅する。従って、こ
の角部分25では一定以上のサイドエッチングは発生しな
い。一方、第8図(b)に示すように、マスクパターン
17の角部分26の外側でエッチングが進行する場合には、
側面BCがサイドエッチングされる程その面積は増大する
から、エッチングが終了するまでサイドエッチングが行
なわれる。このことは、充分に長い平坦な側面における
サイドエッチングと比較しても、第7図(b)に示す短
い側面24の方がサイドエッチングされにくいことの理由
にもなる。つまり、角部分から離れた平坦な側面部はそ
の表面の凹凸によって第8図に示す側面BCが現れるが、
その面積はサイドエッチングが進行してもほとんど変化
しないと考えられるからである。
次に、このような開口部は、分離島予定領域の外縁周
上に並列しているから、この開口部を通してエッチング
することにより絶縁層まで達する並列溝を形成すると、
各並列溝の側面間にエッチングされない領域が取り残さ
れる。この状態で基板表面を酸化することにより、その
領域は各並列溝の側面から侵入する酸素により酸化され
酸化層となる。このようにして、下面においては絶縁層
により、側面においては並列溝及び酸化された前記領域
により、分離絶縁された素子分離島が形成される。
素子分離島を絶縁分離するこれらの並列溝は、その後
に酸化シリコンを選択的にエッチングする場合には、そ
の間にある酸化層が削除されて、互いに連結され、完全
な素子分離溝が形成される。
酸化工程により並列溝間の領域が酸化されて酸化シリ
コンとなり、その酸化作用により体積膨張を生じるが、
溝幅方向に脹らみは分離溝の予定領域を連続させた状態
で酸化する場合に比し小さくなるため、酸化シリコンの
エッチング除去工程後は、並列溝間に相当した部分の溝
幅も僅少にできる。従って、形成される連結分離溝で
は、並列溝に相当した部分の溝幅も並列溝間に相当した
部分の溝幅も共に僅少となるため、連続分離溝を全体と
して僅少な溝幅で形成できる。
上記の方法によって並列溝及び酸化層からなる素子分
離溝、又は連結された一体の素子分離溝を形成した場合
には、延長形状の開口部の端部下においてサイドエッチ
ングがほとんど行なわれないから、開口部の長軸方向に
測った並列溝の長さ、即ち、素子分離溝の幅が拡がらな
い。従って、その素子分離溝の伸びている結晶方位に拘
わらず、つまり、(111)面を側面とする素子分離溝と
は異なった方位に伸びている素子分離溝であっても、そ
の幅を細く形状することができる。従って、素子分離に
要する領域の面積を削減でき、半導体装置の高集積化を
図ることができる。
また、延長形状の開口部はどのような形状の素子分離
島予定領域の外縁周上にも形成することが可能であり、
この開口部の寸法に合致した分離溝が形成できること及
び、絶縁分離される素子分離島の角部分が制御不能にサ
イドエッチングされることもないので、微細化された半
導体装置においても素子分離島の形状の精密な制御が可
能であり、その形状の設計上の自由度も増加する。
〔実施例〕
次に、第1図から第4図までを参照して、本発明の実
施例を説明する。
第1図(a)及び(b)に示すように、基板1の上に
厚さ1μmのシリコン酸化膜からなる絶縁層2を備え、
その上に面方位(110)、厚さ10〜50μmの単結晶シリ
コン層3を備えるSOI構造が形成されており、その単結
晶シリコン層3の表面上にマスクパターン4を形成す
る。このマスクパターン4は厚さ1μmのシリコン酸化
膜で形成されており、単結晶シリコン層3の結晶方位
[111]方向に対し垂直な長辺を有する長方形の開口部5
aと、単結晶シリコン膜3の結晶方位[11]方向に長
く伸びた開口部5bとを備えている。開口部5aは、0.5×
2.0μmの長方形であり、その端辺50aは平行な方向に向
って並列に0.5〜1.0μmの間隔で配置されている。即
ち、マスクパターン4は並列した開口部5aと2本の開口
部5bとによって、素子分離島予定領域10をその外縁周に
沿って包囲した形状となっている。
マスクパターン4の上から、40%KOH水溶液を用いて
エッチング温度100℃でエッチングし、絶縁層2まで到
達した溝を形成した様子を第2図(a)及び(b)に示
す。ここで、エッチング速度は約10μmであった。この
エッチングによって、[111]方向に並んだ並列溝6a
と、[11]方向に長く伸びた連続溝6bとが形成されて
いる。隣合う並列溝6aの側面間には溝間領域3aが残留す
る。
次に、酸素雰囲気中で約1000℃の熱酸化を施し、溝間
領域3aを完全に酸化シリコンに変え、第3図(a)及び
(b)に示すように酸化層3bを形成する。
この状態で素子分離島11が周囲から絶縁分離される
が、更にこの後、弗酸水溶液にて酸化シリコンのみを選
択的にエッチングすることにより、マスクパターン4と
共に酸化層3bを除去する場合には、並列溝が互いに連結
して連結溝7が形成される。
この実施例においては、開口部5aの端辺50aが充分に
短いため、その下に形成される端面60aが互いに近接し
た並列溝6aの側面に取り囲まれた状態でエッチングが進
行する。従って、この端面60aの表面にエッチング速度
の速い結晶面が露出していても、サイドエッチングが進
行するに従いその結晶面は消失し、その結晶面よりもエ
ッチング速度の遅い結晶面が残る。それ故、この端面は
巨視的には(11)面であるから並列溝6aの側面が充分
に離隔している状況においてはサイドエッチングが行な
われるはずであるにも拘わらず、本実施例においては開
口部5aの端辺50a下に形成される並列溝6aの端面60aに対
する結晶方位[11]方向のサイドエッチングがほとん
ど発生しない。
このことから、開口部5aの長辺とほぼ等しい幅の並列
溝6a及び連結溝7を形成することができるので、サイド
エッチングにより幅が拡がってしまう従来の結晶方位
[111]方向の素子分離溝に比して大幅にその幅を狭め
ることが可能である。更に、本実施例で形成したマスク
パターン4においては、従来の格子上のマスクパターン
に見られる開口部に囲まれた角部分が存在しないので、
素子分離島11の角部分にサイドエッチングによる浸食部
が形成されることがない。従って、素子分離溝の占有面
積が少なくなると共にほぼマスクパターンの形状通りの
素子分離島11を形成することができるので、基板1の表
面上に高密度に素子を形成することが可能であり、各領
域の精密な形成ができる。以上のことは、マスクパター
ンの設計が結晶方位に制約されないということをも意味
するから、半導体装置の設計上の自由度が増大する。
この実施例は、矩形の素子分離島11を形成するもので
あり、その[111]方向に垂直な素子分離溝6bにはサイ
ドエッチングが発生しないので、通常の連続した開口部
5bを設けているものである。しかし、本実施例の手段に
よれば、どの方向の溝を形成するにしてもサイドエッチ
ングを抑えることができるので、より複雑な形状の素子
分離島を形成するために、この素子分離島の予定領域の
外縁周上すべてに開口部5aを設けることもできる。その
素子分離島の形状には何の制約もなく、任意形状の、例
えば円形の素子分離島を形成することも可能であり、そ
の場合にも素子分離溝の幅を細く形成できる効果は保証
される。
更に、開口部5aの形状は長方形以外であっても、素子
分離島の予定領域の外縁周に対して垂直方向に長軸を有
するものであれば、長円形等の他の延長形状でもよい。
〔発明の効果〕
以上説明したように、本発明は、素子分離島予定領域
の外縁周上に並列した複数の延長形状の開口部を備えた
マスクパターンを用いて面方位に依存する異方性エッチ
ングして並列溝を形成し、その後、並列溝の間の領域を
酸化してから、その酸化領域を除去することを特徴とし
ているので、形成される連続分離溝では、並列溝に相当
した部分の溝幅も並列溝間に相当した部分の溝幅も共に
僅少となるため、連続分離溝を全体として僅少な溝幅で
形成できる。
【図面の簡単な説明】
第1図(a)は基板上にマスクパターンを形成した状態
を示す平面図、第1図(b)は第1図(a)のB−B′
線に沿って切断した切断矢視図である。 第2図(a)はエッチング後の状態を示す平面図、第2
図(b)は第2図(a)のB−B′線に沿って切断した
切断矢視図である。 第3図(a)は基板上を熱酸化した後の状態を示す平面
図、第3図(b)は第3図(a)のB−B′線に沿って
切断した切断矢視図である。 第4図(a)は基板上の酸化層を選択エッチングした後
の状態を示す平面図、第4図(b)は第4図(a)のB
−B′線に沿って切断した切断矢視図である。 第5図(a)は従来の製造方法における基板上に形成し
たマスクパターンの形状を示す平面図、第5図(b)は
第5図(a)のB−B′線に沿って切断した状態を示す
断面図、第5図(c)は第5図(a)のC−C′線に沿
って切断した状態を示す断面図である。 第6図(a)は第5図(a)における開口部の角部分の
拡大平面図、第6図(b)は第6図(a)と同じ部分の
エッチング後の状態を示す拡大平面図である。 第7図(a)は延長形状のマスクパターン部の周囲をエ
ッチングした場合においてそのサイドエッチングの様子
を示す拡大平面図、第7図(b)は延長形状の開口部に
エッチングを施した場合においてそのサイドエッチング
の様子を示す拡大平面図である。 第8図(a)は開口部の角部分におけるサイドエッチン
グの様子を示す平面図、第8図(b)はマスクパターン
の角部分におけるサイドエッチングの様子を示す平面図
である。 〔主要符号の説明〕 1……基板 2……絶縁層 3……単結晶シリコン層 3a……溝間領域 3b……酸化層 4……マスクパターン 5a……開口部 6a……並列溝 7……連結溝 10……素子分離島予定領域 11……素子分離島。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】絶縁層上に面方位(110)の単結晶シリコ
    ン層を備えた基板を用いた半導体装置の製造方法におい
    て、 前記基板上における素子分離島予定領域の外縁周に対し
    てほぼ垂直な長軸を有する複数の延長形状の開口部が該
    外縁周上の少なくとも部分上に並列するようにマスクパ
    ターンを形成する工程と、次に、該マスクパターン上か
    ら面方位に依存する異方性エッチングを施して前記絶縁
    層まで到達する複数の並列溝を形成する工程と、その
    後、隣接する該並列溝の側面間の領域を酸化する工程
    と、しかる後、その側面間の酸化領域のみを選択的にエ
    ッチングして前記領域を除去し、前記並列溝を連結する
    工程を有することを特徴とする素子分離溝を有する半導
    体装置の製造方法。
JP2007549A 1990-01-16 1990-01-16 素子分離溝を有する半導体装置の製造方法 Expired - Lifetime JP2712690B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007549A JP2712690B2 (ja) 1990-01-16 1990-01-16 素子分離溝を有する半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007549A JP2712690B2 (ja) 1990-01-16 1990-01-16 素子分離溝を有する半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03211755A JPH03211755A (ja) 1991-09-17
JP2712690B2 true JP2712690B2 (ja) 1998-02-16

Family

ID=11668880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007549A Expired - Lifetime JP2712690B2 (ja) 1990-01-16 1990-01-16 素子分離溝を有する半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2712690B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58164240A (ja) * 1982-03-25 1983-09-29 Seiko Instr & Electronics Ltd 半導体装置の製造方法
JP2685819B2 (ja) * 1988-03-31 1997-12-03 株式会社東芝 誘電体分離半導体基板とその製造方法

Also Published As

Publication number Publication date
JPH03211755A (ja) 1991-09-17

Similar Documents

Publication Publication Date Title
US3419956A (en) Technique for obtaining isolated integrated circuits
JP2671380B2 (ja) 半導体装置の製造方法
US5827756A (en) Method of manufacturing semiconductor device
JP2712690B2 (ja) 素子分離溝を有する半導体装置の製造方法
US6194253B1 (en) Method for fabrication of silicon on insulator substrates
JPS6343892B2 (ja)
JPS6015944A (ja) 半導体装置
JPH04151850A (ja) 溝絶縁分離型半導体集積回路の製造方法
JPH04181755A (ja) 誘電体分離基板及びその製造方法
JPS6265346A (ja) 半導体装置の製造方法
JPH0522390B2 (ja)
KR100247280B1 (ko) 반도체장치 및 그의 제조방법
KR100358046B1 (ko) 플래시 메모리 소자의 제조방법
JPH02260442A (ja) 誘電体分離型半導体基板
KR100408863B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
JPH0422021B2 (ja)
JPS60189235A (ja) 半導体装置の製造方法
JPS6116545A (ja) 半導体集積回路装置の製造方法
JPS63148675A (ja) 半導体装置
JPS6212125A (ja) 半導体装置の製造方法
JPH05190658A (ja) 誘電体分離ウエハの製造方法
JPS59149030A (ja) 半導体装置の製造法
JPH03180036A (ja) 半導体装置の製造方法
KR20080114183A (ko) 반도체 소자 제조 방법
JPS6288334A (ja) 誘電体絶縁分離基板の製造方法