KR960002885A - 반도체 집적 회로 구조 및 그 제조 방법 - Google Patents

반도체 집적 회로 구조 및 그 제조 방법 Download PDF

Info

Publication number
KR960002885A
KR960002885A KR1019950013747A KR19950013747A KR960002885A KR 960002885 A KR960002885 A KR 960002885A KR 1019950013747 A KR1019950013747 A KR 1019950013747A KR 19950013747 A KR19950013747 A KR 19950013747A KR 960002885 A KR960002885 A KR 960002885A
Authority
KR
South Korea
Prior art keywords
silicon substrate
integrated circuit
substrate
semiconductor integrated
circuit structure
Prior art date
Application number
KR1019950013747A
Other languages
English (en)
Inventor
앙드레 페이르-라비너
베로니크 마카리
라이오넬 레꾸저르
마뤼스 바쁠레
Original Assignee
에이취. 이보트슨
모또로라 세미꽁딕뙤르 에스아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이취. 이보트슨, 모또로라 세미꽁딕뙤르 에스아 filed Critical 에이취. 이보트슨
Publication of KR960002885A publication Critical patent/KR960002885A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0821—Combination of lateral and vertical transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

제1기판(37)과 제2기판(38)으로부터 고전압 집적 회로가 형성되며 제1기판(37)은 두 기판이 서로 원자적으로 결합될 때까지 대략 1200℃에서 열처리되어 결합 경계(39)에서 제2기판(38)에 결합된다. 먼저, 제1기판(37)에 접촉부(40)와 같은 접촉부들을 갖는 P+ 와 N+ 영역을 포함한 서로 다르게 도프된 영역들이 제공되어 제어 회로(41)를 형성한다. 결합 경계(39)에 SiO2절연층 아래로 연장되는 집적 회로의 고전압 부분으로부터 제어 회로(41)를 절연시킨다.

Description

반도체 집적 회로 구조 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제18도는 제1도 내지 제1도와 관련하여 기술된 제1실시옐,ㄹ 포함하는 집적 회로의 구조도.
제19도는 제2실시예의 반도체 집적회로의 도면.

Claims (6)

  1. 비교적 고전압인 디바이스 및 비교적 저전압인 디바이스를 포함하는 ㅈ반도체 집적 회로 구조로서, 상기 고전압 디바이스는 상기 저전압 제어 디바이스 아래로 연장된 적어도 한 층을 갖는 수직 트랜지스터를 포함하고. 상기 저전압 제어 디바이스는 한 유전체 층에 의해 상기 한 층으로부터 절연되는 반도체 집적 회로 구조.
  2. 제1항에 있어서, 상기 유전체 층은 이산화 실리콘인 것ㅇ르 특징으로 하는 반도체 집적 회로.
  3. 제1항에 있어서, 상기 유전체 층은 반도체 집적 회로 구조를 형성하기 위하여 서로 결합된 두 실리콘 기판 사이의 접합에 제공되는 것을 특징으로 하는 반도체 집적회로 구조
  4. 비교적 고전압의 디바이스와 비교적 저전압에 제어 디바이스를 포함한 반도체 집적 회로 구조의 제조 방법으로서, 제1기판을 갖은 제1실리콘 기판을 제공하는 단계와, 상기 제1실리콘 기판의 제1부분에 비교적 저전압인 디바이스를 적어도 부분적으로 제조하는 단계와, 제1기판을 갖는 제2실리콘 기판을 제공하는 단계와,제1실리콘 기판의 제1부분과 제2실리콘 기판의 제1표면 상이에 한 유전체 층이 제공되는 제1실리콘 기판의 제1표면과 제2실리콘 기판의 제1표면을 결합하는 단계와, 상기 제1실리콘 기판의 제1부분을 가로질러 상기 제2실리콘 기판애로 연장되고 상기 유전체 층에 의해 분리되도록 상기 제1실리콘 기판의 제2부분과 제2실리콘기판에 비교적 고전압인 디바이스를 제조하는 단계를 포함하는 반도체 집적 회로 구조의 제조 방법.
  5. 제4항에 있어서, 상기 제1부분의 한 표면이 기판의 제1표면에 비해 내부 레벨에 위치하고 상기 유전체층이 상기 제1부분의 표면과 제2실리콘 기판의 제1표면 사이에 제공되도록 상기 비교적 저전압의 디바이스가 제1실리콘 기판에 제조되는 것을 특징으로 하는 반도체 집적 회로 구조의 제조 방법.
  6. 제4항에 있어서, 상기 결합이 고온에서 이루어져 상기 유전체가 제2실리콘 기판의 제1층으로부터 이산화 실리콘으로 형성되는 것을 특징으로 하는 반도체 집적 회로 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950013747A 1994-06-10 1995-05-30 반도체 집적 회로 구조 및 그 제조 방법 KR960002885A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9407119 1994-06-10
FR9407119A FR2721139A1 (fr) 1994-06-10 1994-06-10 Structure de circuit intégré à semiconducteur et son procédé de fabrication.

Publications (1)

Publication Number Publication Date
KR960002885A true KR960002885A (ko) 1996-01-26

Family

ID=9464085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950013747A KR960002885A (ko) 1994-06-10 1995-05-30 반도체 집적 회로 구조 및 그 제조 방법

Country Status (5)

Country Link
JP (1) JPH07335886A (ko)
KR (1) KR960002885A (ko)
DE (1) DE19521142A1 (ko)
FR (1) FR2721139A1 (ko)
GB (1) GB2290905A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303861A (ja) 2003-03-31 2004-10-28 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671043B2 (ja) * 1984-08-31 1994-09-07 株式会社東芝 シリコン結晶体構造の製造方法
FR2587841B1 (fr) * 1985-09-24 1988-09-16 Efcis Composant semi-conducteur de puissance et logique de commande associee
US5204282A (en) * 1988-09-30 1993-04-20 Nippon Soken, Inc. Semiconductor circuit structure and method for making the same
US4908328A (en) * 1989-06-06 1990-03-13 National Semiconductor Corporation High voltage power IC process
US5389569A (en) * 1992-03-03 1995-02-14 Motorola, Inc. Vertical and lateral isolation for a semiconductor device

Also Published As

Publication number Publication date
GB2290905A (en) 1996-01-10
JPH07335886A (ja) 1995-12-22
GB9510129D0 (en) 1995-08-02
DE19521142A1 (de) 1995-12-14
FR2721139A1 (fr) 1995-12-15

Similar Documents

Publication Publication Date Title
KR890003038A (ko) 페데스탈 구조를 가지는 반도체 제조 공정
KR960002804A (ko) 반도체장치 및 그 제조방법
KR950021600A (ko) 반도체 집적회로장치 및 그 제조방법
KR840006872A (ko) 반도체 집적회로장치 및 그 제조방법
KR890003036A (ko) 반도체장치
EP0952611A3 (en) Semiconductor device
KR970077694A (ko) 반도체 메모리 소자 및 그의 제조방법
KR970052023A (ko) 에스 오 아이 소자 및 그의 제조방법
KR960002872A (ko) Soi 기판 및 그 제조 방법
KR840002162A (ko) 반도체 장치(半導體裝置)
KR920008983A (ko) 반도체 압력센서 및 그 제조방법
KR970052024A (ko) 에스 오 아이 기판 제조방법
KR930024165A (ko) 반도체 장치 및 그 제조 방법
KR960030380A (ko) 집적 회로 구조 및 이의 제조 방법
KR960002885A (ko) 반도체 집적 회로 구조 및 그 제조 방법
KR840008213A (ko) 반도체 장치
EP0398468A3 (en) Dielectrically isolated substrate and semiconductor device using the same
KR890008918A (ko) 반도체장치 및 그 제조방법
JPS6129148B2 (ko)
KR940008130A (ko) 반도체 장치 및 그 제조 방법
KR860009483A (ko) 반도체장치 및 그 제조 방법
KR960043124A (ko) 층간 절연막에 형성된 기체 절연층을 갖는 반도체 장치 및 그 제조 방법
KR950010066A (ko) 박막배선을 갖는 반도체장치와 그의 제조방법
KR960032687A (ko) 반도체 장치 및 그 제조 방법
KR960012470A (ko) 실리콘 온 인슐레이터(soi) 기판을 이용한 반도체장치 및 백-게이트 바이어스 인가방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid