DE19521142A1

DE19521142A1 - Integrierte Halbleiterschaltkreisstruktur und Verfahren zur Herstellung von dieser

Info

Publication number: DE19521142A1
Application number: DE19521142A
Authority: DE
Inventors: Andre Peyre-Lavigne; Veronique Macary; Lionel Lescouzeres; Maryse Bafleur
Original assignee: Motorola Semiconducteurs SA
Current assignee: Freescale Semiconducteurs France SAS
Priority date: 1994-06-10
Filing date: 1995-06-09
Publication date: 1995-12-14
Also published as: KR960002885A; JPH07335886A; GB2290905A; FR2721139A1; GB9510129D0

Description

Sachgebiet der Erfindung

Diese Erfindung bezieht sich auf eine integrierte Halbleiterschaltkreis struktur, die eine Hochleistungsvorrichtung und eine Niederleistungsvor richtung umfaßt, und auf ein Verfahren zum Herstellen einer solchen inte grierten Schaltkreisstruktur.

Hintergrund der Erfindung

In vielen Anwendungen ist es notwendig, Hochleistungs- bzw. Hochspan nungsvorrichtungen, die mit zum Beispiel bis zu 1000 Volt arbeiten, und logische Steuervorrichtungen, die vielleicht mit nur 6 Volt arbeiten, in dieselbe integrierte Vorrichtung einzuschließen. Aus Kostengründen ist es erwünscht, die Hochspannungsvorrichtung in einer vertikalen Orientierung herzustellen. In diesem Fall können, wenn sowohl die Hochspannungs- als auch die logischen Steuervorrichtungen auf denselben integrierten Schalt kreis integriert sind, Probleme an der Schnittstelle zwischen den zwei Vorrichtungen entstehen, wo Variationen in der Spannung der Hochspan nungsvorrichtung die Spannungen in der logischen Steuervorrichtung beein flussen können, um dadurch dessen Betriebsweise zu beeinflussen.

Diesem Problem wurde sich in der Vergangenheit in verschiedener, unter schiedlicher Weise zugewandt. Erstens sind in einer bipolaren Technologie die zwei Vorrichtungen durch die Vorsehung einer Halbleiter-npn-Verbin dung lateral zwischen den zwei Vorrichtungen und einer leitenden Puffer schicht unterhalb der zwei Vorrichtungen isoliert worden. Diese Struktur hat den Nachteil, daß sie gesonderte Maskierungsschritte im Herstellver fahren erfordert, die bis zu 14-16 gesonderte Schritte umfassen können.

Weiterhin führt die npn-Verbindung, die als parasitärer Transistor wirkt, eine Verriegelung bzw. Sperrung und unerwünschte Oszillationen ein.

In einer zweiten bekannten Struktur wird eine hoch widerstandsfähige Oberfläche seitlich zwischen den Vorrichtungen vorgesehen. Dies ist al lerdings auf laterale doppeldiffundierte Metalloxidsilizium (lateral double diffused metal oxide silicon - LDMOS) -Vorrichtungen begrenzt, da keine vertikale Isolation auftreten kann. Weiterhin ist die Isolation auf 600 Volt beschränkt, und, um sogar diesen Pegel zu erreichen, erfordert dies sehr niedrige Fluktuationen in der Dicke und in der Widerstandsfä higkeit (±2% in der Widerstandsfähigkeit), was sehr schwierig zu errei chen ist. Gerade deshalb sind Probleme von Spannungsvariationen noch nicht vollständig gelöst worden.

Drittens sind dielektrische Barrieren aus einem Polysilizium-Substrat in DMSO und LDMOS verwendet worden, um zwei laterale Vorrichtungen zu iso lieren. Obwohl diese Technik dahingehend erfolgreich ist, eine Isolation sowohl hinsichtlich einer Oszillation als auch Spannungsvariationen zu erreichen, ist es erforderlich, daß das Polysilizium auf eine dicke Schicht angewachsen werden muß, um die notwendige, mechanische Festigkeit zu erzielen, wobei es sich um ein kostspieliges Verfahren handelt. Es ist auch auf eine laterale Isolation begrenzt und irgendeine Wölbung bzw. Verwerfung der Wafer ist aufgrund des Polysiliziums mit einer logischen Pegeldefinition nicht kompatibel.

Kurze Zusammenfassung der Erfindung

Es ist deshalb eine Aufgabe der vorliegenden Erfindung, eine Hochspan nungsschaltkreisstruktur mit integrierten Halbleitern zu schaffen, die die vorstehenden Probleme überwindet oder zumindest reduziert.

Gemäß einem Gedanken der Erfindung wird eine integrierte Halbleiter schaltkreisstruktur geschaffen, die sowohl eine Vorrichtung mit einer relativ hohen Spannung bzw. Leistung als auch eine Steuervorrichtung mit einer relativ niedrigen Spannung bzw. Leistung, die darin integriert ist, besitzt, wobei die Hochleistungs- bzw. Hochspannungsvorrichtung einen vertikalen Transistor umfaßt, der mindestens eine Schicht besitzt, die sich unterhalb der Steuervorrichtung mit niedriger Leistung erstreckt, und wobei die Steuervorrichtung mit niedriger Leistung bzw. niedriger Spannung vertikal von der einen Schicht durch eine dielektrische Schicht isoliert ist.

Vorzugsweise ist die dielektrische Schicht aus Siliziumdioxid. In einer bevorzugten Ausführungsform wird die dielektrische Schicht an einer Ver bindung zwischen zwei Siliziumsubstraten gebildet, die miteinander ver bunden werden.

Gemäß einem zweiten Aspekt schafft die Erfindung ein Verfahren zum Her stellen einer Schaltkreisstruktur mit integrierten Halbleitern, die so wohl eine Vorrichtung mit einer relativ hohen Leistung bzw. Spannung als auch eine Steuervorrichtung mit einer niedrigen Leistung bzw. Spannung, die darin integriert sind, besitzt, wobei das Verfahren die folgenden Schritte aufweist:
bereitstellen eines ersten Siliziumsubstrats, das eine erste Oberfläche besitzt;
wenigstens teilweise Herstellung der Vorrichtung mit relativ niedriger Leistung in einem ersten Bereich des ersten Siliziumsubstrats;
Bildung eines zweiten Siliziumsubstrats, das eine erste Oberfläche be sitzt;
verbinden der ersten Oberflächen des ersten und des zweiten Siliziumsub strats miteinander, wobei eine dielektrische Schicht zwischen dem ersten Bereich des ersten Siliziumsubstrats und der ersten Oberfläche des zwei ten Siliziumsubstrats vorgesehen wird; und
herstellen der Vorrichtung mit relativ hoher Leistung bzw. Spannung in einem zweiten Bereich des ersten Siliziumsubstrats und in dem zweiten Siliziumsubstrat, um sich so in dem zweiten Siliziumsubstrat über den ersten Bereich des ersten Siliziumsubstrats, allerdings durch die dielek trische Schicht davon getrennt, zu erstrecken.

Vorzugsweise wird die Vorrichtung mit relativ niedriger Leistung bzw. Spannung in dem ersten Siliziumsubstrat derart hergestellte daß sich eine Oberfläche des ersten Bereichs auf einem inneren Niveau verglichen mit der ersten Oberfläche des Substrats befindet und die dielektrische Schicht zwischen der Oberfläche des ersten Bereichs und der ersten Ober fläche des zweiten Siliziumsubstrats vorgesehen ist.

In einer bevorzugten Ausführungsform wird die Verbindung bzw. das Bonden unter hohen Temperaturen vorgenommen, wodurch die dielektrische Schicht aus Siliziumdioxid aus der ersten Schicht des zweiten Siliziumsubstrats gebildet wird.

Kurze Beschreibung der Zeichnungen

Ausführungsformen der Erfindung werden nun vollständiger beispielhaft unter Bezugnahme auf die Zeichnungen beschrieben, in denen:

Fig. 1 bis 17 Stufen der Herstellung einer ersten Ausführungsform eines integrierten Halbleiterschaltkreises gemäß der Erfindung darstellen;

Fig. 18 eine integrierte Schaltkreisstruktur darstellt, die die erste Ausführungsform, die unter Bezugnahme der Fig. 1 bis 17 beschrieben ist, einsetzt;

Fig. 19 eine integrierte Schaltkreisstruktur einer zweiten Ausführungs form darstellt.

Detaillierte Beschreibung

Demzufolge ist, wie in den Fig. 1 bis 17 dargestellt ist, eine integrier te Schaltkreisstruktur, die einen Niederspannungssteuerschaltkreis und eine Hochleistungsvorrichtung umfaßt, gemäß einer Ausführungsform der Erfindung so hergestellt, und zwar durch Bildung eines ersten Silizium substrats 1, wie dies in Fig. 1 dargestellt ist, das mit einem N-Dotier mittel vordiffundiert ist, um ein N-Substrat zu erzeugen. Eine photobe ständige, gemusterte Schicht 2 bzw. eine Photoresistschicht 2 ist auf eine Oberseitenoberfläche 3 des Substrats 1 mit einer ersten Oxid schicht 4 zwischen der photobeständigen Schicht 2 und dem Substrat 1 aufgebracht, wie dies in Fig. 2 dargestellt ist. Das Substrat 1 wird dann auf seiner Oberseitenoberfläche 3 mit Ausnahme dort geätzt, wo die photo beständige Schicht 2 positioniert wurde, und die photobeständige Schicht 2 und die erste Oxidschicht werden dann entfernt, um das Sili ziumsubstrat 1 geätzt zu belassen, um einen tiefliegenden Flächenbe reich 5 zu erzeugen, wie dies in Fig. 3 dargestellt ist.

Eine epitaktische Oxidschicht 6 wird dann, wie dies in Fig. 4 dargestellt ist, auf der Oberseitenoberfläche 3 des Substrats 1, einschließlich dem tiefliegenden Flächenbereich 5, angewachsen. Wie in Fig. 5 dargestellt ist- werden dann zwei P+-Flächenbereiche 7 und 8 in das Substrat 1 un terhalb jeder Seite des tiefliegenden Flächenbereichs 5 diffundiert, worauffolgend ein N+-Flächenbereich 9 tief in das Substrat 1 unterhalb des tiefliegenden Flächenbereichs 5 zwischen den zwei P+-Flächenberei che 7 und 8 diffundiert wird, wie dies in Fig. 6 dargestellt ist. Die P+- und N+-Störstellen in den Flächenbereichen 7, 8 und 9 werden dann tiefer in das Substrat 1 getrieben, wie dies in Fig. 7 dargestellt ist, und ein weiterer, flacherer Flächenbereich 10 aus N+ wird in das Substrat 1 un terhalb des tiefliegenden Flächenbereichs 5 benachbart dem ersten N+-Flächenbereich 9 diffundiert, wie dies in Fig. 8 dargestellt ist. Die epitaktische Oxidschicht 6 wird dann entfernt und eine Schicht 11 eines Oxids wird über die gesamte Oberseitenoberfläche 3 des Substrats 1, ein schließlich des tiefliegenden Flächenbereichs 5, niedergeschlagen, wie dies in Fig. 9 dargestellt ist.

Eine erste photobeständige Schicht PR1 wird nun über die Oxidschicht 11, wie dies in Fig. 10 dargestellt ist, niedergeschlagen. Wie gesehen werden kann, ist, da die Seiten des tieferliegenden Flächenbereichs 5 abge schrägt verlaufen, die photobeständige Schicht PR1 dünner über diese Abschrägungen als irgendwo sonst. Deshalb würde, wenn ein Ätzen an dieser Stufe vorgenommen werden würde, die Oxidschicht 11 nicht zu einer flachen Oberfläche rechts über den tieferliegenden Flächenbereich 5 geätzt wer den, wie dies erforderlich ist. Demgemäß wird die erste Photoresist schicht PR1 selbst geätzt, um eine Schicht 12 zu erzeugen, die sich nur über den tieferliegenden Flächenbereich 5 erstreckt, wie dies in Fig. 11 dargestellt ist, und wird dann mittels UV-Strahlung ausgehärtet und ofen getrocknet. Eine zweite Photoresistschicht PR2 wird dann über die erste Photoresistschicht PR1 und über den Rest der Oxidschicht 11 niederge schlagen, wie dies in Fig. 12 dargestellt ist. Diese wird dann zusammen mit der Schicht 12 eines Photoresistmaterials PR1 geätzt, um die Oxid schicht 11 nur innerhalb des tiefliegenden Flächenbereichs 5 mit einer flachen Oberfläche 13 geringfügig unterhalb des Niveaus der Oberseiten oberfläche 3 des Substrats 1 zu belassen, wie dies in Fig. 13 dargestellt ist.

Ein zweites Siliziumsubstrat 14 ist mit einem N-Dotiermittel vordiffun diert, um eine Oberseitenschicht 15, die N- ist, und eine Boden schicht 16, die N+ ist, zu erzeugen. Das erste Substrat 1 wird dann mit der Unterseite nach oben gewendet, so daß seine Oberseitenoberfläche 3 die Oberseitenoberfläche 17 der Oberseitenschicht 15 des zweiten Sub strats 14 berührt. Die zwei Substrate werden dann auf ungefähr 1200°C erhitzt, bis die zwei Substrate atomar miteinander an einer Verbindungs zwischenfläche 18 verbunden sind, die an der Verbindung der Oberseiten oberfläche 3 des ersten Substrats 1 und der Oberseitenfläche 17 der Ober seitenschicht 15 des zweiten Substrats 14 gebildet ist. Die Erwärmung bewirkt, daß eine Schicht 19 aus Siliziumdioxid in dem Zwischenspalt zwischen der Oberfläche 13 der Oxidschicht 11 und der Oberseitenoberflä che 17 der Oberseitenschicht 15 des zweiten Substrats 14 gebildet ist. Der Komposit-Wafer 20, der durch die zwei Substrate 1 und 14, die mit einander verbunden sind, gebildet ist, wird dann poliert und in dem Bear beitungsgerät ausgerichtet und eine Schicht 21 aus Siliziumdioxid wird auf der Oberfläche 22 davon über dem Steuerschaltkreis gebildet, wobei die Oberfläche zuvor, wie dies in Fig. 15 gesehen werden kann, die Boden oberfläche des ersten Substrats 1 war.

Wie in Fig. 16 dargestellt ist, wird die Siliziumdioxidschicht 21 dann geätzt, um einen elektrischen Kontaktzugang zu den zwei P+-Flächenbe reichen 7 und 8 zu schaffen. Diese Flächenbereiche zusammen mit den N+-Flächenbereichen 9 und 10 und der Oxidschicht 11 bilden einen Teil des Niederspannungs-Steuerschaltkreises des integrierten Schaltkreises. Um die Hochspannungsvorrichtung zu bilden, wird ein P-Flächenbereich 23 zuerst in den Komposit-Wafer 20 benachbart den Steuerschaltkreis-Flächen bereichen diffundiert. Der P-Flächenbereich 23 bildet die Basis der Hoch spannungsvorrichtung und erstreckt sich in das zweite Substrat 14. Wie in Fig. 17 gesehen werden kann, werden weitere Steuerschaltkreis-Flächenbe reiche, die einen P-Flächenbereich 24 und einen N-Flächenbereich 25 um fassen, dann in die Oberfläche 22 des Komposit-Wafers 20 zwischen dem N+-Flächenbereich 9 und dem P+-Flächenbereich 8 diffundiert. Weiterhin wird ein N+-Flächenbereich 26 in dem P-Flächenbereich 23 der Hochlei stungs- bzw. Hochspannungsvorrichtung diffundiert, um den Emitter davon zu bilden. Die Siliziumdioxidschicht 21 wird dann über die Oberfläche 22 des Komposit-Wafers 20 über die Hochspannungsvorrichtung erstreckt und Kontakte 27 bis 32 werden durch die Siliziumdioxidschicht 21 hindurch vorgesehen, um die Flächenbereiche 8, 9, 24, 25, 23 und 26 jeweils zu kontaktieren. Der N+-Flächenbereich 16 des Substrats 14, der sich unter halb des Steuerschaltkreises erstreckt, bildet den Kollektor der Hoch spannungsvorrichtung.

Der fertiggestellte, integrierte Schaltkreis kann in Fig. 18 gesehen werden, wo der Steuerschaltkreis und die Hochspannungsvorrichtung in Verbindung mit verschiedenen anderen Teilen des integrierten Schaltkrei ses dargestellt sind, die so dargestellt sind, daß sie weitere N+-Flä chenbereiche 33 und 34 mit jeweiligen Kontakten 35 und 36 aufweisen.

Dieser integrierte Schaltkreis dient für einen sogenannten intelligenten, integrierten, isolierten, Gatter-Bipolar-Transistorschaltkreis.

Fig. 19 stellt eine zweite Ausführungsform eines integrierten Hochspan nungs-Schaltkreises dar, der aus einem ersten Substrat 37 und einem zwei ten Substrat 38 gebildet ist, das an dem ersten Substrat 37 an einer Verbindungszwischenfläche 39 in der Art und Weise, die vorstehend unter Bezugnahme auf die erste Ausführungsform der Erfindung beschrieben ist, verbunden ist. Das erste Substrat 37 ist mit unterschiedlich dotierten Bereichen versehen, einschließlich P+ und N+-Bereichen, die Kontakte besitzen, wie beispielsweise einen Kontakt 40, der an ihnen befestigt ist, um einen Steuerschaltkreis 41 zu bilden. An der Verbindungszwischen fläche 39 ist, in derselben Art und Weise, wie dies vorstehend beschrie ben ist, eine isolierende Schicht 42 aus SiO₂ vorgesehen, um den Steu erschaltkreis 41 von dem Hochspannungsbereich des Schaltkreises zu iso lieren. Der Hochspannungsbereich umfaßt einen Hochleistungstransistor 43, der durch einen Emitter-N+-Bereich 44, der mit einem Kontakt 45 versehen ist, einem Basis-P-Bereich 46, der mit einem Kontakt 47 versehen ist, und einem Kollektor-N+-Bereich 48, der mit einem Kontakt 49 versehen ist und sich unterhalb der SiO₂-Schicht 42 erstreckt, gebildet ist.

Es wird ersichtlich werden, daß, obwohl nur bestimmte Ausführungsformen der Erfindung im Detail beschrieben worden sind, verschiedene Modifika tionen und Verbesserungen durch einen Fachmann auf dem betreffenden Fach gebiet ohne Verlassen des allgemeinen Schutzumfangs der Erfindung vorge nommen werden können.

Claims

1. Integrierte Halbleiterschaltkreisstruktur, die sowohl eine Vorrich tung mit relativ hoher Leistung als auch eine Steuervorrichtung mit relativ niedriger Leistung, die darin integriert sind, besitzt, wobei die Hochleistungs- bzw. Hochspannungsvorrichtung einen verti kalen Transistor umfaßt, der mindestens eine Schicht besitzt, die sich unterhalb der Steuervorrichtung mit niedriger Leistung er streckt, und wobei die Steuervorrichtung mit niedriger Leistung vertikal gegen die eine Schicht durch eine dielektrische Schicht isoliert ist.

2. Integrierte Halbleiterschaltkreisstruktur gemäß Anspruch 1, wobei die dielektrische Schicht Siliziumdioxid ist.

3. Integrierte Halbleiterschaltkreisstruktur nach einem der Ansprüche 1 oder 2, wobei die dielektrische Schicht an einer Verbindung zwischen zwei Siliziumsubstraten vorgesehen ist, die miteinander verbunden sind, um die integrierte Halbleiterstruktur zu bilden.

4. Verfahren zum Herstellen einer integrierten Halbleiterschaltkreis struktur, die sowohl eine Vorrichtung mit relativ hoher Leistung als auch eine Steuervorrichtung mit relativ niedriger Leistung, die darin integriert sind, umfaßt, wobei das Verfahren die Schritte aufweist:
bereitstellen eines ersten Siliziumsubstrats, das eine erste Ober fläche besitzt;
wenigstens teilweise Herstellung der Vorrichtung mit relativ niedri ger Leistung in einem ersten Bereich des ersten Siliziumsubstrats;
Bildung eines zweiten Siliziumsubstrats, das eine erste Oberfläche besitzt;
verbinden der ersten Oberflächen des ersten und des zweiten Sili ziumsubstrats miteinander, wobei eine dielektrische Schicht zwischen dem ersten Bereich des ersten Siliziumsubstrats und der ersten Ober fläche des zweiten Siliziumsubstrats vorgesehen wird; und
herstellen der Vorrichtung mit relativ hoher Leistung in einem zwei ten Bereich des ersten Siliziumsubstrats und in dem zweiten Sili ziumsubstrat, um sich so in dem zweiten Siliziumsubstrat über den ersten Bereich des ersten Siliziumsubstrats, allerdings durch die dielektrische Schicht davon getrennt, zu erstrecken.

5. Verfahren zum Herstellen einer integrierten Halbleiterschaltkreis struktur nach Anspruch 4, wobei die Vorrichtung mit relativ niedri ger Leistung in dem ersten Siliziumsubstrat derart hergestellt wird, daß sich eine Oberfläche des ersten Bereichs auf einem inneren Ni veau verglichen mit der ersten Oberfläche des Substrats befindet und die dielektrische Schicht zwischen der Oberfläche des ersten Be reichs und der ersten Oberfläche des zweiten Siliziumsubstrats vor gesehen ist.

6. Verfahren zum Herstellen einer integrierten Halbleiterschaltkreis struktur nach Anspruch 4 oder Anspruch 5, wobei die Verbindung bei hohen Temperaturen stattfindet, wodurch die dielektrische Schicht aus Siliziumdioxid aus der ersten Schicht des zweiten Siliziumsub strats gebildet wird.