KR920022452A - 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조 방법 - Google Patents

단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조 방법 Download PDF

Info

Publication number
KR920022452A
KR920022452A KR1019910007962A KR910007962A KR920022452A KR 920022452 A KR920022452 A KR 920022452A KR 1019910007962 A KR1019910007962 A KR 1019910007962A KR 910007962 A KR910007962 A KR 910007962A KR 920022452 A KR920022452 A KR 920022452A
Authority
KR
South Korea
Prior art keywords
compound semiconductor
substrate
single crystal
crystal silicon
manufacturing
Prior art date
Application number
KR1019910007962A
Other languages
English (en)
Other versions
KR930011909B1 (ko
Inventor
강상원
이경수
Original Assignee
경상현
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경상현, 재단법인 한국전자통신연구소 filed Critical 경상현
Priority to KR1019910007962A priority Critical patent/KR930011909B1/ko
Priority to JP4123455A priority patent/JPH0758675B2/ja
Publication of KR920022452A publication Critical patent/KR920022452A/ko
Application granted granted Critical
Publication of KR930011909B1 publication Critical patent/KR930011909B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

내용 없음.

Description

단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제4도는 본 발명의 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조공정도이다.

Claims (8)

  1. 화합물 반도체 기판(1)을 사진식각하여 소정 깊이의 홈(2)을 화합물 반도체 기판(1)상에 형성하는 단계와, 홈(2)이 형성된 화합물 반도체 기관(1)상에 저온 실리콘 산화막(3) 및 다결정 실리콘막(4)을 순차 형성한 다음 다결정 실리콘막(4)의 표면은 연마하는 단계와, 상기 화합물 반도체 기판(1)을 뒤집어서 연마된 다결정 실리콘막(4)을 단결정 실 리콘 기판(5)과 접착시킨 다음 열처리하는 단계와, 화합물 반도체층 (1a)을 형성하는 단계를 포함하는 것을 특징으로 하는 단결정 실리콘 기판상에 화합은 반도체층이 형성된 기판의 제조 방법.
  2. 제1항에 있어서, 상기 화합물 반도체 기판(1)으로 2층 이상의 화합물 반도체 에피택셜층이 형성된 기판을 사용하는 것을 특징으로 하는 단결정 실리콘 기판상에 화합문 반도체층이 형성된 기판의 제조 방법.
  3. 제1항에 있어서, 상기 홈(2)이 메사구조이며 바둑판 모양으로 가로 및 세로로 다수 형성되는 것을 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조 방법.
  4. 제1항에 있어서, 상기 홈(2)내에 채워진 저온 실리콘 산화막(3) 이 열팽창시 응력 흡수층의 역할을 하는 것을 특징으로 하는 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조 방법.
  5. 제1항에 있어서, 상기 접착 열처리 공정을 100 내지 1100℃의 온도 범위에서 수행하는 것을 특징으로 하는 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조 방법.
  6. 제1항에 있어서, 상기 접착 열처리 공정을 1차로 300℃ 이하의 온도에서 수행하고, 2차로 100내지 1100℃의 온도 범위에서 수행하는 것을 특징으로 하는 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조 방법.
  7. 제1항에 있어서, 상기 단결정 실리콘 기판(5)과 접착되는 화합물 반도체 기판(1)의 접착면으로 비정질 실리콘 막을 사용하는 것을 특징으로 하는 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기관의 제조 방법.
  8. 제1항에 있어서, 상기 홈(2)내에 채워진 상기 저온 실리콘 산화막(3)을 연마정지층으로 이용하여 화합물 반도체 기판(1)을 식각함으로써 상기 화합물 반도체용(1a)을 형성하는 것을 특징으로 하는 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910007962A 1991-05-16 1991-05-16 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법 KR930011909B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019910007962A KR930011909B1 (ko) 1991-05-16 1991-05-16 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법
JP4123455A JPH0758675B2 (ja) 1991-05-16 1992-05-15 半導体装置における基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910007962A KR930011909B1 (ko) 1991-05-16 1991-05-16 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR920022452A true KR920022452A (ko) 1992-12-19
KR930011909B1 KR930011909B1 (ko) 1993-12-22

Family

ID=19314525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910007962A KR930011909B1 (ko) 1991-05-16 1991-05-16 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법

Country Status (2)

Country Link
JP (1) JPH0758675B2 (ko)
KR (1) KR930011909B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100578821B1 (ko) * 2004-08-24 2006-05-11 삼성전자주식회사 박막 형성 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2942911B1 (fr) * 2009-03-09 2011-05-13 Soitec Silicon On Insulator Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique
JP5568940B2 (ja) * 2009-10-08 2014-08-13 住友電気工業株式会社 半導体基板、半導体デバイス、半導体基板の製造方法および半導体デバイスの製造方法
JP5692279B2 (ja) * 2013-04-26 2015-04-01 住友電気工業株式会社 半導体デバイスおよびその製造方法
FR3039003B1 (fr) * 2015-07-17 2017-07-28 Soitec Silicon On Insulator Procede de fabrication d'un substrat
CN113838948B (zh) * 2021-09-27 2023-11-10 平煤隆基新能源科技有限公司 一种降低管式perc电池划伤的工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100578821B1 (ko) * 2004-08-24 2006-05-11 삼성전자주식회사 박막 형성 방법

Also Published As

Publication number Publication date
JPH0758675B2 (ja) 1995-06-21
KR930011909B1 (ko) 1993-12-22
JPH06168860A (ja) 1994-06-14

Similar Documents

Publication Publication Date Title
US3332137A (en) Method of isolating chips of a wafer of semiconductor material
US4854986A (en) Bonding technique to join two or more silicon wafers
US4771016A (en) Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor
US3922705A (en) Dielectrically isolated integral silicon diaphram or other semiconductor product
KR890015358A (ko) 반도체기판 및 그 제조방법
KR920008983A (ko) 반도체 압력센서 및 그 제조방법
KR920022452A (ko) 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조 방법
KR920022453A (ko) 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조 방법
KR950010102A (ko) 반도체 디바이스 및 그 제조 방법
KR950004383A (ko) 반도체 장치의 제조에 사용하는 재료 및 이것의 제조방법
KR960005898A (ko) 반도체기판 및 반도체기판의 제조방법
JPS5516464A (en) Method of forming wafer for semiconductor device
KR970052024A (ko) 에스 오 아이 기판 제조방법
JPS56146247A (en) Manufacture of semiconductor device
US3695956A (en) Method for forming isolated semiconductor devices
JPS5723217A (en) Manufacture of semiconductor device
JPS5459090A (en) Semiconductor device and its manufacture
JPS5648140A (en) Manufacture of semiconductor device
JPS575328A (en) Growing method for semiconductor crystal
JPS5763842A (en) Preparation of semiconductor integrated circuit
JPS55165650A (en) Semiconductor integrated circuit
KR870010620A (ko) Sos(실리콘적층 샤파이어)반도체의 제조방법
KR920003421A (ko) Soi웨이퍼의 제조방법
JPS57194546A (en) Semiconductor device and manufacture thereof
JPS5379473A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980929

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee