JPH0758675B2 - 半導体装置における基板の製造方法 - Google Patents

半導体装置における基板の製造方法

Info

Publication number
JPH0758675B2
JPH0758675B2 JP4123455A JP12345592A JPH0758675B2 JP H0758675 B2 JPH0758675 B2 JP H0758675B2 JP 4123455 A JP4123455 A JP 4123455A JP 12345592 A JP12345592 A JP 12345592A JP H0758675 B2 JPH0758675 B2 JP H0758675B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
substrate
semiconductor substrate
single crystal
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4123455A
Other languages
English (en)
Other versions
JPH06168860A (ja
Inventor
ウォン カン サン
ソー リー キョン
Original Assignee
コリア エレクトロニクス アンド テレコミュニケーションズ リサーチ インスティテュート
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コリア エレクトロニクス アンド テレコミュニケーションズ リサーチ インスティテュート filed Critical コリア エレクトロニクス アンド テレコミュニケーションズ リサーチ インスティテュート
Publication of JPH06168860A publication Critical patent/JPH06168860A/ja
Publication of JPH0758675B2 publication Critical patent/JPH0758675B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、単結晶シリコン基板上
に化合物半導体基板を設けた半導体装置における基板の
製造方法に関し、特に、単結晶シリコン基板と化合物半
導体基板間に応力吸収層を設けて、両基板の熱膨張係数
の差によって接着熱処理時に発生する界面応力を減少さ
せ、両基板が分離することを防止すると共に、均一な厚
さの化合物半導体基板を設けることができる基板の製造
方法に関するものである。
【０００２】
【従来の技術】単結晶シリコン基板に、ガリウム砒素
（ＧａＡｓ）またはインジウムリン（ＩｎＰ）のような
化合物半導体基板を直接接着して半導体装置の基板を製
造する方法が、１９８９年１１月１２日付けで日本応用
物理学会誌に発表された。
【０００３】
【発明が解決しようとする課題】ところが、上記従来の
製造方法では、単結晶シリコン基板を形成する単結晶シ
リコンの熱膨張係数が、化合物半導体基板を形成するガ
リウム砒素またはインジウムリンの熱膨張係数と異なる
ため、単結晶シリコン基板と化合物半導体基板との接着
熱処理工程において、上記基板同士が分離する現象が起
きるという問題点が有る。この基板同士の分離現象は、
熱膨張係数の差によって上記基板間に発生する界面応力
に起因しており、特に１６０℃以上の温度で顕著とな
る。
【０００４】本発明は、上記の問題点に鑑みてなされた
ものであり、単結晶シリコン基板上に化合物半導体基板
を設ける基板の製造方法において、熱処理時に、熱膨張
係数の差によって上記基板間に発生する界面応力を減少
させることができる基板の製造方法を提供することを目
的としている。
【０００５】本発明は、さらに、上記基板同士の接着後
の薄膜化工程で、単結晶シリコン基板上の化合物半導体
基板の厚さを均一にすることができる基板の製造方法を
提供することを目的としている。
【０００６】
【課題を解決するための手段】本発明に係る半導体装置
における基板の製造方法は、上記の課題を解決するため
に、単結晶シリコン基板上に化合物半導体基板を設ける
半導体装置における基板の製造方法において、例えばフ
ォトエッチングにより、化合物半導体基板上に所定深さ
の溝を、例えば半導体チップに分割するためのスクライ
ブ線として利用できるように、縦横に形成し、この化合
物半導体基板における上記溝が形成された第１面に、低
温シリコン酸化膜を形成する工程と、上記低温シリコン
酸化膜上に多結晶シリコン膜を形成した後、この多結晶
シリコン膜に対し単結晶シリコン基板を、例えば１００
〜１１００℃の温度範囲で接着熱処理する工程と、上記
化合物半導体基板における上記第１面とは反対側の第２
面に、例えば研磨またはエッチングによる薄膜化処理を
施す工程とから成ることを特徴としている。
【０００７】
【作用】上記の構成により、低温シリコン酸化膜は、応
力吸収層として作用し、化合物半導体基板と単結晶シリ
コン基板との熱膨張係数の差に起因して、接着熱処理時
に、化合物半導体基板に発生する応力や、化合物半導体
基板と単結晶シリコン基板間に発生する界面応力を吸収
ないし減少させることができる。なぜなら、低温シリコ
ン酸化膜は、高温条件下で形成された場合の熱シリコン
酸化膜に比べて、膜の形成密度が小さくなっているから
である。この結果、溝内を埋めている低温シリコン酸化
膜および化合物半導体基板の第１面を被覆している低温
シリコン酸化膜は、熱や膨張による圧力が加わると、緻
密化して体積を減じるため、応力を吸収することができ
る。
【０００８】これにより、接着熱処理工程において、化
合物半導体基板と単結晶シリコン基板とが、熱膨張係数
差によって分離することが防止される。
【０００９】また、縦横に形成され、低温シリコン酸化
膜によって埋められた溝は、化合物半導体基板の熱膨張
によって発生する応力を吸収する役割を担うほか、半導
体チップに分割する際のスクライブ線として、さらに、
化合物半導体基板の薄膜化処理を行う際には、薄膜化処
理を停止するためのインジケータとして利用することが
できる。例えば、薄膜化処理をケミカルエッチング技術
によって行う場合には、低温シリコン酸化膜を通常の不
動態化層( passivation layer ）として利用でき、低温
シリコン酸化膜が化合物半導体基板の薄膜化に伴って均
等に露出したときに、エッチングを停止すればよい。
【００１０】これにより、低温シリコン酸化膜を利用し
て、単結晶シリコン基板上の化合物半導体基板を均一な
厚さで設けることが可能になる。
【００１１】
【実施例】本発明の一実施例について図１ないし図５に
基づいて詳細に説明すれば、以下のとおりである。
【００１２】本発明は、以下の２つの特徴を柱とする半
導体装置における基板の製造方法に関するものである。
すなわち、 (1) 単結晶シリコン基板より熱膨張係数が大きい化合物
半導体基板上にメサ（mesa) 構造をなす溝を形成し、溝
内部に低温シリコン酸化膜を埋め込むことにより、熱処
理工程時に生ずる化合物半導体基板の応力を吸収する。
これにより、単結晶シリコン基板と化合物半導体基板間
の熱膨張係数差による界面応力を減少させることができ
るので、熱処理工程時に、両基板が分離するのを防止す
ることができる。
【００１３】(2) 薄膜化工程で、応力吸収層である低温
シリコン酸化膜を不動態化層(pass-ivation layer ）と
して利用することで、単結晶シリコン基板上に均一な厚
さを有する化合物半導体基板を形成することができる。
【００１４】図１ないし図４は、本発明の実施例に従う
応力吸収層を利用し、単結晶シリコン基板と化合物半導
体基板とを接着して、所望の基板を製造する工程を順次
示している。
【００１５】まず、図１は、化合物半導体基板上に溝を
形成する工程を示している。すなわち、化合物半導体基
板１をフォトエッチングして、化合物半導体基板１上に
メサ（mesa）構造をなす複数の溝２を碁盤格子状に縦横
に形成する。このとき、溝２のエッチング深さは、後述
する単結晶シリコン基板５上に最終的に形成される化合
物半導体層１ａの厚さによって決定される。また、上記
溝２は、以後、半導体チップに分割する際のスクライブ
線に利用される。
【００１６】図５は、図１の化合物半導体基板１状に溝
２を形成した後の平面図を示している。碁盤格子状の実
線が溝２を表しており、溝２によって区画された４角形
が、半導体チップの基板となる。
【００１７】次に、図２は、溝２が形成された化合物半
導体基板１上に低温シリコン酸化膜３と多結晶シリコン
膜４とを形成する工程を示す。すなわち、まず、化合物
半導体基板１の溝２が形成された面に対し、低温シリコ
ン酸化膜３を蒸着させる。これにより、溝２内部は、低
温シリコン酸化膜３によって埋められると共に、化合物
半導体基板１上にも低温シリコン酸化膜３が形成され
る。この低温シリコン酸化膜３は、後述するように、応
力吸収層として作用する。さらに、上記低温シリコン酸
化膜３上に多結晶シリコン膜４を所定の厚さで蒸着させ
た後、多結晶シリコン膜４の表面に平滑処理を施す。
【００１８】続いて、図３は、上記化合物半導体基板１
と単結晶シリコン基板５とを接着する工程を示してい
る。すなわち、表面が平滑化された多結晶シリコン膜４
が形成された化合物半導体基板１を裏返し、多結晶シリ
コン膜４の表面と単結晶シリコン基板５の上面６とを接
触させて接着熱処理を施す。このとき、上記接着熱処理
工程を１００〜１１００℃の温度範囲で遂行する。
【００１９】最後に、図４は、単結晶シリコン基板５上
に化合物半導体層１ａを設ける工程を示している。すな
わち、薄膜化処理の停止を知らせるインジケータとし
て、溝２の内部を埋める低温シリコン酸化膜３を利用
し、溝２の底面が位置する高さまで、化合物半導体基板
１を機械的に研磨すれば、単結晶シリコン基板５上に応
力吸収層を介して均一に薄膜化された化合物半導体層１
ａを設けた基板を製造することができる。なお、化合物
半導体基板１の薄膜化のためには、機械的研磨以外に、
エッチング法を用いることができる。このとき、溝２に
埋め込まれた低温シリコン酸化膜３は、不動態化層とし
て利用される。
【００２０】上記の構成において、メサ構造をなして縦
横に形成された溝２を埋めるように低温シリコン酸化膜
３を形成した工程が、本発明の最も重要な柱である。化
合物半導体基板１の熱膨張係数は、単結晶シリコン基板
５の熱膨張係数より大きいので、上記接着熱処理工程に
おいて、化合物半導体基板１に応力が発生すると共に、
化合物半導体基板１と単結晶シリコン基板５間に界面応
力が発生する。そこで、低温シリコン酸化膜３は発生す
る応力を吸収する前記応力吸収層として設けられてい
る。
【００２１】すなわち、低温シリコン酸化膜３は、高温
条件下で形成された場合の熱シリコン酸化膜に比べて、
膜の形成密度が小さくなっている。したがって、接着熱
処理工程において化合物半導体基板１に発生する応力
や、化合物半導体基板１と単結晶シリコン基板５間に発
生する界面応力は、溝２内を埋めている低温シリコン酸
化膜３および化合物半導体基板１上を被覆している低温
シリコン酸化膜３が、熱または圧力によって緻密化する
ことにより吸収される。
【００２２】このように、低温シリコン酸化膜３が、界
面応力を吸収ないし減少させるので、接着熱処理工程に
おいて、化合物半導体基板１と単結晶シリコン基板５と
が熱膨張係数差によって分離することが防止される。
【００２３】また、化合物半導体基板１の薄膜化工程に
おいて、溝２に埋め込まれた低温シリコン酸化膜３が均
等に露出するようにすれば、化合物半導体基板１を均等
に薄膜化し、均一な厚さを有する化合物半導体層１ａを
形成することができる。
【００２４】なお、本実施例では、化合物半導体基板１
と単結晶シリコン基板５との間に多結晶シリコン膜４を
設ける場合を示したが、これに代えて、例えば、無定形
シリコン膜を設けてもよい。
【００２５】また、化合物半導体基板１が単層の場合を
示したが、２層以上に積層された化合物半導体エピタキ
シャル層を化合物半導体基板１として使用することがで
きる。このような化合物半導体基板１は、光素子の製造
のために用いられる。
【００２６】さらに、上記接着熱処理工程を１００〜１
１００℃の温度範囲で遂行する場合を示したが、３００
℃程度の低温で第１次の接着熱処理を行った後、化合物
半導体基板１の薄膜化処理を行い、その後、１００〜１
１００℃の温度範囲で第２次の接着熱処理を行ってもよ
い。
【００２７】
【発明の効果】本発明に係る半導体装置における基板の
製造方法は、以上のように、エッチングにより、化合物
半導体基板上に所定深さの溝を縦横に形成し、この化合
物半導体基板における上記溝が形成された第１面に、低
温シリコン酸化膜を形成する工程と、上記低温シリコン
酸化膜上に多結晶シリコン膜を形成した後、この多結晶
シリコン膜に対し単結晶シリコン基板を接着熱処理する
工程と、上記化合物半導体基板における上記第１面とは
反対側の第２面に薄膜化処理を施す工程とから成る構成
である。
【００２８】それゆえ、化合物半導体基板と単結晶シリ
コン基板との間に設けられた低温シリコン酸化膜が、熱
や圧力によって自らの密度を緻密化することにより、化
合物半導体基板と単結晶シリコン基板間の熱膨張係数差
に起因して発生する応力を吸収するので、化合物半導体
基板と単結晶シリコン基板とが熱処理時に分離すること
を防止できる。
【００２９】また、化合物半導体基板と単結晶シリコン
基板との間に位置する溝内部を埋める低温シリコン酸化
膜は、化合物半導体基板の薄膜化を均等に行うための指
標として利用することができるので、単結晶シリコン基
板上に設ける化合物半導体基板の厚さを均一にすること
ができるという効果を併せて奏する。
【図面の簡単な説明】
【図１】本発明に係る基板の製造方法において、化合物
半導体基板に複数の溝を形成する工程を模式的に示す縦
断面図である。
【図２】図１の化合物半導体基板上に低温シリコン酸化
膜および多結晶シリコン膜を形成する工程を模式的に示
す縦断面図である。
【図３】図２の化合物半導体基板を裏返して、単結晶シ
リコン基板に対して接着熱処理する工程を模式的に示す
縦断面図である。
【図４】図３の化合物半導体基板に薄膜化処理を施す工
程を模式的に示す縦断面図である。
【図５】図１に示す化合物半導体基板の平面図である。
【符号の説明】
１ 化合物半導体基板 ２ 溝 ３ 低温シリコン酸化膜 ４ 多結晶シリコン膜 ５ 単結晶シリコン基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 キョン ソー リー 大韓民国 デジョン−シ ソ−グ カシュ ーウォン−ドン 643 キェリョン・アパ ート ４−603

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】単結晶シリコン基板上に化合物半導体基板
    を設ける半導体装置における基板の製造方法において、 エッチングにより、化合物半導体基板上に所定深さの溝
    を縦横に形成し、この化合物半導体基板における上記溝
    が形成された第１面に、低温シリコン酸化膜を形成する
    工程と、 上記低温シリコン酸化膜上に多結晶シリコン膜を形成し
    た後、この多結晶シリコン膜に対し単結晶シリコン基板
    を接着熱処理する工程と、 上記化合物半導体基板における上記第１面とは反対側の
    第２面に薄膜化処理を施す工程とから成ることを特徴と
    する半導体装置における基板の製造方法。
JP4123455A 1991-05-16 1992-05-15 半導体装置における基板の製造方法 Expired - Lifetime JPH0758675B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019910007962A KR930011909B1 (ko) 1991-05-16 1991-05-16 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법
KR91-7962 1991-05-16

Publications (2)

Publication Number Publication Date
JPH06168860A JPH06168860A (ja) 1994-06-14
JPH0758675B2 true JPH0758675B2 (ja) 1995-06-21

Family

ID=19314525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4123455A Expired - Lifetime JPH0758675B2 (ja) 1991-05-16 1992-05-15 半導体装置における基板の製造方法

Country Status (2)

Country Link
JP (1) JPH0758675B2 (ja)
KR (1) KR930011909B1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100578821B1 (ko) * 2004-08-24 2006-05-11 삼성전자주식회사 박막 형성 방법
FR2942911B1 (fr) * 2009-03-09 2011-05-13 Soitec Silicon On Insulator Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique
JP5568940B2 (ja) * 2009-10-08 2014-08-13 住友電気工業株式会社 半導体基板、半導体デバイス、半導体基板の製造方法および半導体デバイスの製造方法
JP5692279B2 (ja) * 2013-04-26 2015-04-01 住友電気工業株式会社 半導体デバイスおよびその製造方法
FR3039003B1 (fr) * 2015-07-17 2017-07-28 Soitec Silicon On Insulator Procede de fabrication d'un substrat
CN113838948B (zh) * 2021-09-27 2023-11-10 平煤隆基新能源科技有限公司 一种降低管式perc电池划伤的工艺

Also Published As

Publication number Publication date
KR920022452A (ko) 1992-12-19
JPH06168860A (ja) 1994-06-14
KR930011909B1 (ko) 1993-12-22

Similar Documents

Publication Publication Date Title
US3332137A (en) Method of isolating chips of a wafer of semiconductor material
US4722130A (en) Method of manufacturing a semiconductor device
US5071792A (en) Process for forming extremely thin integrated circuit dice
US5168078A (en) Method of making high density semiconductor structure
US20150064498A1 (en) Method of room temperature covalent bonding
KR101372018B1 (ko) 집적 회로들의 형성 방법들 및 결과적인 구조들
US3471754A (en) Isolation structure for integrated circuits
US5025304A (en) High density semiconductor structure and method of making the same
JPH0758676B2 (ja) 半導体装置における基板の製造方法
JPH0758675B2 (ja) 半導体装置における基板の製造方法
JPH0799239A (ja) 半導体装置及び半導体装置の製造方法
JP2003347522A (ja) 半導体装置およびその製造方法
JP2763107B2 (ja) 誘電体分離半導体基板およびその製造方法
US4268348A (en) Method for making semiconductor structure
US3913121A (en) Semiconductor structure
JPS61174661A (ja) 半導体集積回路装置の製造方法
JPS6218055Y2 (ja)
US3918079A (en) Encapsulated beam lead construction for semiconductor device and assembly and method
JPS5828731B2 (ja) ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ
JP3465765B2 (ja) Ｉｇｂｔ用半導体基板の作製方法
JP3102197B2 (ja) ウエハの誘電体分離方法
JPS59167029A (ja) 半導体装置の製造方法
JPH05175325A (ja) 誘電体分離基板及びその製造方法
JPS6160580B2 (ja)
JP3206015B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960409

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100621

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110621

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120621

Year of fee payment: 17

EXPY Cancellation because of completion of term