TW202127458A - 藉由篩選記憶體單元以提高在類比非揮發性記憶體中讀取電流穩定性之方法 - Google Patents

藉由篩選記憶體單元以提高在類比非揮發性記憶體中讀取電流穩定性之方法 Download PDF

Info

Publication number
TW202127458A
TW202127458A TW109130121A TW109130121A TW202127458A TW 202127458 A TW202127458 A TW 202127458A TW 109130121 A TW109130121 A TW 109130121A TW 109130121 A TW109130121 A TW 109130121A TW 202127458 A TW202127458 A TW 202127458A
Authority
TW
Taiwan
Prior art keywords
memory cell
memory
voltage
controller
threshold voltage
Prior art date
Application number
TW109130121A
Other languages
English (en)
Other versions
TWI766357B (zh
Inventor
亞歷山大 柯多夫
維多 馬克夫
Original Assignee
美商超捷公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商超捷公司 filed Critical 美商超捷公司
Publication of TW202127458A publication Critical patent/TW202127458A/zh
Application granted granted Critical
Publication of TWI766357B publication Critical patent/TWI766357B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/06—Acceleration testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0403—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals during or with feedback to manufacture
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0405—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals comprising complete test loop
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate

Abstract

一種記憶體裝置，其包括複數個非揮發性記憶體單元及一控制器。該控制器配置成抹除該複數個記憶體單元；程式化每個記憶體單元；以及對於每個記憶體單元，在一第一讀取操作中測量與通過該記憶體單元的一目標電流相對應之被施加至該記憶體單元的一臨界電壓；在一第二讀取操作中重新測量與通過該記憶體單元的該目標電流相對應之被施加至該記憶體單元的一臨界電壓；以及如果該測量的臨界電壓與該重新測量的臨界電壓之間的差超過一 預定量，則將該記憶體單元識別為有缺陷的。

Description

藉由篩選記憶體單元以提高在類比非揮發性記憶體中讀取電流穩定性之方法
[相關申請案]本申請案主張2019年9月3日所提出之美國臨時申請案第62/895,458號及2020年3月24日所提出之美國專利申請案第16/828,206號的優先權。
本發明係有關於非揮發性記憶體裝置，以及更具體地，係有關於在讀取操作期間提高記憶體單元電流的穩定性。
非揮發性記憶體裝置在本技藝中係眾所周知的。參見例如美國專利第7,868,375號，其揭露一種4-閘極記憶體單元配置。具體地，本申請案的圖1繪示具有在矽半導體基板12中形成之間隔開的源極及汲極區域14/16之分離式閘極記憶體單元10。源極區域14可以稱為源極線SL(因為它通常連接至同一列或同一行中之其它記憶體單元的其它源極區域)，而汲極區域16通常藉由位元線接觸點28連接至位元線。在源極/汲極區域14/16之間界定基板的通道區域18。浮動閘極20設置在通道區域18的第一部分上方且與通道區域18的第一部分絕緣(並控制通道區域18的第一部分之導電率)(並且部分地設置在源極區域14上方且與源極區域14絕緣)。控制閘極22設置在浮動閘極20上方且與浮動閘極20絕緣。選擇閘極24設置在通道區域18的第二部分上方且與通道區域18的第二部分絕緣(並控制通道區域18的第二部分之導電率)。抹除閘極26設置在源極區域14上方且與源極區域14絕緣，並且在橫向上相鄰於浮動閘極20。複數個這樣的記憶體單元可以按列行來配置，以形成記憶體單元陣列。
將各種電壓組合施加至控制閘極22、選擇閘極24、抹除閘極26及/或源極及汲極區域14/16，以程式化記憶體單元(亦即，將電子注入至浮動閘極上)、抹除記憶體單元(亦即，從浮動閘極移除電子)及讀取記憶體單元(亦即，測量或偵測通道區域18的導電率，以確定浮動閘極20的程式化狀態)。
記憶體單元10可以以數位方式來操作，其中將記憶體單元設置為只有兩個可能狀態中之一：程式化狀態及抹除狀態。藉由在抹除閘極26上施加高正電壓及任選地在控制閘極22上施加負電壓來抹除記憶體單元，以誘導電子從浮動閘極20隧穿至抹除閘極26(使浮動閘極處於帶正電狀態-抹除狀態)。可以藉由在控制閘極22、抹除閘極26、選擇閘極24及源極區域14上施加正電壓以及在汲極區域16上施加電流來程式化記憶體單元10。然後，電子將沿著通道區域18從汲極區域16流向源極區域14，電子被加速並加熱，從而藉由熱電子注入將其中一些電子注入至浮動閘極20上(使浮動閘極處於帶負電狀態-程式化狀態)。可以藉由在選擇閘極24(使在選擇閘極24下方的通道區域部分導通)及汲極區域16上(以及任選地，在抹除閘極26及/或控制閘極22上)施加正電壓以及感測流經通道區域18的電流來讀取記憶體單元10。如果浮動閘極20帶正電(抹除記憶體單元)，則將使記憶體單元導通，並且電流將從源極區域14流至汲極區域16(亦即，根據感測的電流流動，記憶體單元10被感測為處於抹除狀態「1」)。如果浮動閘極20帶負電(程式化記憶體單元)，則使浮動閘極下方的通道區域關斷，從而防止任何電流流動(亦即，基於沒有電流流動，記憶體單元10被感測為處於程式化狀態「0」)。
表1提供抹除、程式化及讀取電壓的非限制性實例，其中Vcc係電源電壓或另一個正電壓(例如，2.5V)。 [表1]
   WL(SG) BL(汲極) 源極 EG CG
抹除 0V 0V 0V 11.5V 0V
程式化 1V 1
Figure 02_image001
A		 4.5V 4.5V 10.5V
讀取 Vcc 0.6V 0V 0V Vcc
記憶體單元10可以替代地以類比方式來操作，其中記憶體單元的記憶狀態(亦即，浮動閘極上之電荷量，例如，電子數量)可以從完全抹除狀態(浮動閘極上有最少的電子)至完全程式化狀態(浮動閘極上有最多數量的電子)的任何位置或者只在此範圍的一部分內連續變化。這意味著單元儲存器是類比的，其允許對記憶體單元陣列中之每個記憶體單元進行非常精確及個別的調整。 或者，記憶體可以操作成為MLC(多階單元)，其中它可以配置成被程式化為許多離散值(例如，16或64個不同值)中之一。在類比或MLC程式化的情況下，僅在有限的時間內或以一系列脈衝施加程式化電壓，直到獲得所需的程式化狀態為止。在多個程式化脈衝的情況下，可以使用程式化脈衝之間的介入讀取操作來確定是否已達到所需的程式化狀態(在這種情況下，停止程式化)或尚未達到所需的程式化狀態(在這種情況下，繼續程式化)。
以類比方式或作為MLC操作的記憶體單元10可能對雜訊及讀取電流不穩定性比較敏感，這會不利地影響記憶體裝置的準確度。類比非揮發性記憶體裝置中之讀取電流不穩定的一種來源是閘極氧化物-通道界面上之電子陷阱捕獲及發射電子。閘極氧化物是將浮動閘極20與基板12的通道區域18隔開的絕緣層。當在界面陷阱上捕獲電子時，這會在讀取操作期間減少通道導電率，從而增加記憶體單元的臨界電壓Vt(亦即，使記憶體單元的通道區域導通以產生一定位準的電流(例如，1
Figure 02_image001
A)所需之控制閘極上的最小電壓)。當控制閘極電壓等於或高於臨界電壓時，會在源極區域與汲極區域之間形成導電路徑。當控制閘極電壓低於臨界電壓時，不會產生導電路徑，並且將任何源極/汲極電流視為於次臨界或漏電流。在界面陷阱上捕獲的電子會從陷阱發射出來，這會降低記憶體單元的Vt，從而在讀取操作期間增加通道導電率。這些由陷阱捕獲及發射電子的單電子事件會表現為讀取電流雜訊，在其它地方稱為隨機電報雜訊(RTN)。通常，由單界面陷阱產生之RTN的特徵在於兩個狀態：當從陷阱發射電子時，較低的Vt狀態(或較高的讀取電流狀態)；當由陷阱捕獲電子時，較高的Vt狀態(或較低的讀取電流狀態)。 如上所述，記憶體單元在讀取期間的不穩定性可以由與目標電流相對應的臨界電壓或由在給定的讀取電壓條件下之記憶體單元電流來表徵。記憶體單元讀取不穩定性的較佳表徵方式係在本發明的詳細描述中使用之臨界電壓。
需要減少類比及MLC非揮發性記憶體裝置中的RTN。
藉由包括複數個非揮發性記憶體單元及一控制器的記憶體裝置來解決上述問題及需求。該控制器配置成抹除該複數個記憶體單元；程式化每個記憶體單元；以及對於每個記憶體單元，在一第一讀取操作中測量與通過該記憶體單元的一目標電流相對應之被施加至該記憶體單元的一臨界電壓；在一第二讀取操作中重新測量與通過該記憶體單元的該目標電流相對應之被施加至該記憶體單元的一臨界電壓；以及如果該測量的臨界電壓與該重新測量的臨界電壓之間的差超過一預定量，則將該記憶體單元識別為有缺陷的。
一種記憶體裝置包括複數個非揮發性記憶體單元及一控制器。該控制器配置成抹除該複數個記憶體單元；程式化每個記憶體單元至對應於該記憶體單元的一預定臨界電壓之一程式狀態；以及然後，對於每個記憶體單元，使用被施加至該記憶體單元的一第一讀取電壓，測量在一第一讀取操作中通過該記憶體單元的電流，該第一讀取電壓從該預定臨界電壓偏移一正或負偏移值；以及如果在該第一讀取操作中之該測量的電流在該偏移值係正的情況下小於或在該偏移值係負的情況下大於一參考電流值或一參考電流值範圍，則將該記憶體單元識別為有缺陷的。
藉由閱讀說明書、申請專利範圍及附圖，本發明的其它目的及特徵將變得顯而易見。
本發明係一種用於穩定圖1之類型的非揮發性記憶體單元陣列之讀取電流的技術，以提高讀取操作準確度及記憶保留耐久性。讀取穩定技術涉及分析記憶體單元陣列，以偵測及篩選出呈現出不可忍受的RTN位準之記憶體陣列中的記憶體單元。
將讀取穩定技術實施作為用於記憶體陣列之控制器配置的一部分，從如圖2所示之示例性記憶體裝置的架構可以更佳理解讀取穩定技術。記憶體裝置包括由非揮發性記憶體單元10構成的陣列50，其可以被分成兩個個別的平面(平面A 52a及平面B 52b)。記憶體單元10可以是圖1所示之類型，其形成在單晶片上，並以複數列與複數行配置在半導體基板12中。與非揮發性記憶體單元陣列相鄰的是位址解碼器(例如，XDEC 54)、源極線驅動器(例如，SLDRV 56)、行解碼器(例如，YMUX 58)、高電壓列解碼器(例如，HVDEC 60)及位元線控制器(例如，BLINHCTL 62)，它們用於對位址進行解碼，並在被選記憶體單元的讀取、程式化及抹除操作期間提供各種電壓至各種記憶體單元的閘極及區域。行解碼器58包括感測放大器，其包含用於在讀取操作期間測量位元線上之電流的電路。控制器66(包含控制電路)控制各種裝置元件，以在目標記憶體單元上實施每個操作(程式化、抹除、讀取)。電荷泵 CHRGPMP 64在控制器66的控制下提供用於讀取、程式化及抹除記憶體單元的各種電壓。控制器66配置成操作記憶體裝置，以程式化、抹除及讀取記憶體單元10。作為這些操作的一部分，控制器66可以被提供對輸入資料的存取，輸入資料係要被程式化至記憶體單元的資料以及在相同或不同的線路上所提供之程式化、抹除及讀取命令。提供從記憶體陣列讀取之資料作為輸出資料。
讀取穩定技術涉及控制器66分析記憶體單元陣列，以偵測及篩選呈現不可忍受的讀取電流不穩定性位準之記憶體單元。此技術涉及對記憶體單元進行程式化並對記憶體單元臨界電壓參數(亦即，被施加至記憶體單元以實現一定位準的源極/汲極電流(稱為目標電流)之最小電壓)進行多次測量。較佳的臨界電壓參數係Vtcg，其為從控制閘極22觀看之記憶體單元的臨界電壓。具體地，控制閘極臨界電壓Vtcg係控制閘極上的電壓，所述電壓在將讀取操作的讀取電位施加至選擇閘極24及汲極區域16時導致通道區域為導電路徑，並且因此導致預定量的通道區域電流(Itarget )，以將記憶體單元視為導通(例如，1
Figure 02_image001
A)。控制閘極臨界電壓Vtcg將根據記憶體單元的程式化狀態而變化，但是期望一旦將記憶體單元程式化至一特定程式化狀態，則Vtcg隨時間的任何變化都低於預定量。
此技術的第一具體例顯示在圖3中，並且由抹除記憶體單元10來開始(步驟1)。然後(步驟2)，對所有記憶體單元執行程式化操作，以致於Vtcg大於所有記憶體單元的控制器66所使用之用於讀取操作的最小位準，例如，0V。然後，在步驟3中，對每個單元進行兩次或更多次的Vtcg測量(亦即，在一個讀取操作中測量一次，並且在使用相同的讀取操作參數之另一個讀取操作中再次至少重新測量一次)。如圖4所示，測量Vtcg的一種方法是將讀取電位施加在選擇閘極24及汲極區域16上(步驟3a)，並且逐漸增大控制閘極22上的電壓振幅，直到通過通道區域18的電流達到一定電流位準(例如，1
Figure 02_image001
A)為止，(亦即，Vtcg對應於讀取操作中的Itarget )(步驟3b)。分析每個單元之偵測到的Vtcg值，以確定Vtcg的波動是否超過預定的最大值ΔVtcg，例如，60 mV。例如，確定測量的Vtcg與重新測量的Vtcg是否彼此相差大於ΔVtcg。在步驟4中，將呈現Vtcg的波動超過ΔVtcg之記憶體單元識別為有缺陷的。
一旦將記憶體單元識別為有缺陷，一種選擇就是以任何適當的方式將它們篩選出來，以便將來在正常使用期間不將其用於儲存資料(步驟5)。例如，識別被篩選出之(有缺陷的)記憶體單元的資訊可以局部地儲存在控制器66中或可由控制器66使用之記憶體裝置中的其它位置(例如，儲存在記憶體陣列中之查找表)， 所述位置接著在正常程式化及讀取操作期間被控制器存取及使用，因此將來不會試圖在任何有缺陷的記憶體單元中儲存或讀取資料(亦即，實質上從服務中移除有缺陷的記憶體單元，以作為用於將資料儲存至記憶體裝置或從記憶體裝置讀取資料之正常程式化及讀取操作的一部分)。可以與本文的任何具體例一起使用之另一種已知的篩選技術是列或行冗位，其中記憶體陣列包括備用列或行的記憶體單元，其用來取代被發現包含有缺陷的記憶體單元之任何列或行。可以使用任何適當的篩選技術來排除有缺陷的記憶體單元被使用。用於篩選有缺陷的記憶體單元之另一種選擇是，可以對它們進行深度程式化，以遠遠超出所選的MLC或類比操作範圍，以致於它們在相同記憶體陣列中之其它記憶體單元的操作期間不會對任何偵測的單元電流有所貢獻(步驟 6)。 在此選擇中，儘管每次在與其它記憶體單元一起進行類比程式化之前會抹除這些單元，有缺陷的記憶體單元之位址不需要永久地儲存在任何其它儲存裝置中。控制器可以每次在抹除之前實施個別的讀取操作，以定位經深度程式化之有缺陷的記憶體單元，然後在擦抹之後及在類比程式化之前再次對其進行深度程式化。具體地，為了區分不用於儲存特定類比資料(被程式化至高於使用者操作範圍之Vtcg位準)的良好單元與有缺陷的記憶體單元，可以將良好的單元程式化至比有缺陷的單元低之Vtcg位準，有缺陷的單元之深度程式化僅足以排除他們對讀取電流的貢獻。上面列出的所有篩選選擇都可以單獨及/或以任何組合方式來實施。
讀取穩定技術的一個替代具體例包括圖5所示之步驟，並且由抹除記憶體單元10開始(步驟1)。然後(步驟2)，將每個記憶體單元精確地程式化至期望程式化狀態，所述程式化狀態呈現(亦即，對應於)目標控制閘極臨界電壓(Vtcg_target)(亦即，接著將被使用在接下來所描述之後續步驟中的任何預定臨界電壓)。接著(步驟3)，使用等於Vtcg_target +ΔVcg的控制閘極電壓Vcg(亦即，控制閘極電壓從Vtcg_target偏移以ΔVcg表示的預定正偏移值)來讀取每個記憶體單元一次或多次，並且與參考電流值(或目標電流值)或參考(目標)電流值範圍進行比較，將至少一次顯示讀取電流低於參考電流值或參考電流值範圍的那些記憶體單元識別為有缺陷的。在一個具體例中，參考電流值為l
Figure 02_image001
A或包含l
Figure 02_image001
A的小範圍，其在此用作Vtcg_target定義的一個實例。 如上所述，在讀取操作期間，將Vcg施加至控制閘極，並且將正電壓施加至選擇閘極及汲極區域的每一者。當Vcg增加ΔVcg時，穩定的記憶體單元將提供高於參考電流值或參考(目標)電流值範圍的電流，以及因此，當在Vcg=Vcg_target +ΔVcg下，一個記憶體單元不穩定到至少一次產生低於參考電流值的電流時，將這個記憶體單元篩選出來。
在步驟4中，使用等於Vtcg_target-ΔVcg的Vcg(亦即，控制閘極電壓從Vtcg_target朝負方向偏移一個預定量)再次讀取每個記憶體單元一次或多次，並且與參考電流值或參考電流值範圍(例如，1
Figure 02_image001
A或包含1
Figure 02_image001
A的小範圍)進行比較，將至少一次呈現讀取電流高於參考電流值或參考電流值範圍的那些記憶體單元識別為有缺陷的。如上所述，在讀取操作期間，將Vcg施加至控制閘極，並且將正電壓施加至選擇閘極及汲極區域中之的每一者。當Vcg減少ΔVcg時，穩定的記憶體單元將提供低於參考電流值的電流，以及因此，當在Vcg=Vcg_target -ΔVcg下，一個記憶體單元不穩定到至少一次產生高於參考電流值或參考(目標)電流值範圍的電流時，將這個記憶體單元篩選出來。步驟3及4可以以相反的順序來執行。再者，對於某些應用，僅可以執行步驟3及步驟4中之一，而不是執行兩個步驟，但是這種選擇的效果較差。最後，如上所述，可以有選擇地篩選出有缺陷的單元(步驟5)及/或對其進行深度程式化(步驟6)。讀取穩定技術的這個替代具體例與前一個具體例相比具有優勢，因為它速度快，不需要測試記憶體來儲存用於陣列中之每個記憶體單元的Vtcg資料，並且可以藉由通常使用在快閃記憶體裝置中之邏輯資料讀取感測示意圖來進行設計。換句話說，將藉由邏輯合格/不合格準則以快速有效的方式篩選出具有過大的讀取電流不穩定性之記憶體單元。
圖6繪示用於識別有缺陷的記憶體單元之另一個具體例，其中在圖3的方法中加入將電壓施加至記憶體單元的閘極之附加步驟。藉由這種修改的方法，在程式化記憶體單元至Vtcg_target之後，但是在測量Vtcg之前，將電壓施加至記憶體單元的一個或多個閘極(例如，控制閘極、抹除閘極、選擇閘極)。具體地，施加至記憶體單元的閘極之正電壓在記憶體單元的閘極氧化物上引起電場應力，從而促使電子在記憶體單元的閘極氧化物-通道界面處的陷阱上之捕獲。相似地，施加至記憶體單元的閘極之負電壓在記憶體單元的閘極氧化物上引起電場應力，從而促使電子從界面陷阱脫離出來。因此，對於一個具有產生RTN之界面陷阱的記憶體單元，正電壓將促使電子的捕獲，從而將Vtcg設定為較高的狀態。反之，負電壓將促使電子的脫離，從而將Vtcg設定較低的狀態。因為RTN具有不穩定的行為，所以在所有讀取操作期間，一個缺陷的記憶體單元可能僅處於一種Vtcg狀態。在這種情況下，它不會被篩選出來。因此，在讀取之前施加正電壓(1 V至7 V)及負電壓(-1 V至-7 V)(每次讀取之前一個極性)，將促使具有RTN的記憶體單元呈現兩個Vtcg狀態，從而提高篩選效率。在某個特性時間內，記憶體單元「記住」在施加電壓下所獲得之RTN狀態。電壓施加與讀取操作之間的延遲不應長於典型的電子捕獲及發射時間(例如，在室溫下為100ms)，否則，在讀取操作之前施加電壓的效率會較低。如圖6所示，在個別的讀取操作之前，可以施加每個極性的電壓一次。亦可以多次使用在個別讀取操作之前的每個極性之電壓施加的順序，以提高篩選效率。此外，可以顛倒電壓的極性(亦即，可以在步驟3a/3b之前執行步驟3c/3d)。
在讀取操作之前施加電壓至記憶體單元的閘極也可以用作圖7所示之用於識別有缺陷的記憶體單元之方法的另一個具體例。除在以等於Vtcg_target+ΔVcg的Vcg進行讀取(步驟3b)之前施加正電壓(步驟3a)及在以等於Vtcg_target-ΔVcg的Vcg進行讀取(步驟4b)之前施加負電壓(步驟4a)外，圖7的方法與圖5中的方法相同。以Vtcg_target+ΔVcg進行讀取(步驟3b)係意欲篩選出在讀取期間保持在較高Vtcg狀態中(在那時在界面陷阱上捕獲電子)的單元。為了在讀取之前促進電子的捕獲，施加的電壓應該具有正極性。相反地，以Vtcg_target-ΔVcg進行讀取(步驟4b)係意欲篩選出在讀取期間保持在較低Vtcg狀態中(在那時從界面陷阱發射電子)的單元。為了在讀取之前促進電子的脫離，施加的電壓應該具有負極性。步驟3及4可以相反的順序來執行。如先前具體例所述，電壓施加與讀取操作之間的延遲不應該長於典型的電子捕獲及發射時間(例如，在室溫下為100ms)，否則，在讀取操作之前施加電壓的效率會較低。如圖7所示，在個別讀取操作之前，可以施加每個極性的電壓一次。亦可以多次使用在個別讀取操作之前的每個極性之電壓施加的順序，以提高篩選效率。此外，可以顛倒電壓的極性(亦即，可以在步驟3a/3b之前執行步驟4a/4b)。
可以理解，本發明不限於上面描述及本文繪示的具體例，而是包括落入任何請求項之範圍內的任何及所有變動。例如，本文中對本發明的引用沒有意欲限制任何請求項或請求項術語的範圍，而是僅有關於可以被一個或多個請求項涵蓋之一個或多個特徵。上述材料、製程及數值實例僅是示例性的，並且不應該被認為是對申請專利範圍的限制。再者，根據申請專利範圍及說明書，顯而易見的是，除非特別說明，否則並非所有方法步驟都需要按照圖示或要求的確切順序來執行。單層材料可以形成為多層這樣或相似的材料，反之亦然。本文所使用之術語「形成」應該包括材料沉積、材料生長或提供所揭露或請求保護之材料的任何其它技術。最後，本發明可以在具有比圖1中少的閘極(例如，沒有抹除閘極)之記憶體單元陣列中實施。
10:分離式閘極記憶體單元 12:矽半導體基板 14:源極區域 16:汲極區域 18:通道區域 20:浮動閘極 22:控制閘極 24:選擇閘極 26:抹除閘極 28:位元線接觸點 50:陣列 52a:平面A 52b:平面B 54:位址解碼器 56:源極線驅動器 58:行解碼器 60:高電壓列解碼器 62:位元線控制器 64:電荷泵 66:控制器
圖1係習知技藝的記憶體單元之側視剖面圖。
圖2係繪示記憶體裝置的組件之示圖。
圖3係顯示用於識別缺陷的記憶體單元之步驟的流程圖。
圖4係顯示用於測量Vtcg之步驟的流程圖。
圖5係顯示用於識別缺陷的記憶體單元之一替代具體例的步驟之流程圖。
圖6係顯示用於識別缺陷的記憶體單元之一替代具體例的步驟之流程圖。
圖7係顯示用於識別缺陷的記憶體單元之一替代具體例的步驟之流程圖。

Claims (20)

  1. 一種記憶體裝置，包括： 複數個非揮發性記憶體單元；以及 一控制器，其配置成： 抹除該複數個記憶體單元； 程式化每個記憶體單元；以及 對於每個記憶體單元： 在一第一讀取操作中測量與通過該記憶體單元的一目標電流相對應之被施加至該記憶體單元的一臨界電壓； 在一第二讀取操作中重新測量與通過該記憶體單元的該目標電流相對應之被施加至該記憶體單元的一臨界電壓；以及 如果該測量的臨界電壓與該重新測量的臨界電壓之間的差超過一 預定量，則將該記憶體單元識別為有缺陷的。
  2. 如請求項1之裝置，其中，每個記憶體單元包括： 間隔開的源極區域及汲極區域，其形成在一半導體基板中，該基板的一通道區域在該源極區域與該汲極區域之間延伸； 一浮動閘極，其垂直地設置在該通道區域的一第一部分上方且與該通道區域的該第一部分絕緣； 一選擇閘極，其垂直地設置在該通道區域的一第二部分上方且與該通道區域的該第二部分絕緣；以及 一控制閘極，其垂直地設置在該浮動閘極上方且與該浮動閘極絕緣。
  3. 如請求項2之裝置，其中，每個記憶體單元進一步包括： 一抹除閘極，其設置在該源極區域上方且與該源極區域絕緣。
  4. 如請求項2之裝置，其中，為了在該第一讀取操作中測量該臨界電壓，該控制器配置成： 施加正電壓至該選擇閘極及該汲極區域；以及 施加一電壓至該控制閘極，該電壓的振幅逐漸增大，直到達到通過該記憶體單元的該目標電流為止。
  5. 如請求項4之裝置，其中，為了在該第二讀取操作中重新測量該臨界電壓，該控制器配置成： 施加該等正電壓至該選擇閘極及該汲極區域；以及 施加一電壓至該控制閘極，該電壓的振幅逐漸增大，直到達到通過該記憶體單元的該目標電流為止。
  6. 如請求項2之裝置，其中，對於每個記憶體單元，該測量的臨界電壓及該重新測量的臨界電壓被施加至該控制閘極。
  7. 如請求項1之裝置，其中，對於被識別為有缺陷的每個記憶體單元，該控制器進一步配置成將識別該記憶體單元為有缺陷的資訊儲存在該記憶體裝置中。
  8. 如請求項1之裝置，其中，該控制器進一步配置成對被識別為有缺陷的該等記憶體單元進行深度程式化。
  9. 如請求項1之裝置，其中，該控制器進一步配置成在程式化該等記憶體單元之後且在測量及重新測量該等臨界電壓之前，施加一正電壓或一負電壓至該等記憶體單元的閘極。
  10. 如請求項1之裝置，其中，該控制器進一步配置成在程式化該等記憶體單元之後且在測量及重新測量該等臨界電壓之前，施加一正電壓至該等記憶體單元的閘極，以及其中該控制器進一步配置成在程式化該等記憶體單元之後，施加一負電壓至該等記憶體單元的閘極，以及然後，對於每個記憶體單元： 在一第三讀取操作中測量與通過該記憶體單元的一目標電流相對應之被施加至該記憶體單元的一臨界電壓； 在一第四讀取操作中重新測量與通過該記憶體單元的該目標電流相對應之被施加至該記憶體單元的一臨界電壓；以及 如果在該第三讀取操作中之該測量的臨界電壓與在該第四讀取操作中之該重新測量的臨界電壓之間的差超過一 預定量，則將該記憶體單元識別為有缺陷的。
  11. 一種記憶體裝置，包括： 複數個非揮發性記憶體單元；以及 一控制器，其配置成： 抹除該複數個記憶體單元； 程式化每個記憶體單元至對應於該記憶體單元的一預定臨界電壓之一程式狀態；以及 對於每個記憶體單元： 使用被施加至該記憶體單元的一第一讀取電壓，測量在一第一讀取操作中通過該記憶體單元的電流，該第一讀取電壓從該預定臨界電壓偏移一正或負偏移值；以及 如果在該第一讀取操作中之該測量的電流在該偏移值係正的情況下小於或在該偏移值係負的情況下大於一參考電流值或一參考電流值範圍，則將該記憶體單元識別為有缺陷的。
  12. 如請求項11之裝置，其中，該偏移值係一正偏移值，以及其中對於每個記憶體單元，如果在該第一讀取操作中之該測量的電流小於該參考電流值或該參考電流值範圍，則將該記憶體單元識別為有缺陷的。
  13. 如請求項12之裝置，其中，該控制器進一步配置成對於每個記憶體單元： 使用被施加至該記憶體單元的一第二讀取電壓，測量在一第二讀取操作中通過該記憶體單元的電流，該第二讀取電壓從該預定臨界電壓偏移一負偏移值；以及 如果在該第二讀取操作中之該測量的電流大於該參考電流值或該參考電流值範圍，則將該記憶體單元識別為有缺陷的。
  14. 如請求項11之裝置，其中，每個記憶體單元包括： 間隔開的源極區域及汲極區域，其形成在一半導體基板中，該基板的一通道區域在該源極區域與該汲極區域之間延伸； 一浮動閘極，其垂直地設置在該通道區域的一第一部分上方且與該通道區域的該第一部分絕緣； 一選擇閘極，其垂直地設置在該通道區域的一第二部分上方且與該通道區域的該第二部分絕緣；以及 一控制閘極，其垂直地設置在該浮動閘極上方且與該浮動閘極絕緣。
  15. 如請求項14之裝置，其中，每個記憶體單元進一步包括： 一抹除閘極，其設置在該源極區域上方且與該源極區域絕緣。
  16. 如請求項14之裝置，其中，在該第一讀取操作期間，該控制器配置成： 施加正電壓至該選擇閘極及該汲極區域。
  17. 如請求項14之裝置，其中，對於每個記憶體單元，該第一讀取電壓在該讀取操作中被施加至該控制閘極。
  18. 如請求項11之裝置，其中，對於被識別為有缺陷的每個記憶體單元，該控制器進一步配置成將識別該記憶體單元為有缺陷的資訊儲存在該記憶體裝置中。
  19. 如請求項11之裝置，其中，該控制器進一步配置成對被識別為有缺陷的該等記憶體單元進行深度程式化。
  20. 如請求項13之裝置，其中，該控制器進一步配置成： 在程式化該等記憶體單元之後且在該第一讀取操作之前，施加一正電壓至該等記憶體單元的閘極；以及 在程式化該等記憶體單元之後且在該第二讀取操作之前，施加一負電壓至該等記憶體單元的閘極。
TW109130121A 2019-09-03 2020-09-03 藉由篩選記憶體單元以提高在類比非揮發性記憶體中讀取電流穩定性之方法 TWI766357B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201962895458P 2019-09-03 2019-09-03
US62/895,458 2019-09-03
US16/828,206 2020-03-24
US16/828,206 US11205490B2 (en) 2019-09-03 2020-03-24 Method of improving read current stability in analog non-volatile memory cells by screening memory cells
PCT/US2020/047834 WO2021045934A1 (en) 2019-09-03 2020-08-25 Method of improving read current stability in analog non-volatile memory by screening memory cells
WOPCT/US20/47834 2020-08-25

Publications (2)

Publication Number Publication Date
TW202127458A true TW202127458A (zh) 2021-07-16
TWI766357B TWI766357B (zh) 2022-06-01

Family

ID=74679154

Family Applications (3)

Application Number Title Priority Date Filing Date
TW109113720A TWI721873B (zh) 2019-09-03 2020-04-24 在預定程式狀態中使用最終烘烤來改善類比非揮發性記憶體中之讀取電流穩定性的方法
TW109130120A TWI750793B (zh) 2019-09-03 2020-09-03 藉由限制抹除與程式化之間的時間間隔以提高在類比非揮發性記憶體中讀取電流穩定性之方法
TW109130121A TWI766357B (zh) 2019-09-03 2020-09-03 藉由篩選記憶體單元以提高在類比非揮發性記憶體中讀取電流穩定性之方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW109113720A TWI721873B (zh) 2019-09-03 2020-04-24 在預定程式狀態中使用最終烘烤來改善類比非揮發性記憶體中之讀取電流穩定性的方法
TW109130120A TWI750793B (zh) 2019-09-03 2020-09-03 藉由限制抹除與程式化之間的時間間隔以提高在類比非揮發性記憶體中讀取電流穩定性之方法

Country Status (7)

Country Link
US (3) US10991433B2 (zh)
EP (3) EP4026127B1 (zh)
JP (3) JP7238207B2 (zh)
KR (3) KR102641648B1 (zh)
CN (3) CN114287037A (zh)
TW (3) TWI721873B (zh)
WO (3) WO2021045799A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230172027A (ko) * 2021-06-02 2023-12-21 실리콘 스토리지 테크놀로지 인크 랜덤 텔레그래프 잡음을 나타내는 메모리 셀들에 대한 프로그래밍-후 튜닝에 의한 아날로그 비휘발성 메모리에서 판독 전류 안정성을 개선하는 방법
WO2022260692A1 (en) * 2021-06-08 2022-12-15 Silicon Storage Technology, Inc. Method of reducing random telegraph noise in non-volatile memory by grouping and screening memory cells
US11769558B2 (en) 2021-06-08 2023-09-26 Silicon Storage Technology, Inc. Method of reducing random telegraph noise in non-volatile memory by grouping and screening memory cells

Family Cites Families (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856366A (ja) * 1981-09-30 1983-04-04 Hitachi Ltd 半導体記憶装置のスクリ−ニング方法
JPS6417300A (en) * 1987-07-09 1989-01-20 Nippon Electric Ic Microcomput Semiconductor storage device
US5029130A (en) 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
US5583810A (en) 1991-01-31 1996-12-10 Interuniversitair Micro-Elektronica Centrum Vzw Method for programming a semiconductor memory device
JPH07201191A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 不揮発性半導体メモリ装置
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6349062B1 (en) 2000-02-29 2002-02-19 Advanced Micro Devices, Inc. Selective erasure of a non-volatile memory cell of a flash memory device
US6618290B1 (en) 2000-06-23 2003-09-09 Advanced Micro Devices, Inc. Method of programming a non-volatile memory cell using a baking process
US6727545B2 (en) 2000-09-20 2004-04-27 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with low resistance source regions and high source coupling
JP2002100192A (ja) * 2000-09-22 2002-04-05 Toshiba Corp 不揮発性半導体メモリ
JP2002150783A (ja) 2000-11-10 2002-05-24 Toshiba Corp 半導体記憶装置およびそのメモリセルトランジスタのしきい値の変化を判別する方法
US6815231B2 (en) * 2001-06-11 2004-11-09 Hitachi, Ltd. Method of testing and manufacturing nonvolatile semiconductor memory
KR20030001607A (ko) * 2001-06-25 2003-01-08 주식회사 하이닉스반도체 플래쉬 메모리 소자의 테스트 방법
JP4034971B2 (ja) 2002-01-21 2008-01-16 富士通株式会社 メモリコントローラおよびメモリシステム装置
US6747310B2 (en) 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
JP3721159B2 (ja) 2002-11-28 2005-11-30 株式会社東芝 不揮発性半導体記憶装置
US7324374B2 (en) 2003-06-20 2008-01-29 Spansion Llc Memory with a core-based virtual ground and dynamic reference sensing scheme
EP1503384A3 (en) 2003-07-21 2007-07-18 Macronix International Co., Ltd. Method of programming memory
TWI273600B (en) 2003-07-21 2007-02-11 Macronix Int Co Ltd Integrated circuit and manufacturing method thereof, memory cell and manufacturing method thereof, method for programming memory cell and method for programming memory array multiple times
US7177199B2 (en) 2003-10-20 2007-02-13 Sandisk Corporation Behavior based programming of non-volatile memory
JP4349886B2 (ja) * 2003-11-07 2009-10-21 三洋電機株式会社 不揮発性メモリ装置
JP4322686B2 (ja) * 2004-01-07 2009-09-02 株式会社東芝 不揮発性半導体記憶装置
US7209389B2 (en) 2004-02-03 2007-04-24 Macronix International Co., Ltd. Trap read only non-volatile memory (TROM)
US20050262970A1 (en) 2004-05-27 2005-12-01 Chih-Ching Hsien Reinforcement teeth for ratchet tools
US7315056B2 (en) 2004-06-07 2008-01-01 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with program/erase and select gates
US7251158B2 (en) 2004-06-10 2007-07-31 Spansion Llc Erase algorithm for multi-level bit flash memory
US7325177B2 (en) 2004-11-17 2008-01-29 Silicon Storage Technology, Inc. Test circuit and method for multilevel cell flash memory
TWI297154B (en) * 2005-01-03 2008-05-21 Macronix Int Co Ltd Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
JP5130646B2 (ja) 2005-06-06 2013-01-30 ソニー株式会社 記憶装置
JP4551284B2 (ja) * 2005-06-22 2010-09-22 シャープ株式会社 不揮発性半導体記憶装置
JP4764723B2 (ja) * 2006-01-10 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7508693B2 (en) 2006-03-24 2009-03-24 Macronix International Co., Ltd. One-time-programmable (OTP) memory device and method for testing the same
KR100816162B1 (ko) 2007-01-23 2008-03-21 주식회사 하이닉스반도체 낸드 플래시 메모리 장치 및 셀 특성 개선 방법
US7839695B2 (en) * 2007-04-27 2010-11-23 Macronix International Co., Ltd. High temperature methods for enhancing retention characteristics of memory devices
WO2008157084A1 (en) 2007-06-14 2008-12-24 Sandisk Corporation Programmable chip enable and chip address in semiconductor memory
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
US7869258B2 (en) * 2008-06-27 2011-01-11 Sandisk 3D, Llc Reverse set with current limit for non-volatile storage
US20100259979A1 (en) * 2009-04-10 2010-10-14 James Yingbo Jia Self Limiting Method For Programming A Non-volatile Memory Cell To One Of A Plurality Of MLC Levels
US10229746B2 (en) * 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
JP5856366B2 (ja) 2010-09-30 2016-02-09 フジモリ産業株式会社 貼付体用セパレータ及びこれを用いた貼付体
JP5702573B2 (ja) * 2010-10-20 2015-04-15 スパンション エルエルシー 不揮発性半導体記憶装置およびそのデータ書き込み方法
US8842469B2 (en) 2010-11-09 2014-09-23 Freescale Semiconductor, Inc. Method for programming a multi-state non-volatile memory (NVM)
US8711636B2 (en) 2011-05-13 2014-04-29 Silicon Storage Technology, Inc. Method of operating a split gate flash memory cell with coupling gate
US8726104B2 (en) 2011-07-28 2014-05-13 Sandisk Technologies Inc. Non-volatile memory and method with accelerated post-write read using combined verification of multiple pages
US20130031431A1 (en) 2011-07-28 2013-01-31 Eran Sharon Post-Write Read in Non-Volatile Memories Using Comparison of Data as Written in Binary and Multi-State Formats
US8576648B2 (en) 2011-11-09 2013-11-05 Silicon Storage Technology, Inc. Method of testing data retention of a non-volatile memory cell having a floating gate
US9195586B2 (en) 2012-02-23 2015-11-24 Hgst Technologies Santa Ana, Inc. Determining bias information for offsetting operating variations in memory cells based on wordline address
US8953398B2 (en) 2012-06-19 2015-02-10 Sandisk Technologies Inc. Block level grading for reliability and yield improvement
US9299459B2 (en) 2012-09-07 2016-03-29 Macronix International Co., Ltd. Method and apparatus of measuring error correction data for memory
US9123401B2 (en) * 2012-10-15 2015-09-01 Silicon Storage Technology, Inc. Non-volatile memory array and method of using same for fractional word programming
US9013920B2 (en) * 2013-04-03 2015-04-21 Western Digital Technologies, Inc. Systems and methods of write precompensation to extend life of a solid-state memory
KR102210961B1 (ko) 2013-06-12 2021-02-03 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 동적 접근 방법
US20150262970A1 (en) * 2014-03-13 2015-09-17 Kabushiki Kaisha Toshiba Semiconductor memory device manufacturing method and semiconductor memory device
US9202815B1 (en) * 2014-06-20 2015-12-01 Infineon Technologies Ag Method for processing a carrier, a carrier, and a split gate field effect transistor structure
US9569120B2 (en) 2014-08-04 2017-02-14 Nvmdurance Limited Adaptive flash tuning
US9455038B2 (en) * 2014-08-20 2016-09-27 Sandisk Technologies Llc Storage module and method for using healing effects of a quarantine process
US9830219B2 (en) 2014-09-15 2017-11-28 Western Digital Technologies, Inc. Encoding scheme for 3D vertical flash memory
US9990990B2 (en) * 2014-11-06 2018-06-05 Micron Technology, Inc. Apparatuses and methods for accessing variable resistance memory device
US9378832B1 (en) * 2014-12-10 2016-06-28 Sandisk Technologies Inc. Method to recover cycling damage and improve long term data retention
US10223028B2 (en) 2014-12-22 2019-03-05 Sandisk Technologies Llc Failed bit count memory analytics
US9842662B2 (en) 2015-02-16 2017-12-12 Texas Instruments Incorporated Screening for data retention loss in ferroelectric memories
US9899102B2 (en) 2015-03-31 2018-02-20 SK Hynix Inc. Semiconductor device and operating method thereof
US20160307636A1 (en) * 2015-04-17 2016-10-20 Macronix International Co., Ltd. Method and apparatus for improving data retention and read-performance of a non-volatile memory device
TWI594239B (zh) 2015-05-27 2017-08-01 旺宏電子股份有限公司 改良非揮發性記憶體裝置之資料保留與讀取性能之方法與裝置
JP6417300B2 (ja) 2015-09-02 2018-11-07 株式会社中電工 指定範囲監視システム
US9558846B1 (en) 2015-11-04 2017-01-31 Texas Instruments Incorporated Feedback validation of arbitrary non-volatile memory data
TWI571882B (zh) * 2016-02-19 2017-02-21 群聯電子股份有限公司 平均磨損方法、記憶體控制電路單元及記憶體儲存裝置
WO2017200850A1 (en) * 2016-05-17 2017-11-23 Silicon Storage Technology, Inc. Array of three-gate flash memory cells with individual memory cell read, program and erase
EP3459114B1 (en) * 2016-05-17 2022-01-26 Silicon Storage Technology, Inc. Array of three-gate flash memory cells with individual memory cell read, program and erase
KR102051906B1 (ko) 2016-06-06 2019-12-04 도레이 카부시키가이샤 메모리 어레이, 메모리 어레이의 제조 방법, 메모리 어레이 시트, 메모리 어레이 시트의 제조 방법 및 무선 통신 장치
US10008277B2 (en) 2016-09-12 2018-06-26 Sandisk Technologies Llc Block health monitoring using threshold voltage of dummy memory cells
US10134479B2 (en) 2017-04-21 2018-11-20 Sandisk Technologies Llc Non-volatile memory with reduced program speed variation
JP6414297B1 (ja) * 2017-08-18 2018-10-31 富士通株式会社 メモリコントローラ、情報処理システム、及び不揮発性メモリの不良判断方法
US10515008B2 (en) 2017-10-25 2019-12-24 Western Digital Technologies, Inc. Performance based memory block usage
US10515694B2 (en) * 2017-11-03 2019-12-24 Silicon Storage Technology, Inc. System and method for storing multibit data in non-volatile memory
US10354729B1 (en) * 2017-12-28 2019-07-16 Micron Technology, Inc. Polarity-conditioned memory cell write operations
US10838652B2 (en) 2018-08-24 2020-11-17 Silicon Storage Technology, Inc. Programming of memory cell having gate capacitively coupled to floating gate
KR20210110376A (ko) * 2019-03-26 2021-09-07 양쯔 메모리 테크놀로지스 씨오., 엘티디. 다중 비트라인 바이어스 전압을 인가하여 비 휘발성 메모리 디바이스에서 프로그래밍하는 방법

Also Published As

Publication number Publication date
JP7121220B1 (ja) 2022-08-17
KR20220024937A (ko) 2022-03-03
EP4026126A1 (en) 2022-07-13
CN114287037A (zh) 2022-04-05
JP2022545740A (ja) 2022-10-28
EP4026127B1 (en) 2024-01-24
US11017866B2 (en) 2021-05-25
TWI766357B (zh) 2022-06-01
EP4026129A1 (en) 2022-07-13
US20210065837A1 (en) 2021-03-04
EP4026126B1 (en) 2023-07-26
CN114303198A (zh) 2022-04-08
KR20220024934A (ko) 2022-03-03
JP7238207B2 (ja) 2023-03-13
WO2021045934A1 (en) 2021-03-11
TWI750793B (zh) 2021-12-21
TW202111694A (zh) 2021-03-16
US10991433B2 (en) 2021-04-27
TW202119422A (zh) 2021-05-16
TWI721873B (zh) 2021-03-11
JP2022536213A (ja) 2022-08-12
US11205490B2 (en) 2021-12-21
WO2021045799A1 (en) 2021-03-11
WO2021045933A1 (en) 2021-03-11
US20210065817A1 (en) 2021-03-04
JP7236592B2 (ja) 2023-03-09
JP2022546088A (ja) 2022-11-02
KR20220019820A (ko) 2022-02-17
EP4026129B1 (en) 2024-02-28
CN114303199A (zh) 2022-04-08
EP4026127A1 (en) 2022-07-13
US20210065811A1 (en) 2021-03-04
KR102641647B1 (ko) 2024-02-28
CN114303199B (zh) 2022-12-27
KR102641648B1 (ko) 2024-02-28

Similar Documents

Publication Publication Date Title
TWI766357B (zh) 藉由篩選記憶體單元以提高在類比非揮發性記憶體中讀取電流穩定性之方法
JP7474876B2 (ja) ランダムテレグラフノイズを呈するメモリセルのプログラム調整による、アナログ不揮発性メモリにおける読み出し電流の安定性を改善する方法
JP7105989B2 (ja) 浮遊ゲートに容量結合されたゲートを有するメモリセルのプログラミング
TWI834164B (zh) 藉由對記憶體單元進行分組及篩選來減少非揮發性記憶體中的隨機電報雜訊的方法
US11769558B2 (en) Method of reducing random telegraph noise in non-volatile memory by grouping and screening memory cells
TWI832254B (zh) 記憶體裝置及程式化記憶體裝置的方法
US20220392543A1 (en) Method of improving read current stability in analog non-volatile memory by post-program tuning for memory cells exhibiting random telegraph noise
WO2022260692A1 (en) Method of reducing random telegraph noise in non-volatile memory by grouping and screening memory cells
CN117321689A (zh) 通过对表现出随机电报噪声的存储器单元进行编程后调谐来提高模拟非易失性存储器中的读取电流稳定性的方法