CN117321689A - 通过对表现出随机电报噪声的存储器单元进行编程后调谐来提高模拟非易失性存储器中的读取电流稳定性的方法 - Google Patents

Abstract

一种存储器设备和用于具有栅极的非易失性存储器单元的方法，该方法包括：将存储器单元编程到对应于目标读取电流及阈值电压的初始编程状态，包括将具有第一值的编程电压施加到栅极；将第一值存储在存储器中；使用施加到栅极的小于目标阈值电压的读取电压在第一读取操作中读取存储器单元以产生第一读取电流；以及响应于确定第一读取电流大于目标读取电流而使存储器单元经受附加编程。该附加编程包括：从存储器检索第一值；确定大于第一值的第二值；以及编程选定非易失性存储器单元，该编程包括将具有第二值的编程电压施加到该栅极。

Description

通过对表现出随机电报噪声的存储器单元进行编程后调谐来 提高模拟非易失性存储器中的读取电流稳定性的方法

相关专利申请

本申请要求2021年6月2日提交的美国临时申请63/196,130号和2021年9月21日提交的美国专利申请17/481,225号的权益。

技术领域

本发明涉及非易失性存储器设备，并且更具体地涉及提高读取操作期间存储器单元电流的稳定性。

背景技术

非易失性存储器设备在本领域中是公知的。参见例如美国专利7,868,375，其公开了四栅极存储器单元配置，并且以引用方式并入本文用于所有目的。具体地，本申请的图1示出了具有在硅半导体衬底12中形成的间隔开的源极区14和漏极区16的分裂栅存储器单元10。源极区14可以被称为源极线SL(因为其通常连接到同一行或列中其他存储器单元的其他源极区)，并且漏极区16通常通过位线触点28连接到位线。衬底的沟道区18被限定在源极区14/漏极区16之间。浮栅20竖直地设置在沟道区18的第一部分上方并且与该第一部分绝缘(并且控制其导电性)(并且部分地竖直地位于源极区14上方并且与其绝缘)。控制栅22竖直地设置在浮栅20上方并且与其绝缘。选择栅24竖直地设置在沟道区18的第二部分上方并且与其绝缘(并控制其电导率)。擦除栅26竖直地设置在源极区14上方并且与源极区绝缘，并且与浮栅20侧向相邻。多个此类存储器单元可以按行和列排列以形成存储器单元阵列。

将各种组合的电压施加到控制栅22、选择栅24、擦除栅26和/或源极区14/漏极区16，以对分裂栅存储器单元10进行编程(即，将电子注入到浮栅上)，擦除分裂栅存储器单元10(即，从浮栅移除电子)，以及读取分裂栅存储器单元10(即，测量或检测沟道区18的电导率以确定浮栅20的编程状态)。

分裂栅存储器单元10可以数字方式操作，其中分裂栅存储器单元10被设置为仅两种可能的状态中的一种：编程状态和擦除状态。通过在擦除栅26上施加高正电压并且可选地在控制栅22上施加负电压来擦除分裂栅存储器单元10，以引起电子从浮栅20到擦除栅26的隧穿(使浮栅20处于带更多正电荷的状态—擦除状态)。可以通过在控制栅22、擦除栅26、选择栅24和源极区14上施加正电压以及在漏极区16上施加电流来对分裂栅存储器单元10进行编程。然后，电子将沿着沟道区18从漏极区16流向源极区14，其中电子变得加速并且变热，由此它们中的一部分通过热电子注入被注入到浮栅20上(使浮栅20处于带更多负电的状态——编程状态)。可以通过在选择栅24(导通该选择栅24下方的沟道区18的一部分)和漏极区16(并且可选地在擦除栅26和/或控制栅22上)上施加正电压并且感测流过沟道区18的电流来读取分裂栅存储器单元10。如果浮栅20带正电(即，分裂栅存储器单元10被擦除)，则分裂栅存储器单元10将导通，并且电流将从漏极区16流动到源极区14(即，基于所感测的电流流动而感测到分裂栅存储器单元10处于其擦除“1”状态)。如果浮栅20带负电(即分裂栅存储器单元10被编程)，则浮栅下方的沟道区18的一部分被关断，从而阻止明显的电流流动(即，基于无或最小电流流动而感测到分裂栅存储器单元10处于其编程“0”状态)。

表1提供了擦除、编程和读取电压的非限制性示例，其中Vcc是电源电压或另外的正电压(诸如2.5V)。

表1

	WL(SG)	BL(漏极)	源极	EG	CG
						擦除	0V	0V	0V	11.5V	0V
编程	1V	1μA	4.5V	4.5V	10.5V
						读取	Vcc	0.6V	0V	0V	Vcc

分裂栅存储器单元10可以另选地以模拟方式操作，其中分裂栅存储器单元10的存储器状态(即，浮栅20上的电荷量，诸如电子数)可以在任何地方从完全擦除状态(浮栅20上的最小数目的电子)连续改变到完全编程状态(浮栅20上的最大数目的电子)，或者只是该范围的一部分。这意味着分裂栅存储器单元10的存储是模拟的，这允许对分裂栅存储器单元10阵列中的每个分裂栅存储器单元10进行非常精确和单独的调谐。另选地，分裂栅存储器单元10可以作为MLC(多级单元)来操作，其中其被配置为被编程至许多离散值(诸如16或64个不同值)中的一个值。在模拟或MLC编程的情况下，在有限的时间内或作为一系列脉冲施加编程电压，直到实现期望的编程状态。在多个编程脉冲的情况下，可以使用编程脉冲之间的中间读取操作来确定期望的编程状态是否已经实现(在这种情况下编程停止)或尚未实现(在这种情况下编程继续)。

以模拟方式或作为MLC操作的分裂栅存储器单元10可能对噪声和读取电流不稳定性更敏感，这会对分裂栅存储器单元10的准确度产生不利影响。模拟非易失性存储器设备中的读取电流不稳定性的一个来源是由位于栅极氧化物与存储器单元沟道区之间的界面和接近界面处的氧化物陷阱进行的电子捕获和发射。该栅极氧化物是将浮栅20与衬底12的沟道区18分开的绝缘层。当电子在界面陷阱上被捕获时，其减小了在读取操作期间的沟道电导率，并因此增加分裂栅存储器单元10的阈值电压Vt(即，导通分裂栅存储器单元10的沟道区18以产生预定目标电流期望的控制栅22上的最小电压，该预定目标电流以1μA为示例)。当控制栅电压处于或高于阈值电压Vt时，在源极区14和漏极区16之间创建导电路径，并且至少预定目标电流的电流流动。当控制栅电压低于阈值电压Vt时，不会产生导电路径，并且源极区14和漏极区16之间的任何电流都被视为子阈值或漏电流。在界面陷阱上被捕获的电子可以从该界面陷阱中发射出来，从而降低存储器单元的阈值电压Vt，并因此增加在读取操作期间的沟道电导率。由界面陷阱进行的电子捕获和发射的这些单电子事件表现为读取电流噪声，并且被称为随机电报噪声(RTN)。通常，由单个界面陷阱产生的RTN通过两种状态来表征：电子从界面陷阱中发射出来时的较低Vt状态(和较高读取电流状态)和电子被界面陷阱捕获时的较高Vt状态(和较低读取电流状态)。如上所描述，分裂栅存储器单元10在读取期间的不稳定性可以通过阈值电压Vt(即，对应于预定目标电流的控制栅电压)或通过在给定读取电压条件下的存储器单元电流来表征。关于存储器单元读取不稳定性如阈值电压Vt来具体描述本示例，然而，具体预期了在给定读取电压下使用存储器单元电流。

在编程期间发生的RTN可以作为编程操作的一部分被寻址。然而，RTN的一个问题是在完成存储器单元的编程之后可能发生不期望地降低存储器单元的阈值电压Vt(并因此在读取操作期间不期望地增加沟道电导率)的电子发射。因此，需要寻址模拟和MLC非易失性存储器设备(诸如但不限于分裂栅存储器单元10)中的RTN以补偿编程后的RTN。

发明内容

前述问题和需要通过一种存储器设备得到解决，该存储器设备包括：多个非易失性存储器单元，每个非易失性存储器单元包括第一栅极和控制电路。该控制电路被配置为：

将多个非易失性存储器单元中的选定非易失性存储器单元编程到初始编程状态，该初始编程状态对应于该选定非易失性存储器单元的第一栅极的阈值电压满足或超过该选定非易失性存储器单元的第一栅极的目标阈值电压，其中第一栅极的目标阈值电压对应于目标读取电流，其中该选定非易失性存储器单元的编程包括将具有第一值的编程电压施加到第一栅极，

将该第一值存储在存储器中，

使用施加到该选定非易失性存储器单元的第一栅极的读取电压在第一读取操作中读取该选定非易失性存储器单元以生成第一读取电流，该读取电压小于第一栅极的目标阈值电压，以及

响应于确定该第一读取电流大于该目标读取电流，使该选定非易失性存储器单元经受附加编程，其中该附加编程包括：

从存储器检索该第一值，

确定大于第一值的第二值，以及

编程该选定非易失性存储器单元，包括将具有第二值的编程电压施加到第一栅极。

一种对多个非易失性存储器单元中的选定非易失性存储器单元进行编程的方法，其中该多个非易失性存储器单元中的每个非易失性存储器单元包括第一栅极，该方法包括：

将该选定非易失性存储器单元编程到初始编程状态，该初始编程状态对应于达到或超过该选定非易失性存储器单元的第一栅极的目标阈值电压，其中该目标阈值电压对应于目标读取电流，其中该编程包括将具有第一值的编程电压施加到第一栅极，

将该第一值存储在存储器中，

使用施加到该选定非易失性存储器单元的第一栅极的读取电压在第一读取操作中读取该选定非易失性存储器单元以生成第一读取电流，该读取电压小于该目标阈值电压，以及

响应于确定该第一读取电流大于该目标读取电流，使该选定非易失

性存储器单元经受附加编程，其中该附加编程包括：

从存储器检索该第一值，

确定大于第一值的第二值，以及

编程该选定非易失性存储器单元，包括将具有第二值的编程电压施加到第一栅极。

通过查看说明书、权利要求书和附图，其他目的和特征将变得显而易见。

附图说明

图1是常规存储器单元的侧视横截面图。

图2是示出存储器设备的部件的图。

图3是示出用于编程存储器单元的步骤的流程图。

图4是示出用于编程后调谐存储器单元的步骤的流程图。

图5是示出用于编程后调谐存储器单元的第一另选示例步骤的流程图。

具体实施方式

本示例例示了用于在完成非易失性存储器单元(例如图1的分裂栅存储器单元10)的编程之后通过执行编程后调谐来补偿RTN以改进读取操作准确性的技术。

存储器单元编程及编程后调谐技术被实现为控制电路66的配置的一部分，控制电路66控制用于存储器阵列的各种设备元件，这可从如图2中所说明的示例存储器设备的架构来更好地理解。存储器设备包括分裂栅存储器单元10的阵列50，该阵列可以被分隔成两个单独的平面(平面A 52a和平面B 52b)。该分裂栅存储器单元10可以是图1所示的类型，在半导体衬底12中布置成多个行和列，并且因此形成在单个芯片上。与分裂栅存储器单元10的阵列50相邻的是地址解码器(例如，XDEC 54)、源线驱动器(例如，SLDRV 56)、列解码器(例如，YMUX 58)、高压行解码器(例如，HVDEC 60)和位线控制器(例如，BLINHCTL 62)，它们用于在阵列50的选定分裂栅存储器单元10的读取、编程和擦除操作期间解码地址并且向分裂栅存储器单元10的各种栅和区供应各种电压。列解码器58包括读出放大器，该读出放大器包含用于在读取操作期间测量位线上的电流的电路。控制电路66被配置为控制各种设备元件以对阵列50的选定分裂栅存储器单元10实施每一操作(编程、擦除、读取)，如本文中所描述。电荷泵CHRGPMP 64提供用于在控制电路66的控制下读取、编程和擦除阵列50的选定分裂栅存储器单元10的各种电压。控制电路66被配置为操作存储器设备以对阵列50的选定分裂栅存储器单元10进行编程、擦除和读取。作为这些操作的一部分，可以向控制电路66提供对传入数据(其为要被编程到阵列50的分裂栅存储器单元10的数据)以及在相同或不同线上提供的编程、擦除和读取命令的访问。从阵列50(即，从阵列50的选定分裂栅存储器单元10)读取的数据作为输出数据被提供。控制电路66包括诸如随机存取存储器(RAM)70之类的用于存储电压值的单独存储器，或者允许访问该单独存储器，如下文进一步描述的。

编程后调谐技术涉及控制电路66实现存储器单元初始编程，接着对在初始编程之后展现不可容许水平的读取电流不稳定性的存储器单元进行编程后调谐。首先描述存储器单元编程，接着是编程后调谐。因此，控制电路66可加载有软件(即，非暂态电子可读指令)或固件，以执行下文关于图4到图5所描述的方法，从而被配置。控制电路66可由微控制器、专用电路、处理器或它们的组合来实现。

存储器单元编程涉及使用编程电压脉冲将选定存储器单元编程到初始编程状态，其中介入读取操作以测量该存储器单元的阈值电压参数(即，施加到分裂栅存储器单元10以实现预定电平的源极/漏极电流的最小电压，称为目标电流I_目标)。该阈值电压参数是控制栅阈值电压Vtcg，其是当从控制栅22(在本文中也称为第一栅极)观察时的存储器单元的阈值电压。具体地，该控制栅阈值电压Vtcg是控制栅22上设置的电压，当将读取操作的读取电位施加到选择栅24和漏极区16时，该电压使得沟道区18成为导电路径，并从而使得通过预定水平的源极/漏极电流的沟道的读取电流(还称为目标电流(I_目标)(例如，1μA))将存储器单元视为导通。控制栅阈值电压Vtcg随分裂栅存储器单元10的编程状态而变化，但期望一旦分裂栅存储器单元10被编程为特定编程状态，控制栅阈值电压Vtcg随时间推移的任何变化就低于预定量。

如图3中的步骤1至4例示初始存储器单元编程，其被实现为将选定分裂栅存储器单元10编程到特定期望初始编程状态，使得其具有与所述特定期望初始编程状态相关联的目标控制栅阈值电压Vtcg_目标。该技术开始于步骤1，其中控制电路66编程阵列50的选定分裂栅存储器单元10。如上所述，该编程步骤涉及在有限时间内(即，在至少一个脉冲中)将编程电压施加到选定分裂栅存储器单元10，这使得将电子注入到浮栅20上。在步骤1的编程中，施加到控制栅22的电压Vcg具有控制栅编程电压Vcg_编程值。在步骤2中，执行读取操作，该读取操作涉及将读取电压从例如SLDRV 56施加到选定分裂栅存储器单元10，并且利用列解码器58和位线控制器62测量流过该选定分裂栅存储器单元10的沟道区18的电流I_读取。在该读取操作中，施加到控制栅22的电压Vcg是目标控制栅阈值电压Vtcg_目标。在步骤3中，根据步骤2的读取操作确定存储器单元的控制栅阈值电压Vtcg是否已达到或超过目标控制栅阈值电压Vtcg_目标(即，由列解码器58和位线控制器62测量的读取电流I_读取是否小于或等于目标电流I_目标，其中等于目标电流I_目标的I_读取指示存储器单元的控制栅阈值电压Vtcg达到目标控制栅阈值电压Vtcg_目标)。步骤3的读取电流I_读取在本文中也称为第二读取电流。如果确定为否(即，控制栅阈值电压Vtcg不大于或等于目标控制栅阈值电压Vtcg_目标)，那么在步骤4中，用于编程的控制栅编程电压Vcg_编程相对于在存储器单元的先前步骤1编程中所使用的控制栅编程电压而增加，并且接着使用增加的控制栅编程电压Vcg_编程重复步骤1。由控制电路66按顺序重复步骤1至4，直到在步骤3中确定存储器单元的控制栅阈值电压Vtcg已达到或超过目标控制栅阈值电压Vtcg_目标(即，读取电流I_读取小于或等于目标电流I_目标)为止。此时，存储器单元被认为编程到其期望的初始编程状态(即，编程到其目标控制栅阈值电压Vtcg_目标)。常规的编程通常在此时就结束了。

然而，如果在完成编程之后所编程的存储器单元表现出RTN，则被捕获在界面陷阱中的电子作为编程的一部分对存储器单元的测得控制栅阈值电压Vtcg做出贡献。如果电子在编程结束之后从界面陷阱发射出来/当电子在编程结束之后从界面陷阱发射出来时，则控制栅阈值电压Vtcg可能降低了超过ΔVtcg_max而低于目标控制栅阈值电压Vtcg_目标，其中ΔVtcg_max是就控制栅阈值电压Vtcg变化而言的最大可容许读取误差。控制栅阈值电压降低超过ΔVtcg_max被认为是读取操作期间不可容许的误差。因此，编程后调谐以图4中的步骤5开始，其中用于编程存储器单元的最大控制栅编程电压(本文中也称为编程电压)Vcg_编程值(本文中也称为第一值)存储于存储器中(即，用于编程特定分裂栅存储器单元的最后控制栅编程电压Vcg_编程值，即，步骤4的最后迭代，除非步骤1的初始控制栅编程电压Vcg_编程导致存储器单元的控制栅阈值电压Vtcg达到或超过目标控制栅阈值电压Vtcg_目标(即，读取电流I_读取小于或等于目标电流I_目标)，在此情况下，步骤1的初始控制栅编程电压Veg_编程为最大控制栅编程电压Vcg_编程值)。在一个示例中，如果紧接在模拟编程之后执行编程后调谐，那么用于存储最大Vcg_编程值的存储器为RAM 70。然而，如果用户打算在模拟编程之后的某一时间执行编程后调谐，那么最大控制栅编程电压Vcg_编程值可替代地存储于文件中(例如，存储于可由控制电路66存取的非易失性存储装置中)以将数据保存较长时间段。存储最大控制栅编程电压Vcg_编程值由控制电路66在发现分裂栅存储器单元10被编程到其所期望初始编程状态之后执行，如上文关于步骤3所描述。

在步骤6中，使用小于步骤2中所使用的目标控制栅阈值电压Vtcg_目标的控制栅电压Vcg来读取(本文中也称为第一读取操作)分裂栅存储器单元10。具体来说，用于此读取操作的控制栅电压Vcg为Vtcg_目标-ΔV_tcg，其中ΔV_tcg可以是，但不是必须是，控制栅阈值电压的最大容许偏差(ΔVtcg_max)。作为非限制性示例，ΔVtcg可为例如20mV。在步骤7中，根据步骤6的读取操作确定读取电流I_读取是否大于目标读取电流I_目标。步骤6的读取电流I_读取在本文中也称为第一读取电流。如果存储器单元不表现出编程后不可容许的RTN，则在步骤6的读取操作期间控制栅电压Vcg的小幅下降ΔV_tcg应当使读取电流I_读取降低到I_目标以下或更往下，并且步骤7的确定应当为否，即否定的。在此情况下，可认为存储器单元经适当编程且不需要编程后调谐。然而，如任选步骤8中所指示，可重复步骤6及步骤7一次或多次(其中重复读取操作在本文中也称为第二读取操作)，由此不管发生多少先前否定确定，如果在步骤7中存在肯定确定，那么该存储器单元将经受另一轮编程，如下文将描述。即使步骤7中的结果最初是否定的，重复步骤6至7也是有利的，因为电子可能不必在第一读取之前从陷阱发射，而是可以在第一读取之后从陷阱发射，并且如果在第一读取操作之后存在电子发射，则步骤7中的“是”或“肯定”确定可以发生在随后的读取操作中。

如果存储器单元确实表现出不可容许的RTN，并且如果在该读取操作之前或期间存在界面陷阱电子发射，则存储器单元的控制栅阈值电压Vtcg将下降，从而使得读取电流I_读取升高。如果电流的上升超过I_目标，那么步骤7的确定将为“是”，即为“肯定”，并且选定分裂栅存储器单元10经受在步骤9处开始的另一轮编程，其中检索在步骤5中(即，在RAM 70(或其它存储器))中存储的最大控制栅编程电压Vcg_编程值。在准备用于编程时(见步骤10)增加所检索的控制栅编程电压Vcg_编程值(例如，通过确定增加值的控制栅编程电压Vcg_编程，该增加值在本文中也称为第二值)，并且将所确定的增加的控制栅编程电压Vcg_编程值存储于RAM 70(或其它存储器)中(见步骤11)。接着在步骤12中使用增加的控制栅编程电压Vcg_编程值来编程存储器单元(类似于上文所描述的步骤1)。然后，该过程返回到步骤6，其中如上文关于步骤6所描述再次读取存储器单元，接着进行如上文所描述的步骤7的确定。如果在步骤7中的后续确定为“是”，即肯定的，则再次执行步骤9至12，随后进行步骤6中的另一读取和步骤7中的确定。如果在步骤7中的后续确定为“否”，即否定的，则编程后调谐可结束，或可如任选步骤8中所指示重复步骤6至7一次或多次，即使步骤9至12可能已执行一次或多次。对读取和确定操作的次数(步骤6至7)以及编程的轮数(步骤9至12)没有限制。步骤6至7和9至12重复的次数可以由用户通过考虑期望的编程时间来定义。编程后调谐过程还可在编程后调谐的先前实例之后的时间重复，在此情况下，增加的控制栅编程电压Vcg_编程值可存储于可由控制电路66存取的更永久存储器中，诸如硬盘驱动器或其它非易失性存储装置中，以供更长期存储。

上述技术的优点在于，如果存储器单元在最初完成编程之后展现不可容许的RTN，那么其将仍以比原本情况更深度地编程结束(即，展现较高控制栅阈值电压Vtcg)，使得控制栅阈值电压Vtcg将不会从目标控制栅阈值电压Vtcg_目标变化不期望的量。通过利用上述技术，即使发生电子发射，分裂栅存储单元10的控制栅阈值电压Vtcg也不太可能下降到目标控制栅阈值电压Vtcg_目标以下超过ΔVtcg的容限电平的量。这是因为分裂栅存储器单元10越深度地编程到高于Vtcg_目标，未来的读取操作将越准确地反映存储器单元在ΔVtcg变化的容限电平内的期望编程状态。

图5例示第一另选示例，其为与上文所述且在图3至图4中描绘的方法相同的方法，且将不再描述，不同之处在于，在步骤6之前添加步骤6A，并且在步骤12之后，过程返回到步骤6A而非步骤6。具体来说，在步骤6中读取存储器单元之前，在控制电路66的控制下将负电压从(例如)SLDRV 56施加到存储器单元(例如，施加到存储器单元的任何非浮动栅，诸如控制栅22、擦除栅26和/或选择栅24)，其中该负电压是相对于衬底12的电位界定的。施加到分裂栅存储器单元10的该负电压在分裂栅存储器单元10的栅极氧化物上引起电场应力，以刺激电子从界面和接近界面的氧化物陷阱脱离俘获(发射)。在一个示例中，将负电压施加到控制栅22，但附加地或另选地，可将负电压施加到电容地耦合到浮栅20的任何栅极或端子。因此，对于具有产生RTN的氧化物陷阱的分裂栅存储器单元10，负电压将有助于刺激电子脱离俘获，将控制栅阈值电压Vtcg设置为较低阈值电压Vt状态，并且增加了步骤7的确定将为肯定的可能性(并且因此存储器单元将经受附加编程)。由于RTN具有不稳定的性质，因此有缺陷的存储器单元即使在步骤6的读取操作期间也可能保持在一个控制栅阈值电压Vtcg状态，并且由此将无法正确识别其是否进行步骤9至12的附加编程。因此，在步骤6的读取操作之前施加负电压(例如，-1V到-7V)可刺激具有RTN的存储器单元表现出较低控制栅阈值电压Vtcg状态，从而在步骤7中被识别以进行附加编程，从而提高编程效率和准确性。存在一些特征时间，在这些特征时间期间，存储器单元在所施加电压应力移除之后保持存储器单元在该所施加电压应力下获得的控制栅阈值电压Vtcg状态。因此，步骤6A的负电压施加和步骤6的读取操作之间的延迟在一个示例中不长于典型的电子捕获和发射时间(例如，室温下为100ms)，否则在步骤6的读取操作之前施加步骤6A的负电压可能没那么有效。

应当理解，上述内容不限于上述的和在本文中示出的示例，而是涵盖落在任何权利要求书的范围内的任何和所有变型形式。例如，本文中对示例和发明的任何提及并不旨在限制任何权利要求书或权利要求术语的范围，而是仅涉及可由这些权利要求中的一项或多项权利要求涵盖的一个或多个特征。上文所述的材料、工艺和数值的示例仅为示例，而不应视为限制权利要求书。另外，如从任何权利要求和本说明书显而易见的，并非所有方法步骤都需要按所示或所要求的具体顺序执行(除非另有说明)。上述技术中所使用的阈值电压Vtcg的示例为从控制栅22查看的存储器单元的阈值电压。然而，从分裂栅存储器单元10中非浮接的任何一个或多个栅极查看，上述技术可以相对于阈值电压Vt实现。

此外，以上描述可以在具有比图1中的那些栅极更少的栅极(例如，没有擦除栅和/或控制栅与选择栅结合)的存储器单元阵列中实现。

Claims (20)

1.一种存储器设备，所述存储器设备包括：

多个非易失性存储器单元，每个非易失性存储器单元包括第一栅极；和

控制电路，所述控制电路被配置为：

将所述多个非易失性存储器单元中的选定非易失性存储器单元编程到初始编程状态，所述初始编程状态对应于所述选定非易失性存储器单元的所述第一栅极的阈值电压满足或超过所述选定非易失性存储器单元的所述第一栅极的目标阈值电压，其中所述第一栅极的所述目标阈值电压对应于目标读取电流，其中所述选定非易失性存储器单元的所述编程包括将具有第一值的编程电压施加到所述第一栅极，

将所述第一值存储在存储器中，

使用施加到所述选定非易失性存储器单元的所述第一栅极的读取电压在第一读取操作中读取所述选定非易失性存储器单元以生成第一读取电流，所述读取电压小于所述第一栅极的所述目标阈值电压，以及

响应于确定所述第一读取电流大于所述目标读取电流，使所述选定非易失性存储器单元经受附加编程，其中所述附加编程包括：

从所述存储器检索所述第一值，

确定大于所述第一值的第二值，以及

编程所述选定非易失性存储器单元，包括将具有所述第二值的编程电压施加到所述第一栅极。

2.根据权利要求1所述的存储器设备，其中所述控制电路被配置为将所述第二值存储在所述存储器中。

3.根据权利要求1所述的存储器设备，其中所述多个非易失性存储器单元中的每个非易失性存储器单元包括：

间隔开的源极区和漏极区，所述间隔开的源极区和漏极区形成于半导体衬底中，其中所述衬底的沟道区在所述源极区和所述漏极区之间延伸；

浮栅，所述浮栅竖直地设置在所述沟道区的第一部分上方并且与所述第一部分绝缘；和

选择栅，所述选择栅竖直地设置在所述沟道区的第二部分上方并且与所述第二部分绝缘；

其中对于所述多个非易失性存储器单元中的每个非易失性存储器单元，所述第一栅极竖直地设置在所述浮栅上方并且与所述浮栅绝缘。

4.根据权利要求3所述的存储器设备，其中所述多个非易失性存储器单元中的每个非易失性存储器单元包括：

擦除栅，所述擦除栅设置在所述源极区上方并且与所述源极区绝缘。

5.根据权利要求1所述的存储器设备，其中所述控制电路被配置为通过以下方式将所述选定非易失性存储器单元编程到所述初始编程状态：

向所述选定非易失性存储器单元施加至少一个第一编程电压脉冲；

使用施加到所述选定非易失性存储器单元的所述第一栅极的读取电压读取所述选定非易失性存储器单元以生成第二读取电流，所述读取电压等于所述第一栅极的所述目标阈值电压；以及

响应于确定所述第二读取电流不小于或等于所述目标读取电流，向所述选定非易失性存储器单元施加至少一个第二编程电压脉冲。

6.根据权利要求5所述的存储器设备，其中所述至少一个第一编程电压脉冲包括施加到所述第一栅极的第一编程电压，并且所述至少一个第二编程电压脉冲包括施加到所述第一栅极的大于所述第一编程电压的第二编程电压。

7.根据权利要求1所述的存储器设备，其中所述控制电路被配置为：

响应于确定在所述第一读取操作中所述第一读取电流不大于所述目标读取电流，使用施加到所述选定非易失性存储器单元的所述第一栅极的读取电压在执行的第二读取操作中读取所述选定非易失性存储器单元以生成第二读取电流，所述读取电压小于所述目标阈值电压，以及

响应于确定所述第二读取电流大于所述目标读取电流，使所述选定非易失性存储器单元经受所述附加编程；以及

响应于确定所述第二读取电流不大于所述目标读取电流，不使所述选定非易失性存储器单元经受所述附加编程。

8.根据权利要求1所述的存储器设备，其中所述控制电路被配置为在将所述选定非易失性存储器单元编程到所述初始编程状态之后并且在所述第一读取操作之前，向所述选定非易失性存储器单元的非浮动栅施加负电压。

9.根据权利要求1所述的设备，其中所述控制电路被配置为在将所述一个非易失性存储器单元编程到所述初始编程状态之后并且在所述第一读取操作之前，向所述一个非易失性存储器单元的所述第一栅极施加负电压。

10.根据权利要求7所述的存储器设备，其中所述控制电路被配置为：

在将所述选定非易失性存储器单元编程到所述初始编程状态之后并且在所述第一读取操作之前，向所述选定非易失性存储器单元的所述第一栅极施加负电压；以及

在确定在所述第一读取操作中所述第一读取电流不大于所述目标读取电流之后并且在所述第二读取操作之前，向所述选定非易失性存储器单元的所述第一栅极施加负电压。

11.一种对多个非易失性存储器单元中的选定非易失性存储器单元进行编程的方法，其中所述多个非易失性存储器单元中的每个非易失性存储器单元包括第一栅极，所述方法包括：

将所述选定非易失性存储器单元编程到初始编程状态，所述初始编程状态对应于达到或超过所述选定非易失性存储器单元的所述第一栅极的目标阈值电压，其中所述目标阈值电压对应于目标读取电流，其中所述编程包括将具有第一值的编程电压施加到所述第一栅极，

将所述第一值存储在存储器中，

使用施加到所述选定非易失性存储器单元的所述第一栅极的读取电压在第一读取操作中读取所述选定非易失性存储器单元以生成第一读取电流，所述读取电压小于所述目标阈值电压，以及

响应于确定所述第一读取电流大于所述目标读取电流，使所述选定非易失性存储器单元经受附加编程，其中所述附加编程包括：

从所述存储器检索所述第一值，

确定大于所述第一值的第二值，以及

编程所述选定非易失性存储器单元，包括将具有所述第二值的编程电压施加到所述第一栅极。

12.根据权利要求11所述的方法，所述方法包括：

将所述第二值存储在所述存储器中。

13.根据权利要求11所述的方法，其中所述多个非易失性存储器单元中的每个非易失性存储器单元还包括：

间隔开的源极区和漏极区，所述间隔开的源极区和漏极区形成于半导体衬底中，其中所述衬底的沟道区在所述源极区和所述漏极区之间延伸；

浮栅，所述浮栅竖直地设置在所述沟道区的第一部分上方并且与所述第一部分绝缘；和

选择栅，所述选择栅竖直地设置在所述沟道区的第二部分上方并且与所述第二部分绝缘；

其中对于所述多个非易失性存储器单元中的每个非易失性存储器单元，所述第一栅极竖直地设置在所述浮栅上方并且与所述浮栅绝缘。

14.根据权利要求13所述的方法，其中所述多个非易失性存储器单元中的每个非易失性存储器单元还包括：

擦除栅，所述擦除栅设置在所述源极区上方并且与所述源极区绝缘。

15.根据权利要求11所述的方法，其中将所述选定非易失性存储器单元编程到所述初始编程状态包括：

向所述选定非易失性存储器单元施加至少一个第一编程电压脉冲；

使用施加到所述选定非易失性存储器单元的所述第一栅极的读取电压读取所述选定非易失性存储器单元以生成第二读取电流，所述读取电压等于所述目标阈值电压；以及

响应于确定所述第二读取电流大于所述目标读取电流，向所述选定非易失性存储器单元施加至少一个第二编程电压脉冲。

16.根据权利要求15所述的方法，其中所述至少一个第一编程电压脉冲包括施加到所述第一栅极的第一编程电压，并且所述至少一个第二编程电压脉冲包括施加到所述第一栅极的大于所述第一编程电压的第二编程电压。

17.根据权利要求11所述的方法，所述方法包括：

响应于确定在所述第一读取操作中所述第一读取电流不大于所述目标读取电流，使用施加到所述选定非易失性存储器单元的所述第一栅极的读取电压在执行的第二读取操作中读取所述选定非易失性存储器单元以生成第二读取电流，所述读取电压小于所述目标阈值电压，以及

响应于确定所述第二读取电流大于所述目标读取电流，使所述选定非易失性存储器单元经受所述附加编程；以及

响应于确定所述第二读取电流不大于所述目标读取电流，不使所述选定非易失性存储器单元经受所述附加编程。

18.根据权利要求11所述的方法，所述方法还包括：

在将所述选定非易失性存储器单元编程到所述初始编程状态之后并且在所述第一读取操作之前，向所述选定非易失性存储器单元的非浮栅施加负电压。

19.根据权利要求11所述的方法，所述方法还包括：

在将所述一个非易失性存储器单元编程到所述初始编程状态之后并且在所述第一读取操作之前，向所述一个非易失性存储器单元的所述第一栅极施加负电压。

20.根据权利要求17所述的方法，所述方法包括：

在将所述选定非易失性存储器单元编程到所述初始编程状态之后并且在所述第一读取操作之前，向所述选定非易失性存储器单元的所述第一栅极施加负电压；以及

在确定在所述第一读取操作中所述第一读取电流不大于所述目标读取电流之后并且在所述第二读取操作之前，向所述选定非易失性存储器单元的所述第一栅极施加负电压。