TWI832254B - 記憶體裝置及程式化記憶體裝置的方法 - Google Patents

記憶體裝置及程式化記憶體裝置的方法 Download PDF

Info

Publication number
TWI832254B
TWI832254B TW111119037A TW111119037A TWI832254B TW I832254 B TWI832254 B TW I832254B TW 111119037 A TW111119037 A TW 111119037A TW 111119037 A TW111119037 A TW 111119037A TW I832254 B TWI832254 B TW I832254B
Authority
TW
Taiwan
Prior art keywords
memory cell
volatile memory
gate
read
voltage
Prior art date
Application number
TW111119037A
Other languages
English (en)
Other versions
TW202314724A (zh
Inventor
維多 馬克夫
亞歷山大 柯多夫
Original Assignee
美商超捷公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/481,225 external-priority patent/US20220392543A1/en
Application filed by 美商超捷公司 filed Critical 美商超捷公司
Publication of TW202314724A publication Critical patent/TW202314724A/zh
Application granted granted Critical
Publication of TWI832254B publication Critical patent/TWI832254B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5613—Multilevel memory cell with additional gates, not being floating or control gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/04—Nonvolatile memory cell provided with a separate control gate for erasing the cells, i.e. erase gate, independent of the normal read control gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Computer Hardware Design (AREA)

Abstract

一種記憶體裝置及一種用於具有一閘極的一非揮發性記憶體單元之方法，該方法包括將該記憶體單元程式化至對應於一目標讀取電流及一臨界電壓的一初始程式化狀態，其包括施加具有一第一數值的一程式化電壓至該閘極；儲存該第一數值在一記憶體中；在一第一讀取操作中使用施加至該閘極之小於該目標臨界電壓的一讀取電壓來讀取記憶體單元以產生一第一讀取電流；以及回應該第一讀取電流大於該目標讀取電流的確定，使該記憶體單元經歷附加程式化。該附加程式化包括從該記憶體擷取該第一數值；確定大於該第一數值的一第二數值；以及程式化該被選非揮發性記憶體單元，其包括施加具有該第二數值的一程式化電壓至該閘極。

Description

記憶體裝置及程式化記憶體裝置的方法
[相關申請案]本申請案主張2021年6月2日提出之美國臨時申請案第63/196,130號及2021年9月21日提出之美國專利申請案第17/481,225號的優先權。
本發明係有關於非揮發性記憶體裝置，以及更具體地，係有關於改善讀取操作期間記憶體單元電流的穩定性。
非揮發性記憶體裝置在本技藝中係眾所周知的。參見例如美國專利第7,868,375號，此專利揭露一種4-閘極記憶體單元配置，並且在此出於所有目的以提及方式將其併入本文。具體地，本申請案的圖1說明一種分離閘極記憶體單元10，其在矽半導體基板12中形成有間隔開的源極區域及汲極區域14/16。源極區域14可以稱為源極線SL(因為它通常連接至同一列或行中的其它記憶體單元的其它源極區域)，而汲極區域16通常藉由位元線接點28連接至位元線。基板的通道區域18被界定在源極區域及汲極區域14/16之間。浮動閘極20垂直地設置在通道區域18的第一部分上方且與通道區域18的第一部分絕緣(以及控制其導電率)(並且部分垂直地設置在源極區域14上方且與源極區域14絕緣)。控制閘極22垂直地設置在浮動閘極20上方且與浮動閘極20絕緣。選擇閘極24垂直地設置在通道區域18的第二部分上方且與通道區域18的第二部分絕緣(以及控制其導電率)。抹除閘極26垂直地設置在源極區域14上方且與源極區域14絕緣並且橫向地鄰近浮動閘極20。複數個這樣的記憶體單元可以排列成列與行來形成記憶體單元陣列。
將各種電壓組合施加至控制閘極 22、選擇閘極 24、抹除閘極26及/或源極區域及汲極區域14/16，以對分離閘極記憶體單元10 進行程式化(亦即，將電子注入至浮動閘極上)；抹除分離閘極記憶體單元10(亦即，從浮動閘極移除電子)；以及讀取分離閘極記憶體單元10(亦即，測量或偵測通道區域18的導電率，以判定浮動閘極20的程式化狀態)。
分離閘極記憶體單元10可以以數位方式操作，其中將分離閘極記憶體元10設定為僅有的兩種可能狀態中之一：程式化狀態及抹除狀態。分離閘極記憶體單元10藉由在抹除閘極 26 上施加高正電壓以及在控制閘極22上可選地施加負電壓來進行抹除，以導致電子從浮動閘極20隧穿至抹除閘極 26(使浮動閘極20處於帶更正電的狀態—抹除狀態)。分離閘極記憶體單元10可以藉由在控制閘極22、抹除閘極26、選擇閘極24及源極區域14上施加正電壓以及在汲極區域16上施加電流來進行程式化。然後，電子會在被加速及加熱的情況下從汲極區域16沿著通道區域18流向源極區域14，由此它們中的一些電子藉由熱電子注入被注入至浮動閘極20上(使浮動閘極20處於帶更負電的狀態—程式化狀態)。分離閘極記憶體單元10可以藉由在選擇閘極24上施加正電壓(導通選擇閘極24下方之通道區域18的部分)及在汲極區域16(並且可選地在抹除閘極26及/或控制閘極22上)上施加正電壓以及感測通過通道區域18的電流來進行讀取。如果浮動閘極20帶正電(亦即，分離閘極記憶體單元10被抹除)，則分離閘極記憶體單元10將導通，並且電流將從汲極區域16流向源極區域14(亦即，分離閘極記憶體單元10根據感測的電流被感測為處於其抹除狀態「1」)。 如果浮動閘極20帶負電(亦即，分離閘極記憶體單元10被程式化)，則在浮動閘極20下方之通道區域18的部分被關斷，從而防止明顯的電流(亦即，分離閘極記憶體單元10根據沒有或最小的電流被感測為處於其程式化狀態「0」)。
表 1 提供抹除、程式化及讀取電壓的非限制性示例，其中 Vcc 是電源電壓或其它正電壓，例如，2.5V。 表1
   WL(SG) BL(汲極) 源極 EG CG
抹除 0V 0V 0V 11.5V 0V
程式化 1V 1 A 4.5V 4.5V 10.5V
讀取 Vcc 0.6V 0V 0V Vcc
分離閘極記憶體單元10可以交替地以類比方式操作，其中分離閘極記憶體單元10的記憶狀態(亦即，浮動閘極20上的電荷量，例如，電子數)可以連續地改變到從完全抹除狀態(浮動閘極20上的最小電子數)至完全程式化狀態(浮動閘極 20上的最大電子數)的任何位置，或者只是這個範圍的一部分。這表示分離閘極記憶體單元10的儲存是類比的，這允許對分離閘極記憶體單元10的陣列中之每個分離閘極記憶體單元10進行非常精確及單獨的調整。或者，分離閘極記憶體單元10可以被操作為MLC(多層單元)，其中它配置成被程式化為許多離散值(例如，16 或 64 個不同的值)中之一。在類比或 MLC 程式化的情況下，程式化電壓被施加達一段有限時間或者被施加為一連串脈衝，直到達到期望的程式化狀態為止。 在多個程式化脈衝的情況下，程式化脈衝之間的介入讀取操作可用於判定已經達到期望的程式化狀態(在這種情況下程式化停止)或尚未達到期望的程式化狀態(在這種情況下程式化繼續)。
以類比方式或作為MLC來操作的分離閘極記憶體單元10 可能對雜訊及讀取電流不穩定性更敏感，這可能對分離閘極記憶體單元10的準確性產生不利影響。類比非揮發性記憶體裝置中之讀取電流不穩定性的一個來源是位於閘極氧化物與記憶體單元通道區域之間的介面及近介面處的氧化物陷阱對電子的捕獲及發射。閘極氧化物是使浮動閘極20與基板12的通道區域18隔開的絕緣層。當電子被捕獲在介面陷阱上時，它會在讀取操作期間減少通道導電率，從而增加 分離閘極記憶體單元10的臨界值電壓Vt(亦即，控制閘極22上用於導通分離閘極記憶體單元10的通道區域18以產生預定的目標電流(例如，1 A)所需的最小電壓)。當控制閘極電壓等於或高於臨界電壓Vt時，在源極區域14與汲極區域16之間形成導電路徑，並且至少為預定的目標電流之電流流動。當控制閘極電壓低於臨界電壓Vt時，不產生導電路徑，並且在源極區域14與汲極區域16之間的任何電流被認為是次臨界或漏電流。在介面陷阱上捕獲的電子可以從介面陷阱被發射，這減少記憶體單元的臨界電壓Vt，從而在讀取操作期間增加通道導電率。這些由介面陷阱捕獲及發射電子的單電子事件表現為讀取電流雜訊且稱為隨機電報雜訊(RTN)。通常，由單個介面陷阱產生的 RTN 之特徵在於兩種狀態：當從介面陷阱發射電子時的較低Vt 狀態(及較高讀取電流狀態)以及當由介面陷阱捕獲電子時的較高Vt 狀態(及較低讀取電流狀態)。如上所述，在讀取期間分離閘極記憶體單元10的不穩定性之特徵可以在於：臨界電壓Vt(亦即，對應於預定的目標電流之控制閘極電壓)或在給定讀取電壓條件下的記憶體單元電流。關於記憶體單元讀取不穩定性，本實例以臨界電壓Vt來進行具體描述，然而，特別考慮在給定讀取電壓下使用記憶體單元電流。
程式化期間發生的RTN 可以稱為程式化操作的一部分。然而，RTN的一個問題是，在完成記憶體單元的程式化之後，可能會發生不期望地減少記憶體單元的臨界電壓Vt(並且因此，不期望地增加讀取操作期間的通道導電率)的電子發射。 因此，需要解決類比及MLC非揮發性記憶體裝置(例如，分離閘極裂柵存儲單元10，但不限於此)中的RTN，以補償後程式化RTN。
上述問題及需求由一種包括複數個非揮發性記憶體單元的記憶體裝置來解決，每個非揮發性記憶體單元包括一第一閘極及一控制電路。該控制電路配置成： 將該複數個非揮發性記憶體單元中的一被選非揮發性記憶體單元程式化至一初始程式化狀態，該初始程式化狀態對應於該被選非揮發性記憶體單元的該第一閘極之一臨界電壓，該臨界電壓達到或超過該被選非揮發性記憶體單元的該第一閘極之一目標臨界電壓，其中該第一閘極的該目標臨界電壓對應於一目標讀取電流，其中該被選非揮發性記憶體單元的程式化包括施加具有一第一數值的一程式化電壓至該第一閘極； 儲存該第一數值在一記憶體中； 在一第一讀取操作中使用施加至該被選非揮發性記憶體單元的該第一閘極之一讀取電壓來讀取該被選非揮發性記憶體單元以產生一第一讀取電流，該讀取電壓小於該第一閘極的該目標臨界電壓；以及 回應該第一讀取電流大於該目標讀取電流的確定，使該被選非揮發性記憶體單元經歷附加程式化，其中該附加程式化包括： 從該記憶體擷取該第一數值； 確定大於該第一數值的一第二數值；以及 程式化該被選非揮發性記憶體單元，其包括施加具有該第二數值的一程式化電壓至該第一閘極。
一種程式化複數個非揮發性記憶體單元中的一被選非揮發性記憶體單元之方法，其中該複數個非揮發性記憶體單元中的每個包括一第一閘極，該方法包括： 將該被選非揮發性記憶體單元程式化至一初始程式化狀態，該初始程式化狀態對應於達到或超過該被選非揮發性記憶體單元的該第一閘極之一目標臨界電壓，其中該目標臨界電壓對應於一目標讀取電流，其中該程式化包括施加具有一第一數值的一程式化電壓至該第一閘極； 儲存該第一數值在一記憶體中； 在一第一讀取操作中使用施加至該被選非揮發性記憶體單元的該第一閘極之一讀取電壓來讀取該被選非揮發性記憶體單元以產生一第一讀取電流，該讀取電壓小於該目標臨界電壓；以及 回應該第一讀取電流大於該目標讀取電流的確定，使該被選非揮發性記憶體單元經歷附加程式化，其中該附加程式化包括： 從該記憶體擷取該第一數值； 確定大於該第一數值的一第二數值；以及 程式化該被選非揮發性記憶體單元，其包括施加具有該第二數值的一程式化電壓至該第一閘極。
藉由閱讀說明書、請求項及附圖，其它目的及特徵將變得顯而易見。
本實例說明一種在非揮發性記憶體單元(例如，圖1的分離閘極記憶體單元10)的程式化之後藉由實施後程式化調諧來補償RTN以提高讀取操作準確性的技術。
記憶體單元程式化及後程式化調諧技術被實施為控制電路66的配置之一部分，控制電路66控制記憶體陣列的各種裝置元件，這些裝置元件可以從圖2所示之實例記憶體裝置的架構獲得更佳的理解。記憶體裝置包括分離閘極記憶體單元10的陣列50，其可以被分隔成兩個單獨的平面(平面A 52a及平面B 52b)。分離閘極記憶體單元10可以是圖1所示的類型，在半導體基板12中排列成複數個列與行，因此形成在單個晶片上。與分離閘極記憶體單元10的陣列50相鄰的是位址解碼器(例如，XDEC 54)、源極線驅動器(例如，SLDRV 56)、行解碼器(例如，YMUX 58)、高電壓列解碼器(例如，HVDEC 60)以及位元線控制器(例如，BLINHCTL 62)，它們用於在陣列50的被選分離閘極記憶體單元10的讀取、程式化及抹除操作期間解碼位址並提供各種電壓至分離閘極記憶體單元10的各種閘極及區域。行解碼器58包括感測放大器，感測放大器包含用於在讀取操作期間測量位元線上的電流之電路。控制電路66配置成控制各種裝置元件，以在如本文所述之陣列50的被選分離閘極記憶體單元10上實施每個操作(程式化、抹除、讀取)。電荷泵(CHRGPMP)64在控制電路66的控制下提供用於讀取、程式化及抹除陣列50的被選分離閘極記憶體單元10之各種電壓。控制電路66配置成操作記憶體裝置，以程式化、抹除及讀取陣列50的被選分離閘極記憶體單元10。作為這些操作的一部分，控制電路66可以對輸入使用者資料與在相同或不同線上提供的程式化、抹除及讀取命令一起進行存取，其中使用者資料是要被程式化到陣列50的被選分離閘極記憶體單元10的資料。提供從陣列50(亦即，從陣列50的被選分離閘極記憶體單元10)讀取的資料作為輸出資料。控制電路66包括或具有對諸如隨機存取記憶體(RAM)70的單獨記憶體之存取，以便如下文所進一步描述來儲存電壓值。
後程式化調諧技術包含控制電路66實施記憶體單元初始程式化，接著是對在初始程式化之後呈現不可容忍位準的讀取電流不穩定性之記憶體單元實施後程式化調諧。先描述記憶體單元程式化，然後描述後程式化調諧。 因此，控制電路66可以加載有軟體(亦即，非暫態性電子可讀取指令)或韌體，以執行下面關於圖4至5所描述的方法，從而被配置。控制電路66可以由微控制器、專用電路、處理器或其組合來實現。
記憶體單元程式化包含使用程式化電壓脈衝將被選記憶體單元程式化到初始程式化狀態，並且有介入讀取操作，以測量記憶體單元10的臨界電壓參數(亦即，施加最小電壓至分離閘極記憶體單元10，以實現預定位準的源極/汲極電流，稱為目標電流I target)。臨界電壓參數是控制閘極臨界電壓Vtcg，它是從控制閘極22(在此亦稱為第一閘極)觀看到之記憶體單元的臨界電壓。具體地，控制閘極臨界電壓 Vtcg是施加在控制閘極22 上的電壓，其導致通道區域18成為導電路徑，因而導致通過通道之讀取電流為預定位準的源極/汲極電流，亦稱為目標電流I target(例如，1 A)，以認為在施加讀取操作的讀取電位至選擇閘極24及汲極16時導通記憶體單元。控制閘極臨界電壓Vtcg隨著分離閘極記憶體單元10的程式化狀態而變化，但是希望一旦分離閘極記憶體儲單元10被程式化到特定的程式化狀態，控制閘極臨界電壓Vtcg隨時間的任何變化低於預定量。
以圖3中的步驟1至4來說明初始記憶體單元程式化，其被實施以將被選分離閘極記憶體單元10程式化到特定的期望初始程式化狀態，使得它具有與那個特定期望初始程式化狀態相關聯的目標控制閘極臨界電壓Vtcg target。此技術從步驟1中控制電路66 對陣列50的被選分離閘極記憶體單元10進行程式化開始。如上所述，此程式化步驟包含將程式化電壓施加至被選分離閘極記憶體單元10達一段有限時間(亦即，至少一個脈衝)，這導致將電子注入至浮動閘極20上。在步驟1的程式化中，施加至控制閘極22的電壓Vcg具有控制閘極程式化電壓Vcg program值。在步驟2中，執行讀取操作，其包含將讀取電壓從例如SLDRV 56施加至被選分離閘極記憶體單元10，並且用行解碼器58及位元線控制器62來測量流過被選分離閘極記憶體單元10的通道區域18之電流I read。在此讀取操作中，施加至控制閘極22的電壓Vcg是目標控制閘極臨界電壓Vtcg target。在步驟3中，根據步驟2的讀取操作，判定記憶體單元的控制閘極臨界電壓Vtcg是否已達到或超過目標控制閘極臨界電壓Vtcg target(亦即，由行解碼器58及位元線控制器62測量的讀取電流I read是否小於或等於目標電流I target，其中I read等於目標電流I target表示記憶體單元的控制閘極臨界電壓Vtcg達到目標控制閘極臨界電壓Vtcg target)。步驟3的讀取電流I read在本文中亦稱為第二讀取電流。如果判定為否(亦即，控制閘極臨界電壓Vtcg不大於或等於目標控制閘極臨界電壓Vtcg target)，則在步驟4中，相對於在記憶體單元的先前步驟1程式化中使用的電壓增加用於程式化的控制閘極程式化電壓Vcg program，然後使用增加的控制閘極程式化電壓Vcg program來重複步驟1。控制電路66依序重複步驟1至4，直到在步驟3中判定記憶體單元的控制閘極臨界電壓Vtcg已達到或超過目標控制閘極臨界電壓Vtcg target(亦即，讀取電流I read小於或等於目標電流I target)為止。 此時，認為記憶體單元被程式化到其所需的程式化狀態(亦即，其目標控制閘極臨界電壓Vtcg target)。傳統程式化通常在此時間點結束。
然而，如果在完成程式化之後，經程式化的記憶體單元呈現RTN，則作為程式化的一部分，在介面陷阱上捕獲的電子對記憶體單元的測量控制閘極臨界電壓Vtcg有貢獻。 如果/當在程式化已結束之後，從介面陷阱發射電子(時)，(則)控制閘極臨界電壓Vtcg可能會下降低於目標控制閘極臨界電壓Vtcg target達 Vtcg max以上，其中 Vtcg max在控制閘極臨界電壓Vtcg變化方面是最大可容忍讀取誤差。超過 Vtcg max的控制閘極臨界電壓降被認為是後續讀取操作期間不可容忍的誤差。因此，後程式化調諧從圖4中的步驟5開始，其中用於對記憶體單元進行程式化的最大控制閘極程式化電壓Vcg program值(在本文中亦稱為第一數值)(在本文中亦稱為程式化電壓)儲存在記憶體中(亦即，用於程式化特定分離閘極記憶體單元的最後控制閘極程式化電壓Vcg program值，即步驟 4的最後一次疊代，除非步驟 1 的初始控制閘極程式化電壓Vcg program導致記憶體單元的控制閘極臨界電壓Vtcg達到或超過目標控制閘極臨界電壓Vtcg target(亦即，讀取電流I read小於或等於目標電流I target)，在這種情況下，步驟1的初始控制閘極程式化電壓Vcg program為最大控制閘極程式化電壓Vcg program值)。在一個實例中，如果正好在類比程式化之後執行後程式化調諧，則用於儲存最大Vcg program值的記憶體是RAM 70。然而，如果使用者意欲在類比程式化之後的某個時間執行後程式化調諧，則可以將最大控制閘極程式化電壓Vcg program值儲存在檔案中(例如，儲存在可由控制電路66存取的非揮發性儲存器中)來作為替代，以將資料保存更長的時間。在如步驟3所示發現分離閘極記憶體單元10被程式化至其期望的初始程式化狀態之後，由控制電路66執行最大控制閘極程式化電壓Vcg program值的儲存。
在步驟6中，使用小於在步驟2中使用之目標控制閘極臨界電壓Vtcg target的控制閘極電壓Vcg來讀取分離閘極記憶體單元10(在本文中亦稱為第一讀取操作)。具體地，用於此讀取操作的控制閘極電壓Vcg為Vtcg target- Vtcg，其中 Vtcg可以是但不必是控制閘極臨界電壓的最大可容忍偏差( Vtcg max)。作為一個非限制性實例， Vtcg可以是例如20mV。在步驟7中，根據步驟6的讀取操作判定讀取電流I read是否大於目標讀取電流I target。步驟6的讀取電流I read在本文中亦稱為第一讀取電流。如果記憶體單元沒有呈現後程式化不可容忍的 RTN，則在步驟6的讀取操作期間控制閘極電壓Vcg達 Vtcg的小幅降低應該將讀取電流I read降低至低於I target或進一步低於I target ，，並且步驟7的判定應該為否，亦即否定的。在這種情況下，可以認為記憶體單元正確地被程式化，無需進行後程式化調諧。然而，如可選步驟8所示，步驟6及7可以重複一次或多次(其中重複的讀取操作在本文中亦稱為第二讀取操作)，因此如果無論之前發生多少次否定的判定，在步驟7中存在肯定的判定，則記憶體單元將如下所述經歷另一輪程式化。即使步驟 7中的結果最初是否定的而重複步驟6至7亦是有利的，因為電子可能不一定在第一次讀取之前從陷阱發射，但可能在第一次讀取之後從陷阱發射，並且如果在第一讀取操作之後有電子發射，則會在後續的讀取操作中發生步驟7之肯定的判定。
如果記憶體單元確實呈現不容忍的RTN，並且如果在此讀取操作之前或期間有介面陷阱電子發射，則記憶體單元的控制閘極臨界電壓Vtcg會下降，導致讀取電流Iread上升。如果電流上升超過Itarget，則步驟7的判定將是肯定的，並且使被選分離閘極記憶體單元10從步驟9開始經歷另一輪程式化，其中，擷取步驟5中(亦即，RAM 70，或其它記憶體中)儲存的最大控制閘極程式化電壓Vcgprogram值。為了準備供在程式化中使用，增加擷取到的控制閘極程式化電壓Vcgprogram值(參見步驟10)(例如，藉由確定具有增加值(在本文中亦稱為第二數值)的控制閘極程式化電壓Vcgprogram)，並且將確定的增加控制閘極程式化電壓Vcgprogram值儲存在RAM 70(或其它記憶體)中(參見步驟11)。然後在步驟12(類似於上述步驟1)中使用增加的控制閘極程式化電壓Vcgprogram值對記憶體器單元進行程式化。程序接著返回至步驟6，在步驟6中如上述再次讀取記憶體單元，隨後進行如上述步驟7的判定。如果步驟7中的後續判定為是，亦即，肯定的，則再次執行步驟9至12，隨後在步驟6中進行另外的讀取及在步驟7中進行判定。如果步驟7中的後續判定為否，亦即，否定的，則後程式化調諧可以結束，或者即使步驟9至12可能已執行一次或多次，步驟6至7可以如可選的步驟8所示重複一次或多次。對讀取及判定操作(步驟6至7)的數量及程式化(步驟9至12)的輪數沒有限制。步驟6至7及9至12的重複次數可以由使用者藉由考慮所需的程式化時間來限定。後程式化調諧程序亦可以在前一個後程式化調諧實例之後重複一次，在這種情況下，增加的控制閘極程式化電壓Vcg program值可以儲存在可由控制電路66存取之用於長期儲存的更永久記憶體(例如，硬碟或其它非揮發性儲存器)中。
上述技術的優點是，如果記憶體單元在最初完成程式化之後呈現不可容忍的 RTN，則它最終仍會比原先被更深度地程式化(亦即，呈現更高的控制閘極臨界電壓Vtcg)，以致於控制閘極臨界電壓Vtcg不會偏離目標控制閘極臨界電壓Vtcg target達不希望的量。藉由利用上述技術，即使發生電子發射，分離閘極記憶體單元10的控制閘極臨界電壓Vtcg也不太可能下降低於目標控制閘極臨界電壓Vtcg target達超過 Vtcg的容忍位準之量。這是因為分離閘極記憶體單元10在Vtcg target以上被更深度地程式化，並且未來的讀取操作在 Vtcg變化的容忍位準內將更準確地反映記憶體單元的期望程式化狀態。
圖5說明第一替代實例，它與上面描述且在圖3至4中描繪的方法相同，並且除了在步驟6之前添加步驟6A及在步驟12之後程序返回至步驟6A而不是步驟6之外，將不再進行額外描述。具體地，在步驟6中讀取記憶體單元之前，在控制電路66的控制下將負電壓施加至由例如SLDRV 56供源的記憶體單元(例如，施加到記憶體單元的任何非浮動閘極，例如，控制閘極 22、抹除閘極26及/或選擇閘極24)，負電壓係相對於基板12的電位來定義的。施加至分離閘極記憶體單元10的這個負電壓在分離閘極記憶體單元10的閘極氧化物上引起電場應力，以激發電子從介面及近介面氧化物陷阱的脫離(發射)。在一個實例中，負電壓被施加至控制閘極 22，但它可以附加地或替代地被施加至與浮動閘極20電容耦合的任何閘極或端子。因此，對於具有會產生RTN的氧化物陷阱之分離閘極記憶體單元10，負電壓將有助於激發電子的脫離，以將控制閘極臨界電壓Vtcg設定為較低的臨界電壓Vt狀態，並且增加步驟7的判定為肯定之機會(因此， 將使記憶體單元經歷額外的程式化)。因為RTN具有不穩定的行為，所以即使在步驟6的讀取操作期間有缺陷的記憶體單元亦可能停留在一個控制閘極臨界電壓Vtcg狀態，並且在步驟9至12的附加程式化中將因而無法正確地識別它。因此，在步驟6的讀取操作之前施加負電壓(例如，-lV至-7V)可能會激發具有RTN的記憶體單元呈現較低的控制閘極臨界電壓Vtcg狀態，從而在步驟7中被識別以進行額外的程式化，進而提高程式化效率及準確性。存在一些特性時間，在此期間，記憶體器單元在施加的電壓應力排除之後保持其在施加的電壓應力下獲得之控制閘極臨界電壓Vtcg狀態。因此，在一個實例中，步驟6A的負電壓施加與步驟6的讀取操作之間的延遲沒有比典型的電子捕獲及發射時間(例如，在室溫下為100ms)長，否則，在步驟6的讀取操作之前進行步驟6A的負電壓之施加可能效率較低。
應當理解，上述內容不限於上面描述及在此說明的實例，而是涵蓋落入任何請求項的範圍內之任何及所有變型。例如，在此對本實例或發明的任何引用沒有意欲限制任何請求項或權利請求術語的範圍，而是僅有關於可能由一個或多個請求項涵蓋的一個或多個特徵。上述材料、程序及數值實例僅是示例性的，不應視為限制請求項。再者，如從任何請求項及說明書所顯而易見的，並非所有方法步驟都需要按照所示或要求的確切順序來執行，除非另有說明。在上述技術中使用之臨界電壓Vtcg的實例是從控制閘極22觀看之記憶體單元的臨界電壓。然而，上述技術可以相對於從非浮接之分離閘極記憶體單元10中的任何一個或多個閘極觀看之臨界電壓Vt來實施。此外，上面描述可以在具有比圖1中的那些更少之閘極(例如，沒有抹除閘極及/或控制閘極與選擇閘極結合)的記憶體單元陣列中實施。
10:分離閘極記憶體單元 12:矽半導體基板 14:源極區域 16:汲極區域 18:通道區域 20:浮動閘極 22:控制閘極 24:選擇閘極 26:抹除閘極 28:位元線接點 50:陣列 52a:平面A 52b:平面B 54:位址解碼器(XDEC) 56:源極線驅動器(SLDRV) 58:行解碼器(YMUX) 60:高電壓列解碼器(HVDEC) 62:位元線控制器(BLINHCTL) 64:電荷泵(CHRGPMP) 66:控制電路 70:隨機存取記憶體(RAM)
圖1係習知記憶體單元的側面剖視圖。
圖2係說明記憶體裝置的組件之示圖。
圖3係顯示用於對記憶體單元進行程式化的步驟之流程圖。
圖4係顯示用於記憶體單元的後程式化調諧之步驟的流程圖。
圖5係顯示用於記憶體單元的後程式化調諧之第一替代實例的步驟之流程圖。

Claims (20)

  1. 一種記憶體裝置，包括：複數個非揮發性記憶體單元，其中，該複數個非揮發性記憶體單元的每個包括一第一閘極；以及一控制電路，其配置成：將該複數個非揮發性記憶體單元中的一被選非揮發性記憶體單元程式化至一初始程式化狀態，該初始程式化狀態對應於該被選非揮發性記憶體單元的該第一閘極之一臨界電壓，該臨界電壓達到或超過該被選非揮發性記憶體單元的該第一閘極之一目標臨界電壓，其中該第一閘極的該目標臨界電壓對應於一目標讀取電流，其中該被選非揮發性記憶體單元的該程式化包括施加具有一第一數值的一程式化電壓至該第一閘極；儲存該第一數值在一記憶體中；在一第一讀取操作中使用施加至該被選非揮發性記憶體單元的該第一閘極之一讀取電壓來讀取該被選非揮發性記憶體單元以產生一第一讀取電流，該讀取電壓小於該第一閘極的該目標臨界電壓；以及回應該第一讀取電流大於該目標讀取電流的確定，使該被選非揮發性記憶體單元經歷附加程式化，其中該附加程式化包括：從該記憶體擷取該第一數值；確定大於該第一數值的一第二數值；以及程式化該被選非揮發性記憶體單元，其包括施加具有該第二數值的一程式化電壓至該第一閘極。
  2. 如請求項1之記憶體裝置，其中，該控制電路配置成儲存該第二數值在該記憶體中。
  3. 如請求項1之記憶體裝置，其中，該複數個非揮發性記憶體單元中的每個包括：間隔開的源極區域及汲極區域，其形成在一半導體基板中，該基板的一通道區域在其間延伸；一浮動閘極，其垂直地設置在該通道區域的一第一部分上方且與該通道區域的該第一部分絕緣；以及一選擇閘極，其垂直地設置在該通道區域的一第二部分上方且與該通道區域的該第二部分絕緣，其中對於該複數個非揮發性記憶體單元中的每個，該第一閘極垂直地設置在該浮動閘極上方且與該浮動閘極絕緣。
  4. 如請求項3之記憶體裝置，其中，該複數個非揮發性記憶體單元中的每個包括：一抹除閘極，其設置在該源極區域上方且與該源極區域絕緣。
  5. 如請求項1之記憶體裝置，其中，該控制電路配置成藉由下列步驟將該被選非揮發性記憶體單元程式化至該初始程式化狀態：施加至少一第一程式化電壓脈衝至該被選非揮發性記憶體單元；使用施加至該被選非揮發性記憶體單元的該第一閘極之一讀取電壓來讀取該被選非揮發性記憶體單元以產生一第二讀取電流，該讀取電壓等於該第一閘極的該目標臨界電壓；以及 回應該第二讀取電流不小於或等於該目標讀取電流的確定，施加至少一第二程式化電壓脈衝至該被選非揮發性記憶體單元。
  6. 如請求項5之記憶體裝置，其中，該至少一第一程式化電壓脈衝包括施加至該第一閘極的一第一程式化電壓，並且該至少一第二程式化電壓脈衝包括施加至該第一閘極之大於該第一程式化電壓的一第二程式化電壓。
  7. 如請求項1之記憶體裝置，其中，該控制電路配置成：回應該第一讀取操作中該第一讀取電流不大於該目標讀取電流的確定，在所執行的一第二讀取操作中，使用施加至該被選非揮發性記憶體單元的該第一閘極的一讀取電壓來讀取該被選非揮發性記憶體單元以產生一第二讀取電流，該讀取電壓小於該目標臨界電壓；回應該第二讀取電流大於該目標讀取電流的確定，使該被選非揮發性記憶體單元經歷該附加程式化；以及回應該第二讀取電流不大於該目標讀取電流的確定，不使該被選非揮發性記憶體單元經歷該附加程式化。
  8. 如請求項1之記憶體裝置，其中，該控制電路配置成在將該被選非揮發性記憶體單元程式化至該初始程式化狀態之後且在該第一讀取操作之前，施加一負電壓至該被選非揮發性記憶體單元的一非浮動閘極。
  9. 如請求項1之記憶體裝置，其中，該控制電路配置成在將該被選非揮發性記憶體單元程式化至該初始程式化狀態之後且在該第 一讀取操作之前，施加一負電壓至該被選非揮發性記憶體單元的該第一閘極。
  10. 如請求項7之記憶體裝置，其中，該控制電路配置成：在將該被選非揮發性記憶體單元程式化至該初始程式化狀態之後且在該第一讀取操作之前，施加一負電壓至該被選非揮發性記憶體單元的該第一閘極；以及在確定該第一讀取操作中該第一讀取電流不大於該目標讀取電流之後且在該第二讀取操作之前，施加一負電壓至該被選非揮發性記憶體單元的該第一閘極。
  11. 一種程式化複數個非揮發性記憶體單元中的一被選非揮發性記憶體單元之方法，其中該複數個非揮發性記憶體單元中的每個包括一第一閘極，該方法包括：將該被選非揮發性記憶體單元程式化至一初始程式化狀態，該初始程式化狀態對應於達到或超過該被選非揮發性記憶體單元的該第一閘極之一目標臨界電壓，其中該目標臨界電壓對應於一目標讀取電流，其中該程式化包括施加具有一第一數值的一程式化電壓至該第一閘極；儲存該第一數值在一記憶體中；在一第一讀取操作中使用施加至該被選非揮發性記憶體單元的該第一閘極之一讀取電壓來讀取該被選非揮發性記憶體單元以產生一第一讀取電流，該讀取電壓小於該目標臨界電壓；以及回應該第一讀取電流大於該目標讀取電流的確定，使該被選非揮發性記憶體單元經歷附加程式化，其中該附加程式化包括： 從該記憶體擷取該第一數值；確定大於該第一數值的一第二數值；以及程式化該被選非揮發性記憶體單元，其包括施加具有該第二數值的一程式化電壓至該第一閘極。
  12. 如請求項11之方法，包括：儲存該第二數值在該記憶體中。
  13. 如請求項11之方法，其中，該複數個非揮發性記憶體單元中的每個進一步包括：間隔開的源極區域及汲極區域，其形成在一半導體基板中，該基板的一通道區域在其間延伸；一浮動閘極，其垂直地設置在該通道區域的一第一部分上方且與該通道區域的該第一部分絕緣；以及一選擇閘極，其垂直地設置在該通道區域的一第二部分上方且與該通道區域的該第二部分絕緣，其中對於該複數個非揮發性記憶體單元中的每個，該第一閘極垂直地設置在該浮動閘極上方且與該浮動閘極絕緣。
  14. 如請求項13之方法，其中，該複數個非揮發性記憶體單元中的每個進一步包括：一抹除閘極，其設置在該源極區域上方且與該源極區域絕緣。
  15. 如請求項11之方法，其中，將該被選非揮發性記憶體單元程式化至該初始程式化狀態包括：施加至少一第一程式化電壓脈衝至該被選非揮發性記憶體單元； 使用施加至該被選非揮發性記憶體單元的該第一閘極之一讀取電壓來讀取該被選非揮發性記憶體單元以產生一第二讀取電流，該讀取電壓等於該目標臨界電壓；以及回應該第二讀取電流大於該目標讀取電流的確定，施加至少一第二程式化電壓脈衝至該被選非揮發性記憶體單元。
  16. 如請求項15之方法，其中，該至少一第一程式化電壓脈衝包括施加至該第一閘極的一第一程式化電壓，並且該至少一第二程式化電壓脈衝包括施加至該第一閘極之大於該第一程式化電壓的一第二程式化電壓。
  17. 如請求項11之方法，包括：回應該第一讀取操作中該第一讀取電流不大於該目標讀取電流的確定，在所執行的一第二讀取操作中，使用施加至該被選非揮發性記憶體單元的該第一閘極之一讀取電壓來讀取該被選非揮發性記憶體單元以產生一第二讀取電流，該讀取電壓小於該目標臨界電壓；回應該第二讀取電流大於該目標讀取電流的確定，使該被選非揮發性記憶體單元經歷該附加程式化；以及回應該第二讀取電流不大於該目標讀取電流的確定，不使該被選非揮發性記憶體單元經歷該附加程式化。
  18. 如請求項11之方法，進一步包括：在將該被選非揮發性記憶體單元程式化至該初始程式化狀態之後且在該第一讀取操作之前，施加一負電壓至該被選非揮發性記憶體單元的一非浮動閘極。
  19. 如請求項11之方法，進一步包括：在將該被選非揮發性記憶體單元程式化至該初始程式化狀態之後且在該第一讀取操作之前，施加一負電壓至該被選非揮發性記憶體單元的該第一閘極。
  20. 如請求項17之方法，包括：在將該被選非揮發性記憶體單元程式化至該初始程式化狀態之後且在該第一讀取操作之前，施加一負電壓至該被選非揮發性記憶體單元的該第一閘極；以及在確定該第一讀取操作中該第一讀取電流不大於該目標讀取電流之後且在該第二讀取操作之前，施加一負電壓至該被選非揮發性記憶體單元的該第一閘極。
TW111119037A 2021-06-02 2022-05-23 記憶體裝置及程式化記憶體裝置的方法 TWI832254B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202163196130P 2021-06-02 2021-06-02
US63/196,130 2021-06-02
US17/481,225 US20220392543A1 (en) 2021-06-02 2021-09-21 Method of improving read current stability in analog non-volatile memory by post-program tuning for memory cells exhibiting random telegraph noise
US17/481,225 2021-09-21
PCT/US2021/052234 WO2022256030A1 (en) 2021-06-02 2021-09-27 Method of improving read current stability in analog non-volatile memory by post-program tuning for memory cells exhibiting random telegraph noise
WOPCT/US21/52234 2021-09-27

Publications (2)

Publication Number Publication Date
TW202314724A TW202314724A (zh) 2023-04-01
TWI832254B true TWI832254B (zh) 2024-02-11

Family

ID=78302995

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111119037A TWI832254B (zh) 2021-06-02 2022-05-23 記憶體裝置及程式化記憶體裝置的方法

Country Status (5)

Country Link
EP (1) EP4348651A1 (zh)
JP (1) JP2024520275A (zh)
KR (1) KR20230172027A (zh)
TW (1) TWI832254B (zh)
WO (1) WO2022256030A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040246798A1 (en) * 1997-08-07 2004-12-09 Guterman Daniel C. Novel multi-state memory
US20090296491A1 (en) * 2008-05-30 2009-12-03 Hong Cheong M Memory having p-type split gate memory cells and method of operation
US20210019608A1 (en) * 2019-07-19 2021-01-21 Silicon Storage Technology, Inc. Testing Circuitry And Methods For Analog Neural Memory In Artificial Neural Network
US20210065837A1 (en) * 2019-09-03 2021-03-04 Silicon Storage Technology, Inc. Method of improving read current stability in analog non-volatile memory by screening memory cells

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
US8908441B1 (en) * 2013-10-15 2014-12-09 Sandisk Technologies Inc. Double verify method in multi-pass programming to suppress read noise

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040246798A1 (en) * 1997-08-07 2004-12-09 Guterman Daniel C. Novel multi-state memory
US20090296491A1 (en) * 2008-05-30 2009-12-03 Hong Cheong M Memory having p-type split gate memory cells and method of operation
US20210019608A1 (en) * 2019-07-19 2021-01-21 Silicon Storage Technology, Inc. Testing Circuitry And Methods For Analog Neural Memory In Artificial Neural Network
US20210065837A1 (en) * 2019-09-03 2021-03-04 Silicon Storage Technology, Inc. Method of improving read current stability in analog non-volatile memory by screening memory cells

Also Published As

Publication number Publication date
KR20230172027A (ko) 2023-12-21
TW202314724A (zh) 2023-04-01
EP4348651A1 (en) 2024-04-10
WO2022256030A1 (en) 2022-12-08
JP2024520275A (ja) 2024-05-24

Similar Documents

Publication Publication Date Title
TWI773334B (zh) 藉由對出現隨機電報雜訊之記憶體單元進行程式化調整而改善類比非揮發性記憶體中之讀取電流穩定性的方法
JP7121220B1 (ja) 消去とプログラムとの間の時間のずれを制限することによって、アナログ不揮発性メモリにおける読み出し電流安定性を改善する方法
JP4870876B2 (ja) 不揮発性半導体メモリ装置の消去方法
TWI832254B (zh) 記憶體裝置及程式化記憶體裝置的方法
US20220392543A1 (en) Method of improving read current stability in analog non-volatile memory by post-program tuning for memory cells exhibiting random telegraph noise
TWI834164B (zh) 藉由對記憶體單元進行分組及篩選來減少非揮發性記憶體中的隨機電報雜訊的方法
CN117321689A (zh) 通过对表现出随机电报噪声的存储器单元进行编程后调谐来提高模拟非易失性存储器中的读取电流稳定性的方法
WO2022260692A1 (en) Method of reducing random telegraph noise in non-volatile memory by grouping and screening memory cells