TW202119422A - 藉由限制抹除與程式化之間的時間間隔以提高在類比非揮發性記憶體中讀取電流穩定性之方法 - Google Patents

藉由限制抹除與程式化之間的時間間隔以提高在類比非揮發性記憶體中讀取電流穩定性之方法 Download PDF

Info

Publication number
TW202119422A
TW202119422A TW109130120A TW109130120A TW202119422A TW 202119422 A TW202119422 A TW 202119422A TW 109130120 A TW109130120 A TW 109130120A TW 109130120 A TW109130120 A TW 109130120A TW 202119422 A TW202119422 A TW 202119422A
Authority
TW
Taiwan
Prior art keywords
memory cells
group
memory
subgroup
seconds
Prior art date
Application number
TW109130120A
Other languages
English (en)
Other versions
TWI750793B (zh
Inventor
亞歷山大 柯多夫
維多 馬克夫
Original Assignee
美商超捷公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商超捷公司 filed Critical 美商超捷公司
Publication of TW202119422A publication Critical patent/TW202119422A/zh
Application granted granted Critical
Publication of TWI750793B publication Critical patent/TWI750793B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/06—Acceleration testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0403—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals during or with feedback to manufacture
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0405—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals comprising complete test loop
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一種記憶體裝置，其具有複數個非揮發性記憶體單元及一控制器。回應用於抹除及程式化一第一群組的記憶體單元之一第一命令，該控制器確定可以在該第一群組的記憶體單元之抹除後的大約10秒內程式化該第一群組；抹除該第一群組；以及在該第一群組的記憶體單元之抹除後的大約10秒內程式化該第一群組。回應用於抹除及程式化一第二群組的記憶體單元之一第二命令，控制器確定不能在該第二群組的記憶體單元之抹除後的大約10秒內程式化該第二群組；將該第二群組分成子群組的記憶體單元，每個子群組的記憶體單元可以在其抹除後的大約10秒內被程式化；以及對於每個子群組，抹除該子群組及在其抹除後的大約10秒內程式化該子群組。

Description

藉由限制抹除與程式化之間的時間間隔以提高在類比非揮發性記憶體中讀取電流穩定性之方法
[相關申請案]本申請案主張2019年9月3日所提出之美國臨時申請案第62/895,458號及2020年2月27日所提出之美國專利申請案第16/803,418號的優先權。
本發明係有關於非揮發性記憶體裝置，以及更具體地，係有關於在讀取操作期間提高記憶體單元電流的穩定性。
非揮發性記憶體裝置在本技藝中係眾所周知的。參見例如美國專利第7,868,375號，其揭露一種4-閘極記憶體單元配置。具體地，本申請案的圖1繪示具有在矽半導體基板12中形成之間隔開的源極及汲極區域14/16之分離式閘極記憶體單元10。源極區域14可以稱為源極線SL(因為它通常連接至同一列或同一行中之其它記憶體單元的其它源極區域)，而汲極區域16通常藉由位元線接觸點28連接至位元線。在源極/汲極區域14/16之間界定基板的通道區域18。浮動閘極20設置在通道區域18的第一部分上方且與通道區域18的第一部分絕緣(並控制通道區域18的第一部分之導電率)(並且部分地設置在源極區域14上方且與源極區域14絕緣)。控制閘極22設置在浮動閘極20上方且與浮動閘極20絕緣。選擇閘極24設置在通道區域18的第二部分上方且與通道區域18的第二部分絕緣(並控制通道區域18的第二部分之導電率)。抹除閘極26設置在源極區域14上方且與源極區域14絕緣，並且在橫向上相鄰於浮動閘極20。複數個這樣的記憶體單元可以按列行來配置，以形成記憶體單元陣列。
將各種電壓組合施加至控制閘極22、選擇閘極24、抹除閘極26及/或源極及汲極區域14/16，以程式化記憶體單元(亦即，將電子注入至浮動閘極上)、抹除記憶體單元(亦即，從浮動閘極移除電子)及讀取記憶體單元(亦即，測量或偵測通道區域18的導電率，以確定浮動閘極20的程式化狀態)。
記憶體單元10可以以數位方式來操作，其中將記憶體單元設置為只有兩個可能狀態中之一：程式化狀態及抹除狀態。藉由在抹除閘極26上施加高正電壓及任選地在控制閘極22上施加負電壓來抹除記憶體單元，以誘導電子從浮動閘極20隧穿至抹除閘極26(使浮動閘極處於帶正電狀態-抹除狀態)。可以藉由在控制閘極22、抹除閘極26、選擇閘極24及源極區域14上施加正電壓以及在汲極區域16上施加電流來程式化記憶體單元10。然後，電子將沿著通道區域18從汲極區域16流向源極區域14，電子被加速並加熱，從而藉由熱電子注入將其中一些電子注入至浮動閘極20上(使浮動閘極處於帶負電狀態-程式化狀態)。可以藉由在選擇閘極24(使在選擇閘極24下方的通道區域部分導通)及汲極區域16上(以及任選地，在抹除閘極26及/或控制閘極22上)施加正電壓以及感測流經通道區域18的電流來讀取記憶體單元10。如果浮動閘極20帶正電(抹除記憶體單元)，則將使記憶體單元導通，並且電流將從源極區域14流至汲極區域16(亦即，根據感測的電流流動，記憶體單元10被感測為處於抹除狀態「1」)。如果浮動閘極20帶負電(程式化記憶體單元)，則使浮動閘極下方的通道區域關斷，從而防止任何電流流動(亦即，根據沒有電流流動，記憶體單元10被感測為處於程式化狀態「0」)。
表1提供抹除、程式化及讀取電壓的非限制性實例，其中Vcc係電源電壓或另一個正電壓(例如，2.5V)。 [表1]
   WL(SG) BL(汲極) 源極 EG CG
抹除 0V 0V 0V 11.5V 0V
程式化 1V 1
Figure 02_image001
A		 4.5V 4.5V 10.5V
讀取 Vcc 0.6V 0V 0V Vcc
記憶體單元10可以替代地以類比方式來操作，其中記憶體單元的記憶狀態(亦即，浮動閘極上之電荷量，例如，電子數量)可以從完全抹除狀態(浮動閘極上有最少的電子)至完全程式化狀態(浮動閘極上有最多數量的電子)的任何位置或者只在此範圍的一部分內連續變化。這意味著單元儲存器是類比的，其允許對記憶體單元陣列中之每個記憶體單元進行非常精確及個別的調整。或者，記憶體可以操作成為MLC(多階單元)，其中它可以配置成被程式化為許多離散值(例如，16或64個不同值)中之一。在類比或MLC程式化的情況下，僅在有限的時間內或以一系列脈衝施加程式化電壓，直到獲得所需的程式化狀態為止。在多個程式化脈衝的情況下，可以使用程式化脈衝之間的介入讀取操作來確定是否已達到所需的程式化狀態(在這種情況下，停止程式化)或尚未達到所需的程式化狀態(在這種情況下，繼續程式化)。
以類比方式或作為MLC操作的記憶體單元10可能對雜訊及讀取電流不穩定性比較敏感，這會不利地影響記憶體裝置的準確度。類比非揮發性記憶體裝置中之讀取電流不穩定的一種來源是藉由閘極氧化物-通道界面上之電子陷阱來捕獲及發射電子。閘極氧化物是將浮動閘極20與基板12的通道區域18隔開的絕緣層。當在界面陷阱上捕獲電子時，這會在讀取操作期間減少通道導電率，從而增加記憶體單元的臨界電壓Vt(亦即，使記憶體單元的通道區域導通以產生一定位準的電流(例如，1
Figure 02_image001
A)所需之控制閘極上的最小電壓)。當控制閘極電壓等於或高於臨界電壓時，會在源極區域與汲極區域之間形成導電路徑。當控制閘極電壓低於臨界電壓時，不會產生導電路徑，並且將任何源極/汲極電流視為於次臨界或漏電流。在界面陷阱上捕獲的電子會從陷阱發射出來，這會降低記憶體單元的Vt，從而在讀取操作期間增加通道導電率。這些由陷阱捕獲及發射電子的單電子事件會導致1)隨機電報雜訊(RTN)及2)單向Vt位移(亦引起讀取電流的單向變化)，這稱為鬆弛(relaxation)或CCI-單元電流不穩定性。
在將記憶體單元長時間保持在室溫下或在一個狀態中以高溫烘烤，然後改變至一個不同狀態之後，已經偵測到這種鬆弛。所述鬆弛以記憶體單元新狀態朝先前狀態之小幅有限漂移來呈現。例如，如果將記憶體單元保持在其抹除狀態(在讀取操作期間以低Vt及高通道電流為特徵)一段時間，然後接著程式化至其程式化狀態(在讀取操作期間以高Vt及低通道電流為特徵)，則發現Vt會略微下降，並且發現讀取操作期間的讀取電流在相同讀取條件下會隨著時間略微增加。當與以數位方式操作之記憶體單元的狀態「1」與「0」之間的典型單元電流操作範圍(operation window)相比，Vt及讀取電流移位係相對較小。然而，對於以MLC(多階單元)操作或以類比方式操作的記憶體單元，這些位移可能是不可忽略的。
需要減少非揮發性記憶體裝置中之讀取電流不穩定性。
藉由具有複數個非揮發性記憶體單元及一控制器的記憶體裝置來解決上述問題及需求。該控制器配置成接收用於抹除及程式化一第一群組的記憶體單元之一第一命令；確定可以在該第一群組的記憶體單元之抹除後的大約10秒內程式化該第一群組的記憶體單元；在一群組抹除操作中抹除該第一群組的記憶體單元；在該群組抹除操作後的大約10秒內程式化該第一群組的記憶體單元；接收用於抹除及程式化一第二群組的記憶體單元之一第二命令；確定不能在該第二群組的記憶體單元之抹除後的大約10秒內程式化該第二群組的記憶體單元；將該第二群組的記憶體單元分成複數個子群組的記憶體單元，其中可以在該個別子群組的記憶體單元之抹除後的大約10秒內程式化每個子群組；以及對於每個子群組的記憶體單元，在一子群組抹除操作中抹除該子群組的記憶體單元，並在該子群組抹除操作後的大約10秒內程式化該子群組的的記憶體單元。
一種操作具有複數個非揮發性記憶體單元的記憶體裝置之方法包括接收用於抹除及程式化一第一群組的記憶體單元之一第一命令；確定可以在該第一群組的記憶體單元之抹除後的大約10秒內程式化該第一群組的記憶體單元；在一群組抹除操作中抹除該第一群組的記憶體單元；在該群組抹除操作後的大約10秒內程式化該第一群組的記憶體單元；接收用於抹除及程式化一第二群組的記憶體單元之一第二命令；確定不能在該第二群組的記憶體單元之抹除後的大約10秒內程式化該第二群組的記憶體單元；將該第二群組的記憶體單元分成複數個子群組的記憶體單元，其中可以在該個別子群組的記憶體單元之抹除後的大約10秒內程式化每個子群組；以及對於每個子群組的記憶體單元，在一子群組抹除操作中抹除該子群組的記憶體單元，並在該子群組抹除操作後的大約10秒內程式化該子群組的記憶體單元。
藉由閱讀說明書、申請專利範圍及附圖，本發明的其它目的及特徵將變得顯而易見。
本發明係一種用於穩定圖1之類型的非揮發性記憶體單元(較佳的是以類比方式操作之非揮發性記憶體單元)之讀取電流的技術，以提高讀取操作準確度及記憶保留耐久性。如上所述，以類比方式操作之記憶體單元只能使用一個類比操作範圍的記憶狀態，此範圍僅是完全抹除(浮動閘極上有最少數量的電子)(在此定義為超出此類比操作範圍的程式狀態)與完全程式化(浮動閘極上有最大數量的電子)之間的全部操作範圍之記憶狀態的一部分。亦即，在記憶體裝置的整個壽命期間，記憶體裝置可以配置成使記憶體單元大部分保持在此類比操作範圍內。在類比程式化之前，抹除記憶體單元陣列，以致於抹除的記憶體單元的Vt大致上低於類比操作範圍。然後，藉由每個記憶體單元的個別調整來程式化記憶體單元，使得程式化的記憶體單元之Vt是在類比操作範圍內。讀取穩定技術包含配置記憶體裝置的控制器，以便在正常操作期間，只要抹除記憶體單元，接著將其程式化至在類比操作範圍內的一個Vt值，將記憶體單元抹除與記憶體單元程式化之間的時間限制為大約10秒或更短。本發明人已經確定，如果在抹除記憶體單元與程式化記憶體單元之間的延遲大致上是10秒或更短，則將減少或消除在隨後的讀取操作期間通道電流的不期望位移(鬆弛)。
從圖2所示之示例性記憶體裝置的架構可以更佳理解對記憶體陣列的抹除及程式化。記憶體裝置包括由非揮發性記憶體單元10構成的陣列50，其可以被分成兩個個別的平面(平面A 52a及平面B 52b)。記憶體單元10可以是圖1所示之類型，其形成在單晶片上，並以複數列與複數行配置在半導體基板12中。與非揮發性記憶體單元陣列相鄰的是位址解碼器(例如，XDEC 54)、源極線驅動器(例如，SLDRV 56)、行解碼器(例如，YMUX 58)、高電壓列解碼器(例如，HVDEC 60)及位元線控制器(例如，BLINHCTL 62)，它們用於對位址進行解碼，並在被選記憶體單元的讀取、程式化及抹除操作期間提供各種電壓至各種記憶體單元的閘極及區域。行解碼器58包括感測放大器，其包含用於在讀取操作期間測量位元線上之電流的電路。控制器66(包含控制電路)控制各種裝置元件，以在目標記憶體單元上實施每個操作(程式化、抹除、讀取)。電荷泵CHRGPMP 64在控制器66的控制下提供用於讀取、程式化及抹除記憶體單元的各種電壓。控制器66配置成操作記憶體裝置，以程式化、抹除及讀取記憶體單元10。作為這些操作的一部分，控制器66被提供對輸入資料的使用，輸入資料係要被程式化至記憶體單元的資料(並且可以包括在資料被提供之前、期間或之後在相同或不同線路上所提供之抹除/程式化命令)。亦可以提供個別的讀取及抹除命令。提供從記憶體陣列讀取之資料作為輸出資料。
為了提高效率，記憶體裝置較佳地配置成在單個抹除操作中同時抹除複數個記憶體單元。例如，可以同時抹除一整列或一整行的記憶體單元。或者，可以同時抹除一整個區塊的列及行。因此，控制器66配置成針對任何給定的抹除/程式化操作選擇要同時被抹除之記憶體單元的數量，以便可以在抹除之後大約10秒內完成那些抹除的記憶體單元之後續程式化。例如，對於同時被抹除之任何一個群組的記憶體單元，從完成該群組的記憶體單元之抹除至完成該群組中之最後一個記憶體單元的程式化所測量到的時間為10秒。如果特定的抹除/程式化操作涉及在大約10秒內無法被抹除及程式化之給定數量的記憶體單元，則控制器66配置成一次對一個群組的記憶體單元進行操作(抹除及程式化)，以確保在從被抹除起的大約10秒或更短的時間內對所有記憶體單元進行程式化。
例如，如果在抹除操作之後控制器66對X個記憶體單元進行程式化大約需要10秒，則涉及Y個記憶體單元的任何抹除/程式化操作(其中Y大於X)使控制器將Y個記憶體單元分成兩個群組或更多個群組，每群組不超過X個記憶體單元，從而一次對每個群組實施抹除/程式化操作，以便可以在抹除該群組的記憶體單元起之大約10秒或更短的時間內完成每個群組中所有記憶體單元的程式化。因此，對於每個抹除/程式化操作，控制器執行該操作，以便任何給定數量的記憶體單元之所有程式化可在完成那些相同記憶體單元的抹除起之大約10秒內完成。
圖3繪示本發明的步驟。在步驟1中，控制器66接收(第一)命令，以抹除及程式化具有Y個記憶體單元之一個群組的記憶體單元。在步驟2中，控制器66確定Y是否大於X，其中X係可在完成抹除後的大約10秒內程式化之記憶體單元的最大數量(亦即，最大極限)。此步驟確定是否可以在抹除Y個記憶體單元的大約10秒內程式化Y個記憶體單元。如果Y不大於X，則可以在抹除Y個記憶體單元的大約10秒內程式化Y個記憶體單元，因此，在步驟3中，控制器66抹除在所述群組中所有Y個記憶體單元(較佳同時，但不一定得同時)，以及在步驟4中，控制器66在抹除的大約10秒內程式化所述群組中Y個記憶體單元。然而，如果在步驟2中確定Y大於X，則無法在抹除Y個記憶體單元的大約10秒內程式化Y個記憶體單元，因此，在步驟5中，控制器將群組的Y個記憶體單元分成複數個子群組的記憶體單元，每個子群組不超過X。控制器66接著在步驟6中抹除第一子群組的記憶體單元(較佳同時，但不一定得同時)，並且在步驟7中在抹除的大約10秒內程式化第一子群組的記憶體單元。然後，在步驟8中，控制器66針對每個其它子群組的記憶體單元重複步驟6及7。每當接收抹除/程式化命令(亦即，第二命令、第三命令等)時，重複所述程序。利用此技術，無論抹除及程式化命令是針對多少記憶體單元，所有記憶體單元都可在其抹除後的大約10秒內被程式化。
為了繪示上述技術，一個非限制性實例可以是一個8 Mbit數位NOR快閃記憶體裝置，每個位元組(8位元)都由持續時間為10
Figure 02_image001
s的單個脈衝以數位方式來進行程式化。關於此實例，裝置的總程式化時間可能至少需要10秒。然而，資料的精確類比程式化可能要花費相當長的時間，以在程式化演算法中包括多個程式化及讀取驗證步驟。例如，要滿足類比程式化所需的精確度，可能需要100個程式化脈衝，每個脈衝為0.9
Figure 02_image001
s，並且在程式化脈衝之間需要一個持續時間為0.1
Figure 02_image001
s的讀取驗證。在此實例中，一百萬個位元組的總類比程式化時間最少需要100秒。因此，在這種情況下，將不會對整個快閃記憶體裝置，而只會對快閃記憶體裝置內至少比陣列小10倍之一個區塊的記憶體單元進行在類比程式化之前執行的抹除操作，以便剛抹除的區塊之程式化時間大致不會超過10秒。
應該注意的是，藉由防止任何記憶體單元停留在其抹除狀態超過大約10秒來實現本發明的優點。因此，依據本發明，對於被抹除之任何群組的記憶體單元，即使某些記憶體單元沒有預定要用資料來進行程式化，群組中之每個記憶體單元在大約10秒內經歷至少一些程式化。例如，如果被抹除之一個群組的單元中之一個記憶體單元沒有預定要用任何資料來進行程式化，則可能對所述記憶體單元進行完全程式化或深度程式化，以便超出類比操作範圍，從而當讀取同一條位元線上之其它記憶體單元時，有效地最小化此記憶體單元可能對位元線電流的任何貢獻。因此，無論將什麼資料編程至經抹除之一個群組的記憶體單元，對此群組中所有記憶體單元進行程式化，以致於沒有任何記憶體單元在抹除狀態中停留超過大約10秒(參見圖3的步驟4或步驟7-8)。如本文所使用，對一個群組或複數個記憶體單元進行程式化意味著群組或複數個記憶體單元中之每個記憶體單元經歷至少一些程式化(亦即，將至少一些電子注入至浮動閘極上)。
可以理解，本發明不限於上面描述及本文繪示的具體例，而是包括落入任何請求項之範圍內的任何及所有變動。例如，本文中對本發明的引用沒有意欲限制任何請求項或請求項術語的範圍，而是僅有關於可以被一個或多個請求項涵蓋之一個或多個特徵。上述材料、製程及數值實例僅是示例性的，並且不應該被認為是對申請專利範圍的限制。再者，由申請專利範圍及說明書，顯而易見的是，除非特別說明，否則並非所有方法步驟都需要按照圖示或要求的確切順序來執行。
10:分離式閘極記憶體單元 12:矽半導體基板 14:源極區域 16:汲極區域 18:通道區域 20:浮動閘極 22:控制閘極 24:選擇閘極 26:抹除閘極 28:位元線接觸點 50:陣列 52a:平面A 52b:平面B 54:位址解碼器 56:源極線驅動器 58:行解碼器 60:高電壓列解碼器 62:位元線控制器 64:電荷泵 66:控制器
圖1係習知技藝的記憶體單元之側視剖面圖。
圖2係繪示記憶體裝置的組件之示圖。
圖3係顯示抹除及程式化記憶體單元的步驟之流程圖。

Claims (12)

  1. 一種記憶體裝置，包括： 複數個非揮發性記憶體單元； 一控制器，其配置成： 接收用於抹除及程式化一第一群組的記憶體單元之一第一命令； 確定可以在該第一群組的記憶體單元之抹除後的大約10秒內程式化該第一群組的記憶體單元； 在一群組抹除操作中抹除該第一群組的記憶體單元； 在該群組抹除操作後的大約10秒內程式化該第一群組的記憶體單元； 接收用於抹除及程式化一第二群組的記憶體單元之一第二命令； 確定不能在該第二群組的記憶體單元之抹除後的大約10秒內程式化該第二群組的記憶體單元； 將該第二群組的記憶體單元分成複數個子群組的記憶體單元，其中可以在該個別子群組的記憶體單元之抹除後的大約10秒內程式化每個子群組；以及 對於每個子群組的記憶體單元： 在一子群組抹除操作中抹除該子群組的記憶體單元；以及 在該子群組抹除操作後的大約10秒內程式化該子群組的記憶體單元。
  2. 如請求項1之裝置，其中，該控制器進一步配置成在該群組抹除操作中同時抹除該第一群組的記憶體單元中之至少所有記憶體單元。
  3. 如請求項1之裝置，其中，對於每個子群組的記憶體單元，該控制器進一步配置成在該子群組抹除操作中同時抹除該子群組的記憶體單元中之至少所有記憶體單元。
  4. 如請求項1之裝置，其中，該控制器配置成根據該第一群組的記憶體單元中之記憶體單元的數量不超過一預定數量，確定可以在該第一群組的記憶體單元之抹除後的大約10秒內程式化該第一群組的記憶體單元，並且根據該第二群組的記憶體單元中之記憶體單元的數量確實超過該預定數量，確定不能在該第二群組的記憶體單元之抹除後的大約10秒內程式化該第二群組的記憶體單元。
  5. 如請求項1之裝置，其中，每個記憶體單元包括： 間隔開的源極區域及汲極區域，其形成在一半導體基板中，該基板的一通道區域在該源極區域與該汲極區域之間延伸； 一浮動閘極，其垂直地設置在該通道區域的一第一部分上方且與該通道區域的該第一部分絕緣； 一選擇閘極，其垂直地設置在該通道區域的一第二部分上方且與該通道區域的該第二部分絕緣；以及 一控制閘極，其垂直地設置在該浮動閘極上方且與該浮動閘極絕緣。
  6. 如請求項5之裝置，其中，每個記憶體單元進一步包括： 一抹除閘極，其設置在該源極區域上方且與該源極區域絕緣。
  7. 一種操作具有複數個非揮發性記憶體單元的記憶體裝置之方法，包括： 接收用於抹除及程式化一第一群組的記憶體單元之一第一命令； 確定可以在該第一群組的記憶體單元之抹除後的大約10秒內程式化該第一群組的記憶體單元； 在一群組抹除操作中抹除該第一群組的記憶體單元； 在該群組抹除操作後的大約10秒內程式化該第一群組的記憶體單元； 接收用於抹除及程式化一第二群組的記憶體單元之一第二命令； 確定不能在該第二群組的記憶體單元之抹除後的大約10秒內程式化該第二群組的記憶體單元； 將該第二群組的記憶體單元分成複數個子群組的記憶體單元，其中可以在該個別子群組的記憶體單元之抹除後的大約10秒內程式化每個子群組；以及 對於每個子群組的記憶體單元： 在一子群組抹除操作中抹除該子群組的記憶體單元；以及 在該子群組抹除操作後的大約10秒內程式化該子群組的記憶體單元。
  8. 如請求項7之方法，其中，抹除該第一群組的記憶體單元進一步包括同時抹除該第一群組的記憶體單元中之至少所有記憶體單元。
  9. 如請求項7之方法，其中，對於每個子群組的記憶體單元，抹除該子群組的記憶體單元進一步包括同時抹除該子群組的記憶體單元中之至少所有記憶體單元。
  10. 如請求項7之方法，其中，確定可以在該第一群組的記憶體單元之抹除後的大約10秒內程式化該第一群組的記憶體單元係根據該第一群組的記憶體單元中之記憶體單元的數量不超過一預定數量，並且確定不能在該第二群組的記憶體單元之抹除後的大約10秒內程式化該第二群組的記憶體單元係根據該第二群組的記憶體單元中之記憶體單元的數量確實超過該預定數量。
  11. 如請求項7之方法，其中，每個記憶體單元包括： 間隔開的源極區域及汲極區域，其形成在一半導體基板中，該基板的一通道區域在該源極區域與該汲極區域之間延伸； 一浮動閘極，其垂直地設置在該通道區域的一第一部分上方且與該通道區域的該第一部分絕緣； 一選擇閘極，其垂直地設置在該通道區域的一第二部分上方且與該通道區域的該第二部分絕緣；以及 一控制閘極，其垂直地設置在該浮動閘極上方且與該浮動閘極絕緣。
  12. 如請求項11之方法，其中，每個記憶體單元進一步包括： 一抹除閘極，其設置在該源極區域上方且與該源極區域絕緣。
TW109130120A 2019-09-03 2020-09-03 藉由限制抹除與程式化之間的時間間隔以提高在類比非揮發性記憶體中讀取電流穩定性之方法 TWI750793B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201962895458P 2019-09-03 2019-09-03
US62/895,458 2019-09-03
US16/803,418 2020-02-27
US16/803,418 US10991433B2 (en) 2019-09-03 2020-02-27 Method of improving read current stability in analog non-volatile memory by limiting time gap between erase and program
WOPCT/US20/47833 2020-08-25
PCT/US2020/047833 WO2021045933A1 (en) 2019-09-03 2020-08-25 Method of improving read current stability in analog non-volatile memory by limiting time gap between erase and program

Publications (2)

Publication Number Publication Date
TW202119422A true TW202119422A (zh) 2021-05-16
TWI750793B TWI750793B (zh) 2021-12-21

Family

ID=74679154

Family Applications (3)

Application Number Title Priority Date Filing Date
TW109113720A TWI721873B (zh) 2019-09-03 2020-04-24 在預定程式狀態中使用最終烘烤來改善類比非揮發性記憶體中之讀取電流穩定性的方法
TW109130120A TWI750793B (zh) 2019-09-03 2020-09-03 藉由限制抹除與程式化之間的時間間隔以提高在類比非揮發性記憶體中讀取電流穩定性之方法
TW109130121A TWI766357B (zh) 2019-09-03 2020-09-03 藉由篩選記憶體單元以提高在類比非揮發性記憶體中讀取電流穩定性之方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW109113720A TWI721873B (zh) 2019-09-03 2020-04-24 在預定程式狀態中使用最終烘烤來改善類比非揮發性記憶體中之讀取電流穩定性的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW109130121A TWI766357B (zh) 2019-09-03 2020-09-03 藉由篩選記憶體單元以提高在類比非揮發性記憶體中讀取電流穩定性之方法

Country Status (7)

Country Link
US (3) US10991433B2 (zh)
EP (3) EP4026127B1 (zh)
JP (3) JP7238207B2 (zh)
KR (3) KR102641648B1 (zh)
CN (3) CN114287037A (zh)
TW (3) TWI721873B (zh)
WO (3) WO2021045799A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024520275A (ja) * 2021-06-02 2024-05-24 シリコン ストーリッジ テクノロージー インコーポレイテッド ランダムテレグラフノイズを呈するメモリセルに対するプログラム後調整によってアナログ不揮発性メモリにおける読み出し電流安定性を改善する方法
US11769558B2 (en) * 2021-06-08 2023-09-26 Silicon Storage Technology, Inc. Method of reducing random telegraph noise in non-volatile memory by grouping and screening memory cells
WO2022260692A1 (en) * 2021-06-08 2022-12-15 Silicon Storage Technology, Inc. Method of reducing random telegraph noise in non-volatile memory by grouping and screening memory cells
US12020762B2 (en) 2021-09-27 2024-06-25 Silicon Storage Technology, Inc. Method of determining defective die containing non-volatile memory cells

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856366A (ja) * 1981-09-30 1983-04-04 Hitachi Ltd 半導体記憶装置のスクリ−ニング方法
JPS6417300A (en) * 1987-07-09 1989-01-20 Nippon Electric Ic Microcomput Semiconductor storage device
US5029130A (en) 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
US5583810A (en) 1991-01-31 1996-12-10 Interuniversitair Micro-Elektronica Centrum Vzw Method for programming a semiconductor memory device
JPH07201191A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 不揮発性半導体メモリ装置
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
JP3613072B2 (ja) * 1999-06-02 2005-01-26 株式会社デンソー 不揮発性半導体メモリの電荷保持寿命評価方法
US6349062B1 (en) 2000-02-29 2002-02-19 Advanced Micro Devices, Inc. Selective erasure of a non-volatile memory cell of a flash memory device
US6618290B1 (en) 2000-06-23 2003-09-09 Advanced Micro Devices, Inc. Method of programming a non-volatile memory cell using a baking process
US6727545B2 (en) 2000-09-20 2004-04-27 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with low resistance source regions and high source coupling
JP2002100192A (ja) * 2000-09-22 2002-04-05 Toshiba Corp 不揮発性半導体メモリ
JP2002150783A (ja) 2000-11-10 2002-05-24 Toshiba Corp 半導体記憶装置およびそのメモリセルトランジスタのしきい値の変化を判別する方法
US6815231B2 (en) * 2001-06-11 2004-11-09 Hitachi, Ltd. Method of testing and manufacturing nonvolatile semiconductor memory
KR20030001607A (ko) * 2001-06-25 2003-01-08 주식회사 하이닉스반도체 플래쉬 메모리 소자의 테스트 방법
CN1220986C (zh) * 2001-08-17 2005-09-28 旺宏电子股份有限公司 非易失性内存的可靠性测试方法与电路
JP4034971B2 (ja) 2002-01-21 2008-01-16 富士通株式会社 メモリコントローラおよびメモリシステム装置
US6747310B2 (en) 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
JP3721159B2 (ja) 2002-11-28 2005-11-30 株式会社東芝 不揮発性半導体記憶装置
US7324374B2 (en) 2003-06-20 2008-01-29 Spansion Llc Memory with a core-based virtual ground and dynamic reference sensing scheme
EP1503384A3 (en) 2003-07-21 2007-07-18 Macronix International Co., Ltd. Method of programming memory
TWI273600B (en) 2003-07-21 2007-02-11 Macronix Int Co Ltd Integrated circuit and manufacturing method thereof, memory cell and manufacturing method thereof, method for programming memory cell and method for programming memory array multiple times
US7177199B2 (en) 2003-10-20 2007-02-13 Sandisk Corporation Behavior based programming of non-volatile memory
JP4349886B2 (ja) 2003-11-07 2009-10-21 三洋電機株式会社 不揮発性メモリ装置
JP4322686B2 (ja) 2004-01-07 2009-09-02 株式会社東芝 不揮発性半導体記憶装置
US7209389B2 (en) 2004-02-03 2007-04-24 Macronix International Co., Ltd. Trap read only non-volatile memory (TROM)
US20050262970A1 (en) 2004-05-27 2005-12-01 Chih-Ching Hsien Reinforcement teeth for ratchet tools
US7315056B2 (en) 2004-06-07 2008-01-01 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with program/erase and select gates
US7251158B2 (en) 2004-06-10 2007-07-31 Spansion Llc Erase algorithm for multi-level bit flash memory
US7325177B2 (en) 2004-11-17 2008-01-29 Silicon Storage Technology, Inc. Test circuit and method for multilevel cell flash memory
TWI297154B (en) * 2005-01-03 2008-05-21 Macronix Int Co Ltd Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
JP5130646B2 (ja) 2005-06-06 2013-01-30 ソニー株式会社 記憶装置
JP4551284B2 (ja) * 2005-06-22 2010-09-22 シャープ株式会社 不揮発性半導体記憶装置
JP4764723B2 (ja) 2006-01-10 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7508693B2 (en) 2006-03-24 2009-03-24 Macronix International Co., Ltd. One-time-programmable (OTP) memory device and method for testing the same
KR100816162B1 (ko) * 2007-01-23 2008-03-21 주식회사 하이닉스반도체 낸드 플래시 메모리 장치 및 셀 특성 개선 방법
US7839695B2 (en) * 2007-04-27 2010-11-23 Macronix International Co., Ltd. High temperature methods for enhancing retention characteristics of memory devices
KR101440568B1 (ko) 2007-06-14 2014-09-15 샌디스크 테크놀로지스, 인코포레이티드 반도체 메모리의 프로그램가능한 칩 인에이블 및 칩 어드레스
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
US7869258B2 (en) * 2008-06-27 2011-01-11 Sandisk 3D, Llc Reverse set with current limit for non-volatile storage
JP2010176750A (ja) * 2009-01-29 2010-08-12 Oki Semiconductor Co Ltd 不揮発性半導体メモリ及びそのリーク不良検出方法
US20100259979A1 (en) * 2009-04-10 2010-10-14 James Yingbo Jia Self Limiting Method For Programming A Non-volatile Memory Cell To One Of A Plurality Of MLC Levels
US10229746B2 (en) * 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
JP5856366B2 (ja) 2010-09-30 2016-02-09 フジモリ産業株式会社 貼付体用セパレータ及びこれを用いた貼付体
JP5702573B2 (ja) * 2010-10-20 2015-04-15 スパンション エルエルシー 不揮発性半導体記憶装置およびそのデータ書き込み方法
US8842469B2 (en) 2010-11-09 2014-09-23 Freescale Semiconductor, Inc. Method for programming a multi-state non-volatile memory (NVM)
KR101190742B1 (ko) * 2010-12-06 2012-10-12 에스케이하이닉스 주식회사 메모리의 콘트롤러 및 이를 포함하는 스토리지 시스템, 메모리의 수명 측정 방법
US8427877B2 (en) * 2011-02-11 2013-04-23 Freescale Semiconductor, Inc. Digital method to obtain the I-V curves of NVM bitcells
US8711636B2 (en) 2011-05-13 2014-04-29 Silicon Storage Technology, Inc. Method of operating a split gate flash memory cell with coupling gate
US8726104B2 (en) 2011-07-28 2014-05-13 Sandisk Technologies Inc. Non-volatile memory and method with accelerated post-write read using combined verification of multiple pages
US20130031431A1 (en) 2011-07-28 2013-01-31 Eran Sharon Post-Write Read in Non-Volatile Memories Using Comparison of Data as Written in Binary and Multi-State Formats
US8576648B2 (en) 2011-11-09 2013-11-05 Silicon Storage Technology, Inc. Method of testing data retention of a non-volatile memory cell having a floating gate
WO2013112332A1 (en) * 2012-01-24 2013-08-01 Apple Inc. Enhanced programming and erasure schemes for analog memory cells
JP6001093B2 (ja) * 2012-01-24 2016-10-05 アップル インコーポレイテッド アナログメモリセルのプログラミング及び消去の方式
US9195586B2 (en) 2012-02-23 2015-11-24 Hgst Technologies Santa Ana, Inc. Determining bias information for offsetting operating variations in memory cells based on wordline address
US8953398B2 (en) * 2012-06-19 2015-02-10 Sandisk Technologies Inc. Block level grading for reliability and yield improvement
US9299459B2 (en) 2012-09-07 2016-03-29 Macronix International Co., Ltd. Method and apparatus of measuring error correction data for memory
US9123401B2 (en) * 2012-10-15 2015-09-01 Silicon Storage Technology, Inc. Non-volatile memory array and method of using same for fractional word programming
US9013920B2 (en) * 2013-04-03 2015-04-21 Western Digital Technologies, Inc. Systems and methods of write precompensation to extend life of a solid-state memory
KR102210961B1 (ko) 2013-06-12 2021-02-03 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 동적 접근 방법
US20150262970A1 (en) * 2014-03-13 2015-09-17 Kabushiki Kaisha Toshiba Semiconductor memory device manufacturing method and semiconductor memory device
US9202815B1 (en) * 2014-06-20 2015-12-01 Infineon Technologies Ag Method for processing a carrier, a carrier, and a split gate field effect transistor structure
US9569120B2 (en) 2014-08-04 2017-02-14 Nvmdurance Limited Adaptive flash tuning
US9455038B2 (en) * 2014-08-20 2016-09-27 Sandisk Technologies Llc Storage module and method for using healing effects of a quarantine process
CN105448346B (zh) * 2014-08-22 2018-09-25 中芯国际集成电路制造(上海)有限公司 存储单元可靠性的测试方法
US9830219B2 (en) 2014-09-15 2017-11-28 Western Digital Technologies, Inc. Encoding scheme for 3D vertical flash memory
US9990990B2 (en) * 2014-11-06 2018-06-05 Micron Technology, Inc. Apparatuses and methods for accessing variable resistance memory device
US9378832B1 (en) * 2014-12-10 2016-06-28 Sandisk Technologies Inc. Method to recover cycling damage and improve long term data retention
US10430112B2 (en) * 2014-12-22 2019-10-01 Sandisk Technologies Llc Memory block cycling based on memory wear or data retention
US9842662B2 (en) 2015-02-16 2017-12-12 Texas Instruments Incorporated Screening for data retention loss in ferroelectric memories
US9899102B2 (en) 2015-03-31 2018-02-20 SK Hynix Inc. Semiconductor device and operating method thereof
US20160307636A1 (en) * 2015-04-17 2016-10-20 Macronix International Co., Ltd. Method and apparatus for improving data retention and read-performance of a non-volatile memory device
TWI594239B (zh) 2015-05-27 2017-08-01 旺宏電子股份有限公司 改良非揮發性記憶體裝置之資料保留與讀取性能之方法與裝置
JP6417300B2 (ja) 2015-09-02 2018-11-07 株式会社中電工 指定範囲監視システム
US9558846B1 (en) 2015-11-04 2017-01-31 Texas Instruments Incorporated Feedback validation of arbitrary non-volatile memory data
TWI571882B (zh) * 2016-02-19 2017-02-21 群聯電子股份有限公司 平均磨損方法、記憶體控制電路單元及記憶體儲存裝置
KR102384654B1 (ko) * 2016-05-17 2022-04-11 실리콘 스토리지 테크놀로지 인크 개별 메모리 셀 판독, 프로그래밍, 및 소거를 갖는 3-게이트 플래시 메모리 셀들의 어레이
EP3459114B1 (en) * 2016-05-17 2022-01-26 Silicon Storage Technology, Inc. Array of three-gate flash memory cells with individual memory cell read, program and erase
KR102051906B1 (ko) 2016-06-06 2019-12-04 도레이 카부시키가이샤 메모리 어레이, 메모리 어레이의 제조 방법, 메모리 어레이 시트, 메모리 어레이 시트의 제조 방법 및 무선 통신 장치
US10008277B2 (en) 2016-09-12 2018-06-26 Sandisk Technologies Llc Block health monitoring using threshold voltage of dummy memory cells
US10134479B2 (en) 2017-04-21 2018-11-20 Sandisk Technologies Llc Non-volatile memory with reduced program speed variation
JP6414297B1 (ja) * 2017-08-18 2018-10-31 富士通株式会社 メモリコントローラ、情報処理システム、及び不揮発性メモリの不良判断方法
US10515008B2 (en) 2017-10-25 2019-12-24 Western Digital Technologies, Inc. Performance based memory block usage
US10515694B2 (en) * 2017-11-03 2019-12-24 Silicon Storage Technology, Inc. System and method for storing multibit data in non-volatile memory
US10354729B1 (en) * 2017-12-28 2019-07-16 Micron Technology, Inc. Polarity-conditioned memory cell write operations
US10838652B2 (en) 2018-08-24 2020-11-17 Silicon Storage Technology, Inc. Programming of memory cell having gate capacitively coupled to floating gate
CN110140174B (zh) * 2019-03-26 2021-02-19 长江存储科技有限责任公司 用于通过施加多个位线偏置电压在非易失性存储器器件中编程的方法

Also Published As

Publication number Publication date
KR102668445B1 (ko) 2024-05-22
TWI721873B (zh) 2021-03-11
EP4026127B1 (en) 2024-01-24
CN114303199A (zh) 2022-04-08
TWI766357B (zh) 2022-06-01
EP4026126A1 (en) 2022-07-13
CN114303198A (zh) 2022-04-08
EP4026127A1 (en) 2022-07-13
KR102641648B1 (ko) 2024-02-28
JP7238207B2 (ja) 2023-03-13
WO2021045934A1 (en) 2021-03-11
EP4026129B1 (en) 2024-02-28
EP4026126B1 (en) 2023-07-26
US10991433B2 (en) 2021-04-27
KR20220024934A (ko) 2022-03-03
TWI750793B (zh) 2021-12-21
JP2022546088A (ja) 2022-11-02
WO2021045799A1 (en) 2021-03-11
TW202127458A (zh) 2021-07-16
JP2022545740A (ja) 2022-10-28
KR20220019820A (ko) 2022-02-17
CN114287037A (zh) 2022-04-05
JP7121220B1 (ja) 2022-08-17
US20210065811A1 (en) 2021-03-04
EP4026129A1 (en) 2022-07-13
JP7236592B2 (ja) 2023-03-09
US11205490B2 (en) 2021-12-21
KR102641647B1 (ko) 2024-02-28
WO2021045933A1 (en) 2021-03-11
TW202111694A (zh) 2021-03-16
US20210065837A1 (en) 2021-03-04
US20210065817A1 (en) 2021-03-04
KR20220024937A (ko) 2022-03-03
US11017866B2 (en) 2021-05-25
JP2022536213A (ja) 2022-08-12
CN114303199B (zh) 2022-12-27

Similar Documents

Publication Publication Date Title
TWI750793B (zh) 藉由限制抹除與程式化之間的時間間隔以提高在類比非揮發性記憶體中讀取電流穩定性之方法
JP7474876B2 (ja) ランダムテレグラフノイズを呈するメモリセルのプログラム調整による、アナログ不揮発性メモリにおける読み出し電流の安定性を改善する方法
JP2001307492A (ja) 不揮発性半導体メモリ装置の消去方法
TWI832254B (zh) 記憶體裝置及程式化記憶體裝置的方法
JP7496040B1 (ja) 不揮発性メモリにおけるランダムテレグラフノイズをメモリセルのグループ化及びスクリーニングによって低減する方法
US20220392543A1 (en) Method of improving read current stability in analog non-volatile memory by post-program tuning for memory cells exhibiting random telegraph noise
WO2022260692A1 (en) Method of reducing random telegraph noise in non-volatile memory by grouping and screening memory cells