CN1220986C - 非易失性内存的可靠性测试方法与电路 - Google Patents

Abstract

本发明涉及一种非易失性内存的可靠性测试方法，包括：决定一栅极电压与读取电流衰减率的关系曲线；预估该一实际栅极电压与对应该栅极电压的一读取电流衰减率；从该关系曲线，求得对应该实际栅极电压的一加速测试栅极电压与一测试时间；以该加速测试栅极电压，连续在该测试时间内进行测试；以及测量对应该加速测试栅极电压的一读取电流，并判断该加速测试栅极电压下，该内存是否仍有效，以完成此非易失性内存的可靠性测试。

Description

非易失性内存的可靠性测试方法与电路

技术领域

本发明涉及一种非易失性内存的测试电路与方法，且特别涉及一种具有陷阱层(trapping)的非易失性内存的可靠性测试(qualification test)方法与电路。

背景技术

非易失性内存(non-volatile memory)，例如闪存(Flash)，一般目前使用的栅极结构具有控制栅极与浮置栅极，其中控制栅极用来接收控制存储单元动作的电压，浮置栅极则用来储存电荷。在此种架构下，因为浮置栅极是如多晶硅所制成的导体，因此对存储单元进行程序化时，被注入到浮置栅极的电子会均匀分布于浮置栅极中。故而此种具有浮置栅极结构的存储单元仅能做一个位的存储。之后，利用绝缘体来取代浮置栅极的存储单元结构便被提出来。利用绝缘体来束缚电子时，可以让电子被局部束缚，故而可以达到两位的存储储存，使得存储单元的使用效率更为提高。

请参考图1，是可以储存两位的具有陷阱层的非易失性内存的结构剖面示意图。如图1所示，在基底具有做为存储单元的源极18与漏极16的离子掺杂。基底上方则具有栅极结构，栅极结构可以是一种氧化物10/氮化物12/氧化物14(oxide/nitride/oxide)结构。其中氮化物层12用来做为捕获电子的陷阱层。在此，信道热电子注入(channel hot electroniElection)与带对带热电洞注入(band-to-band hot hole injection)分别用来对存储单元进行程序(program)与抹除(erase)程序。

由于陷阱层12是非导体(绝缘层)，所以当电子被吸引进去时，便会被局限于存储单元的漏极侧或源极侧。也就是说，当施加程序电压于栅极与漏极，而源极施加0V的电压时，栅极-漏极侧便会产生大的电场，将电子吸入至陷阱层的漏极侧并且束缚于其中。反之，当施加程序电压于栅极与源极，而漏极施加0V的电压时，栅极-源极侧便会产生大的电场，将电子吸入至陷阱层的源极侧并且束缚于其中。接此，可以做到两位的储存方式，也就是图1所示的位1与位2的位置。

                           表一

这种存储单元可以通过将电子注入绝缘层12后，以改变存储单元的临界电压(threshold voltage，V_t)。然而，存储单元在经过程序/抹除周期(program/erase cycle，P/E cycle)后，已程序状态(programmed state)的临界电压会随着保持时间(retention time)的增加而增加。临界电压的增加会造成漏电电流(leakage current)的增加，并且会使得存储单元的存储信息失效。例如，原来在低于某临界电压是状态“1”的情形时，会因为临界电压的增加，而无法分辨出状态“1”或状态“0”；也就是说，存储单元所储存的信息无法正确的读出。

因此，为了能够确保在存储单元生产后，到经过封装后的产品到达用户的手中，内存可以长期地被使用而不会失效，于是便需要进行测试，来确保经过长期的保持时间后，即使临界电压增加，仍然在正常操作范围，而不会失效。然而，由于测试时间有限，如何运用测试方法来正确且有效预测存储单元的使用寿命(life time)，便成为一重要的工作。

发明内容

本发明利用具有绝缘陷阱层的非易失性内存的物理特性，提出有效的测试方法与装置，是一种加速测试，使得在短的测试时间内，可以预估未来存储单元的使用使用寿命。

因此，本发明提出一种非易失性内存的可靠性测试方法与装置，其是一种加速性测试，利用在一段测试时间内，判断存储单元阵列是否可在预定的使用寿命内正常工作。

本发明提出一种非易失性内存的可靠性测试方法，包括：决定一栅极电压对于读取电流衰减率的关系曲线；预估该实际栅极电压与对应该栅极电压的读取电流衰减率；从该关系曲线求得对应该实际栅极电压的一加速测试栅极电压与一测试时间；以该加速测试栅极电压，连续在该测试时间内进行测试；以及测量对应该加速测试栅极电压的一读取电流衰减率，并判断该加速测试栅极电压下内存的读取电流，以判断该内存是否仍有效。

本发明还提出一种非易失性内存的可靠性测试电路，用以测试一存储单元阵列，其中存储单元阵列具有复数个存储单元，以复数列与行排列构成，其中各该列糯接到一字符线驱动器，且各该行糯接到一位线偏压电路，该非易失性内存的可靠性测试电路包括一字符线偏压发生器，耦接到该字符线驱动器，用以输入一字符电压进行临界电压偏移的加速测试。

附图说明

图1是可以储存两位的具有陷阱层的非易失性内存的结构剖面示意图；

图2是临界电压偏移与读取电流偏移以及保持时间之间的关系图；

图3是各种不同的栅极电压下，临界电压偏移以及保持时间之间的关系图；

图4是栅极电压与读取电流衰减率之间的关系图；

图5是本发明的非易失性内存的可靠性测试方法的一个流程示意图；

图6是实施本发明的非易失性内存的可靠性侧试方法的一个电路范例示意图。

具体实施方式

具有绝缘陷阱层的非易失性内存的临界电压偏移((hreshold drift)与读取电流偏移(read current drift)会随着存储单元的保持时间增加而增加。并且此偏移现象与保持时间的对数大致上为线性关系。本发明即要利用此偏移的物理现象，来对存储单元进行可靠性的加速测试。

图2是临界电压偏移与读取电流偏移以及保持时间之间的关系图。如图2所示，首先针对临界电压的偏移现象来看，图中是以菱形标记来表示的。随着保持时间的增加，从图可以看出临界电压的偏移量也随著增大。例如在保持时间为100秒时，临界电压偏移量dVt为0.01V左右，而当保持时间到达100000秒时，其对应的临界电压偏移量dVt约为0.042V。亦即，随着保持时间的增加，临界电压偏移量dVt从0.01V增加到0.042V，并且约为线性关系。此外，从图可以看出读取电流的偏移量也随着保持时间的增加而增大。例如在保持时间为100秒时，读取电流偏移量dIr约为0.2μA左右，而当保持时间到达100000秒时；其对应的读取电流偏移量dIr约为1.1μA。亦即，随着保持时间的增加，读取电流偏移量dIr从0.2μA增加到1.1μA，并且约为线性关系。

另外，根据实验数据显示，临界电压的偏移量除了随保持时间的增加而增加外，施加于存储单元的栅极的栅极电压Vg的大小也会对临界电压的偏移量有影响。图3是在各种不同的栅极电压下，临界电压偏移以及保持时间之间的关系图。

如图3所示，是针对栅极电压Vg为0V、2V与4V三种情形下，临界电压偏移以及保持时间之间的关系图。从图中可以看出在保持时间为10秒时，三种不同的栅极电压所对应的临界电压偏移不会差太多，但随着保持时间的增加，栅极电压Vg对临界电压偏移量的影响也就越显著。例如在保持时间为1000秒时，栅极电压Vg为0V时所对应的临界电压偏移量dVt约为0.12V，栅极电压Vg为2V时所对应的临界电压偏移量dVt约为0.175V，而栅极电压Vg为4V时所对应的临界电压偏移量dVt约为0.2V。亦即，可以明显的看出栅极电压Vg越大，临界电压偏移量dVt随保持时间DE1增加所产生的偏移量也越大。

综上所述，本发明依据上述DE1物理现象，结合栅极电压与读取电流偏移量来做为本发明的可靠性测试的依据。

图4是栅极电压与读取电流衰减率(read current degradation，μA/dec)之间的关系图。由图4可以看出两者之间的关系大致上为线性关系。此外，由图4可以看出针对一个10年产品的需求，对于1000小时的产品可靠性测试时间需要1.3倍的偏移率的加速度。

如图4所示，对10年产品使用寿命而言，实际字符线电压为2.75V所对应的读取电流衰减率为1μA/dec，而字符线电压为4V的读取电流衰减率为1.25μA/dec。因此，在进行可靠性测试时，只要施加4V的字符线电压到存储单元的栅极，并且在1000小时内所测量到的读取电流衰减量，便可以对应到实际字符线电压为2.75V时，其10年的读取电流衰减量。亦即，满足字符线电压的加速测试时，便可以断定存储单元可以满足实际操作下的使用寿命，而不会失效。

图5是上述方式的一个流程示意图。首先，步骤S100决定栅极电压(字符线电压)与读取电流衰减率之间的关系曲线。例如，图4所示的关系图。

步骤S102预估以后存储单元在一预定生命期的栅极电压。例如，图4所示，使用寿命为10年时，栅极电压Vg为2.75V。之后，步骤S104从步骤S100所得到的图形中，求得对应实际栅极电压的加速测试字符线电压与测试时间。例如，Vg＝4V，且测试时间为1000小时。

接着步骤S106以Vg＝4V的加速测试字符线电压，连续在测试时间1000小时内进行测试，测量读取电流。经过1000小时后，便在步骤S108对应所测量的读取电流是否符合其产品规格。

当经过1000小时的测试后，所测量的读取电流衰减率符合产品规格，则可以在步骤S110得到在经过实际字符线电压的作用时，其读取电流衰减率可以满足10年以上使用寿命的判断准则。亦即，记存储单元是具有可靠性的的。反之，当存储单元经过1000小时的测试后，所测量的读取电流不符合产品规格，则可以在步骤S112得到在经过实际字符线电压的作用时，其读取电流无法满足10年以上使用寿命的判断准则。亦即，存储单元在实际的字符线电压作用下会失效的。

综上所述，利用前述的加速测试方法，可以正确且有效地预估产品的使用寿命。

图6是实施本发明的非易失性内存的可靠性测试方法的一个电路范例示意图。如图6所示，是一个闪存阵列20，而其中只绘出一个存储单元M做代表。熟悉此技术的应知内存阵列20是由复数个存储单元以复数行(位线，连接同一行内存的源极)与列(字符线，连接同一列内存的栅极)方式交错排列而成。字符线驱动器(word line driver)32，耦接到每一条字符线WL，用以提供程序化、抹除与读取电压到存储单元的栅极。列地址解码器(row decoder)30，糯接到字符线驱动器22，用以接收一列地址后，将其解码后，传送到字符线驱动器32；之后再由字符线驱动器32驱动连接在被选择列地址(字符线)上的存储单元。位线偏压电路(b“line bias circuit)40，稿接到每一条位线BL，用以提供程序化、抹除与读收电压到存储单元的源极。行地址解码器(Colum decoder)42，耦接到位线偏压电路40，用以接收一行地址后，将其解码后，传送到位线偏压电路40；之后再由位线偏压电路40提供偏压给连接在被选择行地址(位线)上的存储单元。

字符线偏压发生器50，稿接至字符线驱动器32，用以输入一字符电压进行临界电压偏移的加速测试。例如，以上述的例子为例，以Vg＝4V的加速测试字符线电压，连续在测试时间1000小时内进行测试，测量读取电流衰减率。当经过1000小时的测试后，所测量的读取电流符合产品规格时，则可以得到在经过实际字符线电压的作用时，可以满足10年以上的使用寿命的判断准则；反之，当经过1000小时的测试后，所测量的读取电流衰减率不符合产品规格时，则可以得到在经过实际字符线电压的作用时，无法满足10年以上使用寿命的判断准则。

综上所述，虽然本发明已以较佳实施例公开如上，但其并非用以限定本发明，任何熟悉该项技术的人员，在不脱离本发明的精神和范围内所作的各种更动与润饰，均属于本发明的保护范围，而本发明的保护范围以权利要求书所限定的为准。

Claims (6)

1、一种非易失性内存的可靠性测试方法，其特征在于：包括：

决定一栅极电压与读取电流衰减率的一关系曲线；

预估该一实际栅极电压与对应该栅极电压的一读取电流衰减率；

从该关系曲线，求得对该实际栅极电压的一加速测试栅极电压与一测试时间；

以该加速测试栅极电压，连续在该测试时间内进行测试；

测量对应该加速测试栅极电压的一读取电流，并判断该加速测试栅极电压的该读取电流是否满足一产品规格；

其中当满足该产品规格时，则判断为有效；当不满足该产品规格时，则判断为失效。

2、根据权利要求1所述的非易失性内存的可靠性测试方法，其特征在于：该栅极电压对读取电流衰减率的该关系曲线为线性。

3、一种非易失性内存的可靠性测试方法，其特征在于：包括：

决定一栅极电压对与读取电流衰减率的一关系曲线；

依据一栅极电压对与读取电流衰减率关系，预估一实际栅极电压与对应该栅极电压的一读取电流衰减率；

求得对应该实际栅极电压的一加速测试栅极电压与一测试时间；

以该加速测试栅极电压，连续在该测试时间内进行测试，并测量对应该加速测试栅极电压的一读取电流，以判断该非易失性内存是否满足该实际栅极电压所对应的使用寿命。

4、根据权利要求3所述的非易失性内存的可靠性测试方法，其特征在于：该栅极电压对读取电流衰减绿的该关系曲线为线性。

5、一种非易失性内存的可靠性测试电路，用以测试一存储单元阵列，其特征在于：该存储单元阵列具有复数个存储单元，以复数列与行排列构成，其中各该列糯接到一字符线驱动器，且各该行祸接到一位线偏压电路，该非易失性内存的可靠性测试电路包括：

一字符线偏压发生器，稿接到该字符线驱动器，用以输入一字符电压进行临界电压偏移的加速测试。

6、一种具有可靠性测试电路的非易失性内存电路，其特征在于：包括：

一存储单元阵列，具有复数个存储单元，以复数列与行排列构成；

一字符线驱动电路，糯接至各该些列，用以驱动各该些列；

一位线偏压电路，精接至各该些行，用以驱动各该些行；

一字符线偏压发生器，糯接到该字符线驱动器，用以输入一字符电压进行临电压偏移的加速测试。

Images