JPS5856366A - 半導体記憶装置のスクリ−ニング方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電荷蓄積製半導体記憶装置（消去。

書込み可能な読み出し専用メモリであるので以下ＥＦＲ
ＯＭと略記する）のスクリーニング方法に関するもので
ある。

ＥＦＲＯＭの配憶機構は一般的に電界効果トランジスタ
（以下ＦＥＴと略記ンのチャンネル上部に電荷蓄積部位
を設け、これに電荷を蓄積することによりスレッシ、ホ
ールド電圧を変化させて行う。これを実現する代表的な
ＦＥＴには、普通のＦＥＴの基板とゲート電極間に電気
的には他回路から絶縁された７０−ティングゲートと呼
ばれる電荷蓄積部位を設けたものと。

同様な場所が酸化シリコン層と窒化シリコン層で形成さ
れその界面のトラップ準位を電荷蓄積部位とするものが
ある。両者の構造はかなり異なるが、基本的な記憶メカ
ニズム、消去メカニズムは同じであるので以下のａ明で
は主に前者について述べる。

第１図はＥＰＲＯＭの配憶素子の断面図であり、フロー
ティングゲートＦＧを持つＦＥＴでできている。７０−
テイングゲートＦＧに電荷が蓄積されていない状態は情
報が書かれていないことに対応する。このときｗＬ２図
のゲート電圧１／Ｇ３−ドレーン電流Ｉｎｓ特性図では
ｌ／ｃ、ｓ　−Ｉｎｎ特性が１の状態にあり、スレッシ
、ホールド電圧ｙｔｈ１は小さい。情報の書き込みは何
らかの手段で７０−テイングゲートＦＧに電荷Ｃエレク
トロン）を蓄積させ（たとえば、ドレインＤとゲートＧ
に高電圧を印加し、アバランシェ降伏でホットエレクト
ロンを作り、これを７０−ティングゲートに注入する）
て行う。蓄積された電荷の影響によって、書き込み後の
ｙｃｓ　−１ｏｚ特性は＃！２図の２の状１１に推移し
、スレッシ。

ホールド電圧Ｖｔｈ２は大きくなる。フローティングゲ
ートは周囲が絶縁層！で覆われて他の電極とつながって
いないため、一度蓄積された電荷はフローティングゲー
トＦＧに残り記憶情報は保持されたままとなる。記憶情
報の読み出しはゲー　トＧに適当な電圧、第２図の読み
出しゲート電圧ＶＲを印加しドレーン電流１ｂｓの有無
をセンスアンプで判定することで行う。たとえば。

情報が書かれていない記憶素子では読み出しゲート電圧
Ｉ’ｍはスレッシ、ホールド電圧Ｖｔｈｚより大きいた
めドレーン電流Ｉｎｓは流れ、情報が−かれている記憶
素子では読み出しゲート電圧Ｖｊはスレッシ−ホールド
電圧Ｖｔｋ２より小さくドレーン電流Ｉｎｓは流れない
。また、記憶情報の消去は、７０−テイングゲートＦＧ
に蓄積されている電荷を放電させればよく、蓄積電荷に
紫外縁を照射して、これに絶縁層Ｉの電位障壁を乗り越
えるに十分なエネルギーを与え放電させたり、またはゲ
ートＧに高電圧を印加して蓄積電荷を放電させたりする
方法がとられている。

ところセ、蓄積電荷がリークした場合、第２因のＶｃｓ
　−１ｎｓ　ＭＩ性は５の状態になり、スレッシ１ホー
ルド電圧Ｖｔｈｓは読み出しゲート電圧Ｖ１よりも小さ
くなる。そして、ドレーン電流Ｉｎｓが流れはじめ、こ
れがセンスアンプで検出できる程度になれば書き込まれ
た情報が失われたことになる。この時点が記憶素子の寿
命である。

畳通、この寿命は数１０年以上に設計されている。

ところが、絶縁層ＩＫ大欠陥ある場合とか不純物が含ま
れているときには通常のリークよりも早く蓄積電荷が１
１−りし、記憶寿命は短くなる。また、７０−ティング
ゲートＦＱの麦面形゛状に異常突起があるようなときに
は書き込み時の蓄積電荷量が正常のものに比べ少く、そ
れだけ記憶寿命は短くなる０本発明の対象とするスクリ
ーニングの目的は記憶寿命を短くするこれら欠陥品や異
常品をあらかじめ非破壊で検出することにある。

従来性われてきたスクリーニングは畳約すると第７図の
ような方法であった。まず、記憶素子ＦＥＴのスレッシ
、ホールド電圧を観察しながら、これが第１の基準電圧
Ｐ１を越えるまで７０−テイングゲー）ＦＧＫ電荷を注
入蓄積する。

多数の記憶素子ＦＩ１７からなる記憶装置を考えた場合
、実際には各記憶素子ＦＥ７のスレッシ１ホールド電圧
は若干ばらつきがあり、９７図の初期ｔｏ輪軸上ような
分布をする。その後、高温環境に放置し蓄積電荷のリー
ク現象を加速する。そして再び、各記憶素子ＦＥ７のス
レッシ、ホールド電圧をテ萬ツクし、これが第２の基準
電圧ン２より大きければ正常、小さければ異常品と判定
する。第７図のｔ１軸は高温環境放置後の各記憶素子Ｆ
ＥＴのスレッシ、ホールド電圧分布を示したものである
が、正常記憶素子ＦＥＴのスレッシ、ホールド電圧の減
少は減少特性Ｃ′のように僅であるのに対し、リーク速
度の速い欠陥記憶素子ＦＥＴのスレラフ轟ホールド電圧
減少は減少特性Ｆ′のように太きい。ＩＩ２の基準電圧
Ｖ２はどれらを区別するのに適した電圧とする。

し力・し、上記した従来のスクリーニング方法には次の
ような欠点があった、 第１の欠点はまず、一つの記憶装置にある各記憶素子Ｆ
ＥＴのスレッシュホールド電圧を第１の基準電圧Ｖ１を
越えるまで書き込みパルスを加える必要があり、この書
き込み手順ないし操作が繁雑であった。

第２の欠点は一つの記憶装置にある各記憶素子ＦＥＴの
スレッシ８ホールド電圧を強性的にＷ、１０基準電圧Ｖ
１とほぼ等しい値にそろえる結果、書き込み効率の異常
に低い記憶素子を検出できない点である。通常の書き込
み操作はメーカ指定の書き込みパルスを１回だけ印加し
て行って？す、スレッシ、ホールド電圧を監視しながら
行っ７てはいない。従って上紀書き込み不曳品を見逃す
恐れがあることは大きな欠点であった。

第５の欠点は、記憶素子ＦＥＴのスレッシ−ホールド電
圧を第１の基準電圧Ｖ１及び第２の基準電圧Ｖ２と大小
比較するための特別なチーツク回路が必要であり、これ
を記憶装置に組込んでいる点であった。一般に半導体集
積回路の記憶装置は回路構成が必要最小限であることが
歩留向上、ひいては製品価格の低減の面から重要なコト
であり、スクリーニングのための特別なチェック回路を
同一チップに構成することは大きな欠点であった。

本発明の目的は、上記した従来技術の欠点をな（シ、記
憶寿命の短いＥＦＲＯＭをあらかじめ、非破壊で検出す
るスクリーニング方法を提供するにある。

異体的には次に示す考えにより従来技術の欠点をなくし
た。まず、第３の欠点に対し、従来は蓄積電荷量、すな
わち記憶の深さを記憶製子ＦＥＴのスレッシ島ホールド
電圧の監視で行つていたが、これを記憶装置の電源電圧
１７ｃｃのチェックに置き替えることで解決した。この
考えの正統性を電源電圧脅−ジン劣化特性第３〜６図を
引用し説明する。第５図は２つの異なるメーカ（製品Ａ
、製品Ｂ）の電源電圧マージン劣化特性を示した例であ
る。記憶された内容が正しく読み出せる電源電圧Ｖｃｃ
の限界には、低い電圧で記憶装置がうまく動作しなくな
る下限値と・高い電圧で記憶内容が見かけ上失われる上
限値がある。本発明で関心があるのは上限値であるが、
これはｗＬ２図のｌ／ａｓ　−Ｉｎｎ％性と関係がある
。　ＦＧｊ　−ＩＤ１４Ｉ性が第２図、２の状態のとき
、読み出しゲート電圧ＩＲを増加してゆくと。

ドレーン電流Ｉｎｓが流れはじめ、ついにはセンスアン
プが動作し、記憶内容が見かけ上失われることになる。

すなわち読み出しゲート電圧ＦＡＩには上限値が存在す
る訳であるが、これとトポロジカルな関係にある電源電
圧ｙｃｃにも上限値があることを示唆する。ただし、電
源電圧１７ｃｃを変化させた場合、読み出しゲート電圧
ｙａ以外にセンスアンプとかその他の周辺回路にも影響
があり、同一仕様のＥＦＲＯＭでも内部設計の異なるメ
ーカでは読み出しゲート電圧Ｖｇの上限値と電源電圧ｙ
ｃｃの上限値の関係はかなり異なっている。しかし、４
１定の製品に限れば、読み出しゲート°電圧ＶＲの上限
値１丁なわち記憶の深さは電源電圧Ｖｃｃの上限値で整
理できる。以下定格電源電圧と正常読み出し可能な電源
電圧の上限値までの余裕を記憶マージンと呼ぶ。ところ
で第５図は２つの異なるメーカ（製品Ａ、製品Ｂ）の記
憶マージン劣化の測定例であるが。

時間とともに蓄積電荷がリークし、記憶マージンが減少
していることが分る。ただし、定格電源電圧はｐｓであ
る。また、書書込み時の注入電荷量、記憶素子特性、セ
ンスアンプ等のバラツキによって記憶装置内の各記憶素
子の記憶マージンはある分布を持つ。これを経時的に表
わしたのが纂Ｓ図である。

次に、第２の欠点に対しては次のような解決策を行った
。記憶寿命が異常に短い欠陥品は。

前述のように次の５つに分けられる。一つは。

書き込み時の注入電荷量が少く、初期的に記憶マージン
が少いもの。こめタイプの記憶マージン劣化の様子を第
４図に示す。このような書き込み異常品の記憶マージン
劣化特性Ｆ１は製品Ａの中心分布から大きく、下に離れ
ているためリークの早さが正常でも記憶寿命は短い。二
つ目は、普き込み時に：客側ら問題はないが蓄積電荷の
リークが異常に早いもの、このタイプの記憶マージン劣
化の様子を第６図に示す。このようなリーク不良品の記
憶マージン劣化特性Ｆ５は初期では主分布の中に含まれ
ているが１時間が経つにつれてこれから離れてきて記憶
寿命を短くしている。三つ目は、上記したー・二の複合
的な欠陥を持ったもので、その記憶マージン劣化特性Ｐ
２は第５図のようになる。ところで、従来技術の＄２の
欠点は、上記した一つ目の欠陥品。

丁なわち、書き込み異常品の検出ができないことであっ
た。この解決策としては、ある決められた弱い畳き込み
条件でただ一度だけ書き込むことで達成できる。弱い書
き込みを行う理由は。

もし定格の書き込み条件で書き込んだものの記憶マージ
ンをチェックする場合、最大許容値よりも大きな電源電
圧１’ｃｃを印加する必要があり。

記憶装置の破壊の恐れがあるため、できるだけ定格に近
い電源電圧１’ｃｃで測定したいことによる。このとき
１弱い書き込みを行った場合と定格書き込み条件で書き
込んだ場合の記憶マージンにはトポロジカルな関係があ
るため、定格書き込みでの異常品は弱書き込みで検出し
得るのである。ただし１弱書き込みの程度は製品により
最適値を選ばなければならない。

さらに、この方法を採るならば、従来技術のＷ、１の欠
点も解決したことになる。すなわち。

従来は書き込みパルスの印加回数を記憶素子ＦＥ７のス
レッシ、ホールト９電圧の監視で決める必要があり、そ
のため、書き込み手順ないし操作が繁雑であったものが
１弱書き込みパルス１回で済むことになり、＊雑さは解
決できる。

以下１本発明を実施例を引用し説明する。第９図は本発
明によるスクリーニング方法の一実施例を示すフローチ
ャートである。４は弱書き込みプロセス、５は高温放置
プロセス、６はチェックプロセスである。

まず１弱書き込みプロセス４で何も書き込まれていない
ＥＦＲＯＭの各記憶素子ＦＥＴのフローティングゲート
ＦＧに電荷を注入する。定格書き込み仕様は普通、書き
込み電圧とパルス幅で指定されているが１弱書き込み条
件の実現方法には、書き込み電圧を下げる方法、パルス
幅を短くする方法、これらを併用する方法がある。とこ
ろで、このようにして弱書き込みされた記憶素子の初期
の記憶マージン分布は第８図ｔｏ軸上に示したようにな
る。次に、高温放置プロセス５で記憶マージン劣化を加
速する。高温放置条件の具体的な値を設定するのは多く
の実験データで決めることになるが、市場で記憶寿命１
０年間を保証するには２５０υ、２４時間または２００
ｔ　、　１６８時間１度以上にすることが好ましい。

最後のプロセスはチェックプロセス６である。

ここでは適当な電源電圧１’ｃｃで配憶内容を読み出し
、全配憶素子が正常に読み出せた記憶装置をＧＯとし、
その他をＮＯＧＯとして弁別、除去する。このときの記
憶マージンの分布は第８図ｔ１軸に示した。正常な記憶
素子の記憶マージン劣化はＣのようであるが、ｍ述した
欠陥ないし異常記憶素子力記憶マージン劣化はＦｌ、　
Ｆ２゜Ｆ５のように劣化する、このとき正常と異常を弁
別できるチェツタ電圧１／ｓは適当に設定してよいが、
これが定格電源電圧ｙｓになるように弱書き込み条件、
高温放置条件を設定した方が、チ。

ツクツタめのテスタ及びプログラムに特別のものを用意
する必要がな（、経済的である、以上述べたように１本
発明によるスクリーニング方法を用いれば、従来見逃す
恐れのあった書込み不足のものの検出が可能となること
、また余分かつ特別なチェック回路を記憶装置に組込ま
なくて済むこと、さらにチェック手順、操作が簡単にな
ること等の効果が挙げられる。これらのことは単にＥＦ
ＲＯＭの信頼性向上に寄与ｊるだけではなく、スクリー
ニング費用の低減、さらにはＥＦＲＯＭの歩留向上にも
大きく貢献できることになる。

【図面の簡単な説明】

第１図は記憶素子の断面図、第２図は記憶素子のゲート
電圧ｌ’Ｇｓ−ドレーン電流ＩＤＳ　’ＩＩ性図。 第５図乃至第６図は電源電圧マージン劣化特性ないし記
憶マージ、ン劣化特性図、第７図は従来のスクリーニン
グ方法説明図、第８図は本発明によるスクリーニング方
法説明図、第９図は本発明によるスクリーニング方法フ
ローチャートである。 主な符号 り息ドレーン Ｓ１ソース ＧＩゲート ＦＧ鳳）０−ティングゲート ノボ絶縁層 ４１弱書き込みプロセス ５８高温放置プロセス ６Ｉチ、ツクプロセス ｖＱＳ ′″ｉ３記 一３１ｔ″４　　図 オフ図　　　　　　　　テδ図 才　′７ｆｆｉ

Claims (1)

1. 【特許請求の範囲】 何も書き込まれていない電荷蓄積渥半導体紀憶装置を通
   常書き込み蓄積電荷量より少ない蓄積電荷量で書き込み
   、一定時間高温に放置後。 定められた電源電圧で記憶内容をチェックすることによ
   り、良品、不良品を区別することを特徴とする電荷蓄積
   型半導体配憶装置のスクリーニング方決