CN104751900A - 一种或非型闪存中存储单元间串扰的测试方法 - Google Patents

Abstract

本发明公开了一种或非型闪存中存储单元间串扰的测试方法，包括：提供模拟或非型闪存的存储阵列的测试结构；对测试结构中的存储单元先后进行编程和擦除操作，并将第二存储单元和第四存储单元定义为第一擦除单元和第二擦除单元；对第一存储单元和第三存储单元分别进行编程操作并被定义为第一编程单元和第二编程单元；对目标存储单元进行读取操作，并评价读取串扰对编程单元和擦除单元的影响；对目标存储单元进行编程操作，并同时评价字线串扰和位线串扰对编程单元和擦除单元的影响；对目标存储单元的基底进行加压，并评价基底串扰对编程单元和擦除单元的影响。本发明能够很好地模拟实际存储阵列的操作情况，优化了测试设计，缩短了测试时间。

Description

一种或非型闪存中存储单元间串扰的测试方法

技术领域

本发明涉及非易失性存储器技术领域，具体涉及一种或非型闪存中存储单元间串扰的测试方法。

背景技术

或非型闪存（NOR Flash）属于一种非易失性闪存，其特点是应用程序可以直接在闪存内运行，不必再把代码读到系统随机存储器中，从而使其具有较高的传输效率，因此，NOR Flash得到了广泛的应用。

在NOR Flash中，对目标存储单元进行擦除或编程操作时，会对非目标存储单元造成干扰，这就是经常提到的存储单元间串扰（Cell Disturb）的问题。随着NOR Flash的相关技术的不断发展，在65nm及以下节点NOR Flash的工艺中，由于存储单元的尺寸进一步缩小，存储单元间串扰的问题变得越来越突出，严重影响了NOR Flash的可靠性。

现有技术中，存储单元间串扰的测试主要是对单个存储单元进行操作，这样并不能够模拟实际NOR Flash的存储阵列的操作，而且评价一套完整的存储单元间串扰的情况，需要对编程单元和擦除单元分别进行读取串扰、位线串扰、字线串扰以及基底串扰的模拟评价，这样不仅在测试设计上比较冗余，而且测试过程需要花费很多时间。

发明内容

有鉴于此，本发明实施例提供一种或非型闪存中存储单元间串扰的测试方法，解决了现有技术中存储单元间串扰的测试不能够模拟或非型闪存的存储阵列的操作并且在测试设计上比较冗余以及测试过程需要花费很多时间的技术问题。

本发明实施例提供了一种或非型闪存中存储单元间串扰的测试方法，所述存储单元间串扰包括读取串扰、字线串扰、位线串扰和基底串扰，所述测试方法包括：

提供模拟所述或非型闪存的存储阵列的测试结构，其中，所述测试结构包括：目标存储单元、与所述目标存储单元共字线并位于其两侧且与其相邻的第一存储单元和第二存储单元以及与所述目标存储单元共位线并位于其两侧且与其相邻的第三存储单元和第四存储单元；

对所述目标存储单元、第一存储单元、第二存储单元、第三存储单元和第四存储单元先进行编程操作再进行擦除操作，并将完成擦除操作的所述第二存储单元和第四存储单元分别定义为第一擦除单元和第二擦除单元；

对所述第一存储单元和第三存储单元分别进行编程操作并被定义为第一编程单元和第二编程单元；

对所述目标存储单元进行读取操作，并评价所述读取串扰对所述第一编程单元、第二编程单元、第一擦除单元和第二擦除单元的影响；

对所述目标存储单元进行编程操作，并评价所述字线串扰对所述第一编程单元和第一擦除单元的影响以及评价所述位线串扰对所述第二编程单元和第二擦除单元的影响；

对所述目标存储单元的基底进行加压，并评价所述基底串扰对所述第一编程单元、第二编程单元、第一擦除单元和第二擦除单元的影响。

进一步地，所述测试结构为3×3的存储阵列。

进一步地，所述测试结构还包括：第一端子、第二端子、第三端子、第四端子、第五端子、第六端子、第七端子和第八端子，其中，

所述第一端子为所述目标存储单元、第一存储单元、第二存储单元、第三存储单元和第四存储单元的源极线连接起来所引出的端子；

所述第二端子为所述第一存储单元的位线引出的端子；

所述第三端子为所述目标存储单元、第三存储单元和第四存储单元的位线连接起来所引出的端子；

所述第四端子为所述第二存储单元的位线引出的端子；

所述第五端子为所述第三存储单元的字线引出的端子；

所述第六端子为所述目标存储单元、第一存储单元和第二存储单元的字线连接起来所引出的端子；

所述第七端子为所述第四存储单元的字线引出的端子；

所述第八端子为所述目标存储单元、第一存储单元、第二存储单元、第三存储单元和第四存储单元的公共的基底所引出的端子。

进一步地，在对所述目标存储单元、第一存储单元、第二存储单元、第三存储单元和第四存储单元进行编程操作时，所述第一端子和第八端子的电压为0伏，所述第二端子、第三端子和第四端子的电压为3到5伏，所述第五端子、第六端子和第七端子的电压为8到10伏，并且施加电压的时间为1到5微秒；

在对所述目标存储单元、第一存储单元、第二存储单元、第三存储单元和第四存储单元进行擦除操作时，所述第一端子和第八端子的电压为6到8伏，所述第二端子、第三端子和第四端子为浮接，所述第五端子、第六端子和第七端子的电压为-7到-10伏，并且施加电压的时间为1到5毫秒。

进一步地，在对所述第一存储单元进行编程操作时，所述第一端子、第三端子、第四端子、第五端子、第七端子和第八端子的电压为0伏，所述第二端子的电压为3到5伏，所述第六端子的电压为8到10伏，并且施加电压的时间为1到5微秒；

在对所述第三存储单元进行编程操作时，所述第一端子、第二端子、第四端子、第六端子、第七端子和第八端子的电压为0伏，所述第三端子的电压为3到5伏，所述第五端子的电压为8到10伏，并且施加电压的时间为1到5微秒。

进一步地，在对所述目标存储单元进行读取操作时，所述第一端子、第二端子、第四端子、第五端子、第七端子和第八端子的电压为0伏，所述第三端子的电压为0.8到1.2伏，所述第六端子的电压为4.5到5.5伏，并且施加电压的时间为1到1000秒；

在对所述目标存储单元进行编程操作时，所述第一端子、第二端子、第四端子、第五端子、第七端子和第八端子的电压为0伏，所述第三端子的电压为3到5伏，所述第六端子的电压为8到10伏，并且施加电压的时间为1到1000微秒；

在对所述目标存储单元的基底进行加压时，所述第一端子、第二端子、第三端子、第四端子、第五端子、第六端子和第七端子的电压为0伏，所述第八端子的电压为7到9伏，并且施加电压的时间为1到1000毫秒。

进一步地，将完成擦除操作的所述第二存储单元和第四存储单元分别定义为第一擦除单元和第二擦除单元之后，还包括：分别读出并记录所述第一擦除单元的第一阈值电压和所述第二擦除单元的第一阈值电压；

对所述第一存储单元和第三存储单元分别进行编程操作并被定义为第一编程单元和第二编程单元之后，还包括：分别读出并记录所述第一编程单元的第一阈值电压和所述第二编程单元的第一阈值电压。

进一步地，对所述目标存储单元进行读取操作之后，还包括：分别读出并记录所述第一编程单元的第二阈值电压、所述第二编程单元的第二阈值电压、所述第一擦除单元的第二阈值电压和所述第二擦除单元的第二阈值电压；

对所述目标存储单元进行编程操作之后，还包括：分别读出并记录所述第一编程单元的第三阈值电压、所述第二编程单元的第三阈值电压、所述第一擦除单元的第三阈值电压和所述第二擦除单元的第三阈值电压；

对所述目标存储单元的基底进行加压之后，还包括：分别读出并记录所述第一编程单元的第四阈值电压、所述第二编程单元的第四阈值电压、所述第一擦除单元的第四阈值电压和所述第二擦除单元的第四阈值电压。

进一步地，评价所述读取串扰对所述第一编程单元、第二编程单元、第一擦除单元和第二擦除单元的影响，具体为：将所述第一编程单元的第二阈值电压、所述第二编程单元的第二阈值电压、所述第一擦除单元的第二阈值电压和所述第二擦除单元的第二阈值电压分别与各自的第一阈值电压进行比较；

评价所述字线串扰对所述第一编程单元和第一擦除单元的影响以及评价所述位线串扰对所述第二编程单元和第二擦除单元的影响，具体为：将所述第一编程单元的第三阈值电压和所述第一擦除单元的第三阈值电压分别与各自的第二阈值电压进行比较以及将所述第二编程单元的第三阈值电压和所述第二擦除单元的第三阈值电压分别与各自的第二阈值电压进行比较；

评价所述基底串扰对所述第一编程单元、第二编程单元、第一擦除单元和第二擦除单元的影响，具体为：将所述第一编程单元的第四阈值电压、所述第二编程单元的第四阈值电压、所述第一擦除单元的第四阈值电压和所述第二擦除单元的第四阈值电压分别与各自的第三阈值电压进行比较。

本发明实施例提出的或非型闪存中存储单元间串扰的测试方法，通过提供一个模拟或非型闪存的存储阵列的测试结构，对测试结构中的目标存储单元进行相应的操作，能够同时评价读取串扰、位线串扰、字线串扰和基底串扰对编程单元和擦除单元的影响，这样不仅能够很好地模拟实际存储阵列的操作情况，优化了测试设计，而且还缩短了测试时间。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1是根据本发明实施例的或非型闪存中存储单元间串扰的测试方法的流程图；

图2是根据本发明实施例的模拟或非型闪存的存储阵列的测试结构的结构图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。

本发明实施例提供了一种或非型闪存中存储单元间串扰的测试方法。其中，所述存储单元间串扰包括读取串扰、字线串扰、位线串扰和基底串扰。图1是根据本发明实施例的或非型闪存中存储单元间串扰的测试方法的流程图。参见图1，所述测试方法包括：

步骤S11、提供模拟或非型闪存的存储阵列的测试结构，其中，测试结构包括：目标存储单元、与目标存储单元共字线并位于其两侧且与其相邻的第一存储单元和第二存储单元以及与目标存储单元共位线并位于其两侧且与其相邻的第三存储单元和第四存储单元。

需要说明的是，所述目标存储单元为在进行测试的过程中，对其进行操作，以评价相应的存储单元间串扰对第一存储单元、第二存储单元、第三存储单元和第四存储单元的影响。所述共字线为相应存储单元的字线相连。所述共位线为相应存储单元的位线相连。

通过将测试结构设置成模拟或非型闪存的存储阵列，可以在测试的过程中，能够很好地模拟实际存储阵列操作的情况。此外，还能够实现同时对编程单元和擦除单元的存储单元间串扰的测试，实现了对测试设计的优化。

图2是根据本发明实施例的模拟或非型闪存的存储阵列的测试结构的结构图。可选地，参见图2，所述测试结构为3×3的存储阵列。该结构能够很好的模拟实际存储阵列操作的情况。

可选地，参见图2，所述测试结构还包括：第一端子S0、第二端子D0、第三端子D1、第四端子D2、第五端子G0、第六端子G1、第七端子G2和第八端子B0（在图2中未示出），其中，所述第一端子S0为所述目标存储单元20、第一存储单元21、第二存储单元22、第三存储单元23和第四存储单元24的源极线连接起来所引出的端子；所述第二端子D0为所述第一存储单元21的位线引出的端子；所述第三端子D1为所述目标存储单元20、第三存储单元23和第四存储单元24的位线连接起来所引出的端子；所述第四端子D2为所述第二存储单元22的位线引出的端子；所述第五端子G0为所述第三存储单元23的字线引出的端子；所述第六端子G1为所述目标存储单元20、第一存储单元21和第二存储单元22的字线连接起来所引出的端子；所述第七端子G2为所述第四存储单元24的字线引出的端子；所述第八端子B0为所述目标存储单元20、第一存储单元21、第二存储单元22、第三存储单元23和第四存储单元24的公共的基底（在图2中未示出）所引出的端子。

通过设置上述的端子，能够很方便地进行存储单元间串扰的测试。

步骤S12、对目标存储单元、第一存储单元、第二存储单元、第三存储单元和第四存储单元先进行编程操作再进行擦除操作，并将完成擦除操作的第二存储单元和第四存储单元分别定义为第一擦除单元和第二擦除单元。

在本实施例中，可选地，在对所述目标存储单元20、第一存储单元21、第二存储单元22、第三存储单元23和第四存储单元24进行编程操作时，所述第一端子S0和第八端子B0的电压为0伏，所述第二端子D0、第三端子D1和第四端子D2的电压为3到5伏，所述第五端子G0、第六端子G1和第七端子G2的电压为8到10伏，并且施加电压的时间为1到5微秒；在对所述目标存储单元20、第一存储单元21、第二存储单元22、第三存储单元23和第四存储单元24进行擦除操作时，所述第一端子S0和第八端子B0的电压为6到8伏，所述第二端子D0、第三端子D1和第四端子D2为浮接，所述第五端子G0、第六端子G1和第七端子G2的电压为-7到-10伏，并且施加电压的时间为1到5毫秒。

需要说明的是，由于在进行存储单元间串扰的测试前，目标存储单元20、第一存储单元21、第二存储单元22、第三存储单元23和第四存储单元24的状态可能各不相同，这样不便于准确地进行存储单元间串扰的测试。于是需要对目标存储单元20、第一存储单元21、第二存储单元22、第三存储单元23和第四存储单元24先进行编程操作再进行擦除操作，使得相应的存储单元的状态相同，以利于准确地进行存储单元间串扰的测试。

还需要说明的是，由于在进行存储单元间串扰的测试时，需要对擦除单元进行测试，因此，在完成擦除操作后，将第二存储单元22和第四存储单元24分别定义为第一擦除单元和第二擦除单元，以使测试结构在进行测试前包含擦除单元。当然，也可以将第二存储单元22和第三存储单元23分别定义为第一擦除单元和第二擦除单元，或者将第一存储单元21和第三存储单元23分别定义为第一擦除单元和第二擦除单元，或者将第一存储单元21和第四存储单元24分别定义为第一擦除单元和第二擦除单元，这样设置的好处是在对目标存储单元20进行编程操作时，能够同时测试一个擦除单元的字线串扰和另一个擦除单元的位线串扰，从而可以一步完成对擦除单元的字线串扰和位线串扰的测试。

在本实施例中，可选地，将完成擦除操作的所述第二存储单元22和第四存储单元24分别定义为第一擦除单元和第二擦除单元之后，还包括：分别读出并记录所述第一擦除单元的第一阈值电压V_ER2和所述第二擦除单元的第一阈值电压V_ER4。

需要说明的是，读出并记录下第一擦除单元的第一阈值电压V_ER2和所述第二擦除单元的第一阈值电压V_ER4，为接下来进行的评价读取串扰对擦除单元的影响提供比较对象。

步骤S13、对第一存储单元和第三存储单元分别进行编程操作并被定义为第一编程单元和第二编程单元。

需要说明的是，由于在进行存储单元间串扰的测试时，需要对编程单元进行测试，因此，在步骤S12之后，再次对第一存储单元21和第三存储单元23分别进行编程操作并被定义为第一编程单元和第二编程单元，以使测试结构在进行测试前包含编程单元。编程单元是与上述的测试结构的擦除单元对应设置的，这样设置的好处是在对目标存储单元20进行编程操作时，不仅能够同时测试一个擦除单元的字线串扰和另一个擦除单元的位线串扰，而且能够同时测试一个编程单元的字线串扰和另一个编程单元的位线串扰，这样可以一步完成对擦除单元和编程单元的字线串扰和位线串扰的测试，从而方便了测试，缩短了测试时间。

在本实施例中，可选地，在对所述第一存储单元21进行编程操作时，所述第一端子S0、第三端子D1、第四端子D2、第五端子G0、第七端子G2和第八端子B0的电压为0伏，所述第二端子D0的电压为3到5伏，所述第六端子G1的电压为8到10伏，并且施加电压的时间为1到5微秒；在对所述第三存储单元23进行编程操作时，所述第一端子S0、第二端子D0、第四端子D1、第六端子G1、第七端子G2和第八端子B0的电压为0伏，所述第三端子D0的电压为3到5伏，所述第五端子D2的电压为8到10伏，并且施加电压的时间为1到5微秒。

可选地，对所述第一存储单元21和第三存储单元23分别进行编程操作并被定义为第一编程单元和第二编程单元之后，还包括：分别读出并记录所述第一编程单元的第一阈值电压V_PM1和所述第二编程单元的第一阈值电压V_PM3。

需要说明的是，读出并记录所述第一编程单元的第一阈值电压V_PM1和所述第二编程单元的第一阈值电压V_PM3，为接下来进行的评价读取串扰对编程单元的影响提供比较对象。

步骤S14、对目标存储单元进行读取操作，并评价读取串扰对第一编程单元、第二编程单元、第一擦除单元和第二擦除单元的影响。

在本实施例中，可选地，在对所述目标存储单元20进行读取操作时，所述第一端子S0、第二端子D0、第四端子D2、第五端子G0、第七端子G2和第八端子B0的电压为0伏，所述第三端子D1的电压为0.8到1.2伏，所述第六端子G1的电压为4.5到5.5伏，并且施加电压的时间为1到1000秒。

需要说明的是，对目标存储单元20进行读取操作时，会在第三端子D1和第六端子G1上施加一定的电压。由于第三端子D1为目标存储单元20与第二编程单元和第二擦除单元共位线引出的端子并且第六端子G1为目标存储单元20与第一编程单元和第一擦除单元共字线引出的端子，因此，加在第三端子D1上的电压由于读取串扰会对第二编程单元和第二擦除单元的阈值电压产生影响，加在第六端子G1上的电压由于读取串扰会对第一编程单元和第一擦除单元的阈值电压产生影响。

还需要说明的是，在本步骤中，对目标存储单元20进行读取操作时，各个端子的施加电压的时间为1到1000秒，然而，在实际测试时，可以根据评价需求进行设定。在后续的步骤中，对目标存储单元20进行编程操作以及对目标存储单元20的基底加压，相应的各端子的施加加压的时间均可以根据评价需求进行设定。

可选地，对所述目标存储单元20进行读取操作之后，还包括：分别读出并记录所述第一编程单元的第二阈值电压V_RD1、所述第二编程单元的第二阈值电压V_RD3、所述第一擦除单元的第二阈值电压V_RD2和所述第二擦除单元的第二阈值电压V_RD4。

可选地，评价所述读取串扰对所述第一编程单元、第二编程单元、第一擦除单元和第二擦除单元的影响，具体为：将所述第一编程单元的第二阈值电压V_RD1、所述第二编程单元的第二阈值电压V_RD3、所述第一擦除单元的第二阈值电压V_RD2和所述第二擦除单元的第二阈值电压V_RD4分别与各自的第一阈值电压进行比较。

需要说明的是，将第一编程单元的第二阈值电压V_RD1、第二编程单元的第二阈值电压V_RD3、第一擦除单元的第二阈值电压V_RD2和第二擦除单元的第二阈值电压V_RD4分别与各自的第一阈值电压进行比较，如果比较之后相差较大，则表明读取串扰对相应的编程单元或擦除单元的影响较大，反之，则表明读取串扰对相应的编程单元或擦除单元的影响较小。

如上所述，在本步骤中，通过对目标存储单元进行读取操作，能够同时实现对编程单元和擦除单元的读取串扰的测试，从而方便了读取串扰的测试，缩短了测试时间。

步骤S15、对目标存储单元进行编程操作，并评价字线串扰对第一编程单元和第一擦除单元的影响以及评价位线串扰对所述第二编程单元和第二擦除单元的影响。

在本实施例中，可选地，在对所述目标存储单元20进行编程操作时，所述第一端子S0、第二端子D0、第四端子D2、第五端子G0、第七端子G2和第八端子B0的电压为0伏，所述第三端子D1的电压为3到5伏，所述第六端子G1的电压为8到10伏，并且施加电压的时间为1到1000微秒。

需要说明的是，对目标存储单元20进行编程操作时，加在第三端子D1和第六端子G1的电压较大。由于第三端子D1为目标存储单元20与第二编程单元和第二擦除单元共位线引出的端子，因此，加在第三端子D1上的较大的电压由于位线串扰会对第二编程单元和第二擦除单元的阈值电压产生影响；由于第六端子G1为目标存储单元20与第一编程单元和第一擦除单元共字线引出的端子，因此，加在第六端子G1上的较大的电压由于字线串扰会对第一编程单元和第一擦除单元的阈值电压产生影响。

可选地，对所述目标存储单元20进行编程操作之后，还包括：分别读出并记录所述第一编程单元的第三阈值电压V_GD1、所述第二编程单元的第三阈值电压V_DD3、所述第一擦除单元的第三阈值电压V_GD2和所述第二擦除单元的第三阈值电压V_DD4。

可选地，评价所述字线串扰对所述第一编程单元和第一擦除单元的影响以及评价所述位线串扰对所述第二编程单元和第二擦除单元的影响，具体为：将所述第一编程单元的第三阈值电压V_GD1和所述第一擦除单元的第三阈值电压V_GD2分别与各自的第二阈值电压进行比较以及将所述第二编程单元的第三阈值电压V_DD3和所述第二擦除单元的第三阈值电压V_DD4分别与各自的第二阈值电压进行比较。

需要说明的是，将第一编程单元的第三阈值电压V_GD1和第一擦除单元的第三阈值电压V_GD2分别与各自的第二阈值电压进行比较，如果比较之后相差较大，则表明字线串扰对相应的编程单元或擦除单元的影响较大，反之，则表明字线串扰对相应的编程单元或擦除单元的影响较小。将第二编程单元的第三阈值电压V_DD3和第二擦除单元的第三阈值电压V_DD4分别与各自的第二阈值电压进行比较，如果比较之后相差较大，则表明位线串扰对相应的编程单元或擦除单元的影响较大，反之，则表明位线串扰对相应的编程单元或擦除单元的影响较小。

如上所述，在本步骤中，通过对目标存储单元进行编程操作，能够同时实现对编程单元和擦除单元的字线串扰和位线串扰的测试，从而方便了字线串扰和位线串扰的测试，缩短了测试时间。

步骤S16、对目标存储单元的基底进行加压，并评价基底串扰对第一编程单元、第二编程单元、第一擦除单元和第二擦除单元的影响。

在本实施例中，可选地，在对所述目标存储单元20的基底进行加压时，所述第一端子S0、第二端子D0、第三端子D1、第四端子D2、第五端子G0、第六端子G1和第七端子G2的电压为0伏，所述第八端子B0的电压为7到9伏，并且施加电压的时间为1到1000毫秒。

需要说明的是，由于目标存储单元20、第一编程单元（与第一存储单元21对应）、第二编程单元（与第三存储单元23对应）、第一擦除单元（与第二存储单元22对应）和第二擦除单元（与第四存储单元24对应）有公共的基底，因此，对目标存储单元20的基底进行加压就是对第八端子B0进行加压，并且加在目标存储单元20的基底上的电压由于基底串扰会对第一编程单元、第一擦除单元、第二编程单元和第二擦除单元的阈值电压产生影响。

可选地，对所述目标存储单元20的基底进行加压之后，还包括：分别读出并记录所述第一编程单元的第四阈值电压V_WD1、所述第二编程单元的第四阈值电压V_WD3、所述第一擦除单元的第四阈值电压V_WD2和所述第二擦除单元的第四阈值电压V_WD4。

可选地，评价所述基底串扰对所述第一编程单元、第二编程单元、第一擦除单元和第二擦除单元的影响，具体为：将所述第一编程单元的第四阈值电压V_WD1、所述第二编程单元的第四阈值电压V_WD3、所述第一擦除单元的第四阈值电压V_WD2和所述第二擦除单元的第四阈值电压V_WD4分别与各自的第三阈值电压进行比较。

需要说明的是，将第一编程单元的第四阈值电压V_WD1、第二编程单元的第四阈值电压V_WD3、第一擦除单元的第四阈值电压V_WD2和第二擦除单元的第四阈值电压V_WD4分别与各自的第三阈值电压进行比较。如果比较之后相差较大，则表明基底串扰对相应的编程单元或擦除单元的影响较大，反之，则表明基底串扰对相应的编程单元或擦除单元的影响较小。

如上所述，在本步骤中，通过对目标存储单元的基底进行加压，能够同时实现对编程单元和擦除单元的基底串扰的测试，从而方便了基底串扰的测试，缩短了测试时间。

在上述的步骤中，通过读出并记录在相应操作中的各编程单元和各擦除单元的阈值电压，并通过阈值电压的比较来评价存储单元间串扰对各编程单元和各擦除单元的影响，从而完成存储单元间串扰的测试。在实际操作中，也可以通过读出并记录在相应操作中的各编程单元和各擦除单元的饱和电流，关于通过饱和电流实现存储单元间串扰的测试与通过阈值电压实现存储单元间串扰的测试的原理相似，在此不再赘述。

如上所述，本发明实施例对测试结构进行存储单元间串扰的测试，并评价存储单元间串扰对编程单元和擦除单元的影响。由于测试结构模拟了或非型闪存的存储阵列，所以对于从该测试结构所得的存储单元间串扰的测试结果，对于或非型闪存同样适用，也可以说，上述的存储单元间串扰的测试方法对于或非型闪存同样适用。

本发明实施例提出的或非型闪存中存储单元间串扰的测试方法，通过提供一个模拟或非型闪存的存储阵列的测试结构，对测试结构中的目标存储单元进行相应的操作，能够同时评价读取串扰、位线串扰、字线串扰和基底串扰对编程单元和擦除单元的影响，这样不仅能够很好地模拟实际存储阵列的操作情况，优化了测试设计，而且还缩短了测试时间。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (9)

1.一种或非型闪存中存储单元间串扰的测试方法，所述存储单元间串扰包括读取串扰、字线串扰、位线串扰和基底串扰，其特征在于，所述测试方法包括：

提供模拟所述或非型闪存的存储阵列的测试结构，其中，所述测试结构包括：目标存储单元、与所述目标存储单元共字线并位于其两侧且与其相邻的第一存储单元和第二存储单元以及与所述目标存储单元共位线并位于其两侧且与其相邻的第三存储单元和第四存储单元；

对所述目标存储单元、第一存储单元、第二存储单元、第三存储单元和第四存储单元先进行编程操作再进行擦除操作，并将完成擦除操作的所述第二存储单元和第四存储单元分别定义为第一擦除单元和第二擦除单元；

对所述第一存储单元和第三存储单元分别进行编程操作并被定义为第一编程单元和第二编程单元；

对所述目标存储单元进行读取操作，并评价所述读取串扰对所述第一编程单元、第二编程单元、第一擦除单元和第二擦除单元的影响；

对所述目标存储单元进行编程操作，并评价所述字线串扰对所述第一编程单元和第一擦除单元的影响以及评价所述位线串扰对所述第二编程单元和第二擦除单元的影响；

对所述目标存储单元的基底进行加压，并评价所述基底串扰对所述第一编程单元、第二编程单元、第一擦除单元和第二擦除单元的影响。

2.根据权利要求1所述的或非型闪存中存储单元间串扰的测试方法，其特征在于，所述测试结构为3×3的存储阵列。

3.根据权利要求1-2中任一项所述的或非型闪存中存储单元间串扰的测试方法，其特征在于，所述测试结构还包括：第一端子、第二端子、第三端子、第四端子、第五端子、第六端子、第七端子和第八端子，其中，

所述第一端子为所述目标存储单元、第一存储单元、第二存储单元、第三存储单元和第四存储单元的源极线连接起来所引出的端子；

所述第二端子为所述第一存储单元的位线引出的端子；

所述第三端子为所述目标存储单元、第三存储单元和第四存储单元的位线连接起来所引出的端子；

所述第四端子为所述第二存储单元的位线引出的端子；

所述第五端子为所述第三存储单元的字线引出的端子；

所述第六端子为所述目标存储单元、第一存储单元和第二存储单元的字线连接起来所引出的端子；

所述第七端子为所述第四存储单元的字线引出的端子；

所述第八端子为所述目标存储单元、第一存储单元、第二存储单元、第三存储单元和第四存储单元的公共的基底所引出的端子。

4.根据权利要求3所述的或非型闪存中存储单元间串扰的测试方法，其特征在于，在对所述目标存储单元、第一存储单元、第二存储单元、第三存储单元和第四存储单元进行编程操作时，所述第一端子和第八端子的电压为0伏，所述第二端子、第三端子和第四端子的电压为3到5伏，所述第五端子、第六端子和第七端子的电压为8到10伏，并且施加电压的时间为1到5微秒；

在对所述目标存储单元、第一存储单元、第二存储单元、第三存储单元和第四存储单元进行擦除操作时，所述第一端子和第八端子的电压为6到8伏，所述第二端子、第三端子和第四端子为浮接，所述第五端子、第六端子和第七端子的电压为-7到-10伏，并且施加电压的时间为1到5毫秒。

5.根据权利要求3所述的或非型闪存中存储单元间串扰的测试方法，其特征在于，在对所述第一存储单元进行编程操作时，所述第一端子、第三端子、第四端子、第五端子、第七端子和第八端子的电压为0伏，所述第二端子的电压为3到5伏，所述第六端子的电压为8到10伏，并且施加电压的时间为1到5微秒；

在对所述第三存储单元进行编程操作时，所述第一端子、第二端子、第四端子、第六端子、第七端子和第八端子的电压为0伏，所述第三端子的电压为3到5伏，所述第五端子的电压为8到10伏，并且施加电压的时间为1到5微秒。

6.根据权利要求3所述的或非型闪存中存储单元间串扰的测试方法，其特征在于，在对所述目标存储单元进行读取操作时，所述第一端子、第二端子、第四端子、第五端子、第七端子和第八端子的电压为0伏，所述第三端子的电压为0.8到1.2伏，所述第六端子的电压为4.5到5.5伏，并且施加电压的时间为1到1000秒；

在对所述目标存储单元进行编程操作时，所述第一端子、第二端子、第四端子、第五端子、第七端子和第八端子的电压为0伏，所述第三端子的电压为3到5伏，所述第六端子的电压为8到10伏，并且施加电压的时间为1到1000微秒；

在对所述目标存储单元的基底进行加压时，所述第一端子、第二端子、第三端子、第四端子、第五端子、第六端子和第七端子的电压为0伏，所述第八端子的电压为7到9伏，并且施加电压的时间为1到1000毫秒。

7.根据权利要求3所述的或非型闪存中存储单元间串扰的测试方法，其特征在于，将完成擦除操作的所述第二存储单元和第四存储单元分别定义为第一擦除单元和第二擦除单元之后，还包括：分别读出并记录所述第一擦除单元的第一阈值电压和所述第二擦除单元的第一阈值电压；

对所述第一存储单元和第三存储单元分别进行编程操作并被定义为第一编程单元和第二编程单元之后，还包括：分别读出并记录所述第一编程单元的第一阈值电压和所述第二编程单元的第一阈值电压。

8.根据权利要求7所述的或非型闪存中存储单元间串扰的测试方法，其特征在于，对所述目标存储单元进行读取操作之后，还包括：分别读出并记录所述第一编程单元的第二阈值电压、所述第二编程单元的第二阈值电压、所述第一擦除单元的第二阈值电压和所述第二擦除单元的第二阈值电压；

对所述目标存储单元进行编程操作之后，还包括：分别读出并记录所述第一编程单元的第三阈值电压、所述第二编程单元的第三阈值电压、所述第一擦除单元的第三阈值电压和所述第二擦除单元的第三阈值电压；

对所述目标存储单元的基底进行加压之后，还包括：分别读出并记录所述第一编程单元的第四阈值电压、所述第二编程单元的第四阈值电压、所述第一擦除单元的第四阈值电压和所述第二擦除单元的第四阈值电压。

9.根据权利要求8所述的或非型闪存中存储单元间串扰的测试方法，其特征在于，评价所述读取串扰对所述第一编程单元、第二编程单元、第一擦除单元和第二擦除单元的影响，具体为：将所述第一编程单元的第二阈值电压、所述第二编程单元的第二阈值电压、所述第一擦除单元的第二阈值电压和所述第二擦除单元的第二阈值电压分别与各自的第一阈值电压进行比较；

评价所述字线串扰对所述第一编程单元和第一擦除单元的影响以及评价所述位线串扰对所述第二编程单元和第二擦除单元的影响，具体为：将所述第一编程单元的第三阈值电压和所述第一擦除单元的第三阈值电压分别与各自的第二阈值电压进行比较以及将所述第二编程单元的第三阈值电压和所述第二擦除单元的第三阈值电压分别与各自的第二阈值电压进行比较；

评价所述基底串扰对所述第一编程单元、第二编程单元、第一擦除单元和第二擦除单元的影响，具体为：将所述第一编程单元的第四阈值电压、所述第二编程单元的第四阈值电压、所述第一擦除单元的第四阈值电压和所述第二擦除单元的第四阈值电压分别与各自的第三阈值电压进行比较。