CN101176165B - 快闪存储器、其擦除方法，及其具有存储器装置的电子装置 - Google Patents

Abstract

擦除与检验方法执行擦除操作和擦除检验读取操作。如果擦除检验读取操作因为已发现未擦除的存储器单元而失败，那么执行正常存储器读取操作，以便确定哪些存储器单元仍是被编程的。接着，对所述存储器单元执行选择性擦除操作，使得只有包括未擦除的存储器单元的行经历额外的擦除操作。

Description

快闪存储器、其擦除方法，及其具有存储器装置的电子装置

技术领域

本发明大体上涉及存储器装置，且明确地说本发明涉及擦除快闪存储器装置。 

背景技术

存储器装置通常被提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)和快闪存储器。 

快闪存储器是一种可以块的形式而不是以一次一个字节的方式擦除和重新编程的类型的存储器。典型的快闪存储器包括存储器阵列，存储器阵列包含大量存储器单元。所述存储器单元的每一者包含能够保存电荷的浮动栅极场效应晶体管。单元通常分组为块。块内的单元的每一者可通过为浮动栅极充电而以随机方式被电编程。单元中的数据由浮动栅极中存在或不存在电荷来确定。可通过块擦除操作从浮动栅极中去除电荷。 

图1说明对于快闪存储器块的典型现有技术擦除操作。存储块在执行擦除操作之前首先被预编程101。接着，擦除存储块103。接着，执行擦除检验读取105。如果检验操作失败，那么执行擦除操作103。如果通过擦除检验，那么已成功完成擦除操作107。 

对待擦除的存储器阵列进行预编程，以便减小单元进入耗尽模式的可能性。当快闪存储器装置中的单元被擦除时，其可能被擦除到这种程度：其进入耗尽且即使当那些单元具有0V的栅极电压时也传导电流。这影响了对其各自列中所有其它单元的读取。通过对存储器进行预编程，单元从已知的已编程状态开始，且因此不太可能进入过擦除的耗尽状态。 

进行擦除操作，将单元擦除为至少最小电压电平。图2说明经历典型现有技术擦除操作的快闪存储块的简化示意图。位线的漏极与源极连接与选择栅极漏极晶体管和选择栅极源极晶体管一样，均保持浮动(F)。待擦除的块的字线处于接地电位。虚线指示在此操作期间选择的存储器单元。 

执行擦除检验操作，以便确定对存储块的每一单元的擦除操作成功与否。图3中说明经历典型现有技术擦除检验操作的快闪存储块的简化示意图。擦除检验操作至少部分包括将每一单元的擦除电流与读出放大器参考电流电平进行比较。在此操作期间，块的所有字线保持0V，同时选定的位线301、302偏压在V_CC。将0V脉冲施加到未选定的 位线303。选择栅极漏极和源极晶体管通常处于4.5V，这在此项技术中通常称为导通电压(V_pass)。图3的虚线指示在此操作期间选择的存储器单元。 

图16展示又一擦除检验操作。此操作将块的字线偏压在0V，同时位线偏压在0V。选择栅极漏极和源极晶体管通常处于4.5V的V_pass。源极线处于V_CC。 

如果一列单元在擦除检验之后仅具有一个未擦除的单元，那么现有技术擦除操作将额外擦除脉冲施加到整个列。这可能使列中已被擦除且不需要额外擦除脉冲的存储器单元受到过度应力。单元受到过度应力可能增加其故障率。 

出于上述原因，且出于所属领域的技术人员在阅读并理解本说明书之后将了解的下文陈述的其它原因，此项技术中需要一种减小对快闪存储器装置中的存储器单元的过度应力的擦除算法。 

发明内容

本发明解决了与擦除非易失性存储器装置有关的上述问题以及其它问题，且通过阅读和研究以下说明书将了解所述问题。 

本发明涵盖一种擦除快闪存储器装置中的存储器块的方法。所述存储器块具有组织成列和行的多个存储器单元。所述方法包括对待擦除的存储块执行擦除操作。接着执行擦除检验读取操作以确定是否存在任何未擦除的单元。如果一个或一个以上存储器单元仍是被编程的，那么执行正常存储器读取操作，以便确定哪些存储器单元是被编程的。执行选择性擦除操作，使得只有包括未擦除的存储器单元的行经历另一擦除操作。 

本发明的另外的实施例包含具有不同范围的方法和设备。 

附图说明

图1展示典型现有技术擦除与检验操作的流程图。 

图2展示擦除操作期间典型现有技术快闪存储器阵列的简化示意图。 

图3展示擦除检验读取操作期间典型现有技术快闪存储器阵列的简化示意图。 

图4展示本发明的快闪存储器阵列的简图。 

图5展示本发明的用于擦除与检验操作的方法的一个实施例的流程图。 

图6展示本发明的正常读取操作期间的快闪存储器阵列的简化示意图。 

图7展示本发明的选择性擦除操作期间的快闪存储器阵列的简化示意图。 

图8展示本发明的用于擦除与检验操作的方法的另一实施例的流程图。 

图9展示本发明的用于擦除与检验操作的方法的另一实施例的流程图。 

图10展示本发明的特殊页擦除检验读取操作期间的快闪存储器阵列的简化示意图。 

图11展示本发明的用于擦除与检验操作的方法的另一实施例的流程图。 

图12展示本发明的用于擦除与检验操作的方法的另一实施例的流程图。 

图13展示本发明的用于擦除与检验操作的方法的另一实施例的流程图。 

图14展示本发明的用于擦除与检验操作的方法的另一实施例的流程图。 

图15展示本发明的电子系统的一个实施例的框图。 

图16展示擦除检验读取操作期间典型现有技术快闪存储器阵列的简化示意图。 

具体实施方式

在本发明的以下具体实施方式中，参看附图，附图形成本文的一部分且附图中以说明的方式展示可实践本发明的特定实施例。附图中，若干视图中所有相似标号描述大体上类似的组件。充分详细地描述这些实施例以使所属领域的技术人员能够实践本发明。可利用其它实施例，且可在不脱离本发明范围的情况下作出结构、逻辑和电气方面的改变。因此，以下具体实施方式不应在限定性意义上加以理解，且本发明范围仅由所附权利要求书及其等效物界定。 

图4说明本发明的NAND快闪存储器阵列的一个实施例的简化示意图。出于清楚的目的，图4的存储器阵列未展示存储器阵列中通常需要的所有元件。举例来说，图中只展示了三个位线(BL1、BL2和BL3)，但是所需的位线的数目实际上取决于存储密度。接下来将位线称为(BL1-BLN)。 

所述阵列由排列成串联列403、404、405的浮动栅极单元401的阵列组成。浮动栅极单元401的每一者在每一串联链403、404、405中以漏极至源极的方式耦合。跨越多个串联串403、404、405的字线(WL0-WL31)耦合到行中每个浮动栅极单元的控制栅极以便控制其操作。位线(BL1-BLN)最终耦合到检测每一单元的状态的读出放大器(未图示)。 

在操作中，字线(WL0-WL31)选择串联链403、404、405中要对其写入或读取的各个浮动栅极存储器单元，并在通过模式下操作每一串联串403、404、405中的剩余的浮动栅极存储器单元。浮动栅极存储器单元的每一串联串403、404、405通过源极选择栅极415、416、417而耦合到源极线406，并通过漏极选择栅极411、412、413而耦合到各个位线(BL1-BLN)。源极选择栅极415、416、417由耦合到其控制栅极的源极选择栅极控制线SG(S)418控制。漏极选择栅极411、412、413由漏极选择栅极控制线SG(D)414控制。 

每一单元可按照每单元单个位(即，单电平单元-SLC)或每单元多个位(即，多 电平单元-MLC)进行编程。每一单元的阈值电压(V_t)确定存储在单元中的数据。举例来说，在每单元单个位中，0.5V的V_t可能指示已编程单元，而-0.5V的V_t可能指示已擦除单元。多电平单元可能具有各指示不同状态的多个V_t窗口。多电平单元通过向存储在单元上的特定电压范围指派位模式来利用传统快闪单元的模拟性质。这种技术允许每单元存储两个或两个以上位，这取决于向单元指派的电压范围的数量。 

在典型现有技术编程操作期间，待编程的快闪存储器单元的选定的字线以一系列编程脉冲偏压，所述一系列编程脉冲在预定电压(例如，近似16V)处开始并递增直到单元被编程或到达最大编程电压为止。 

接着，以0V的字线电压执行典型现有技术检验操作以确定浮动栅极是否处于适当电压(例如，0.5V)。在编程操作期间，剩余单元的未选定的字线通常偏压在小于编程电压(例如，近似10V)的电压。在一个实施例中，未选定的字线电压可以是接地电位以上的任何电压。以大体上类似的方式对存储器单元的每一者进行编程。 

本发明的存储器阵列划分为存储块。存储块的数量通常由存储器装置的大小(即，512MB、1GB)决定。在一个实施例中，每一存储块由64页组成。 

图5说明本发明的擦除与检验操作的一个实施例的流程图。如先前所述，首先对存储块执行500擦除操作。 

接着执行擦除检验读取操作501，以确定存储块的存储器单元中是否有任一者仍然是被编程的。擦除检验操作至少部分包括将每一存储器阵列的列擦除电流与30μA的读出放大器参考电流电平(IS_ref)进行比较。替代实施例可使用其它电流阈值进行比较。如果通过擦除检验操作501，那么块的每一单元已成功地被擦除，且本发明的擦除与检验操作已完成509。 

如果擦除检验读取操作501失败，那么块的至少一个存储器单元未被成功擦除。应确定哪个(些)存储器单元仍待擦除。这通过对存储块的所有页505执行正常存储器读取操作而不是检验读取来实现。在一个实施例中，执行正常读取操作持续正常的10μs的时间周期。 

如图3中所说明，典型现有技术检验读取操作将存储块的所有字线偏压在0V。接着将选定的位线偏压在V_CC，且将未选定的位线偏压在0V。这使得由于启用了整个单元串而难以(即使有可能)确定哪个单元未被擦除。 

本发明的正常读取操作505仅将选定的字线偏压在读取电位(例如，0V)。在一个实施例中，所述方法在阵列底部在W0处开始，并通过存储块向上增加到W31。每一字线被读取两次，因为对于每次读取只启用交替的位线。图6中说明此操作。 

图6说明本发明的正常读取操作期间的快闪存储器阵列的简化示意图。该图展示已选择W0，且因此W0偏压在接地电位。选择位线1和3，且因此位线1和3偏压在预充电电压(例如，0V到V_CC)，而位线2偏压在接地电位。这具有选择被画圈的存储器单元601、603的效果。重复此操作直到块的所有字线已被读取两次为止。因此，读出放大器可确定每一行的哪个(些)单元未被成功擦除。 

在图6的实施例中，未选定的字线、选择栅极漏极和选择栅极源极偏压在V_PASS。在一个实施例中，此电压为4.5V。替代实施例可使用其它电压。 

再次参看图5，接着对其中存在未擦除单元的那些字线执行选择性擦除操作507。图7中更详细地说明此操作。 

出于说明的目的，假定两个存储器单元701、702未被擦除。在此情况下，只有与未擦除单元701、702连接的两个字线需要第二擦除操作。因此，只有那些行中的单元701-706经历多于必需的擦除操作以便完全擦除存储块。字线的剩余部分与位线和选择栅极线一样保持浮动。 

选择性擦除操作507之后，再次执行擦除检验操作501以确定是否有任何单元仍是被编程的。如果所有单元均已擦除，那么所述方法完成509。否则，视需要重复所述方法以完全擦除块中的所有单元。 

图8说明本发明的擦除与检验方法的替代实施例的流程图。此实施例类似于图5的实施例，只是在宣告擦除失败之前仅执行有限次数的擦除检验。 

如先前所述，所述实施例以擦除操作800开始。接着执行擦除检验操作801。如果检验确定所有单元已被成功擦除，那么所述方法已成功完成811。如果一个或一个以上单元未被擦除，那么擦除检验801失败。 

在此情况下，确定存储块是否已被检验预定次数803。在一个实施例中，所述预定次数为五。然而，本发明不限于这一检验数目。 

如果已执行803少于预定次数的检验，那么进行807所有页的正常读取。与先前实施例中一样，这确定哪些行需要经历选择性擦除操作809。如果选择性擦除操作未成功擦除未擦除单元且擦除检验的次数现在大于所允许的检验的最大阈值，那么将擦除操作标记为失败805。这可包括向启始擦除与检验操作的算法指示单元有缺陷，因此在将来操作中可避免耦合到有缺陷单元的特定列。 

图9说明本发明的擦除与检验方法的又一实施例。此实施例除了上述步骤外还使用特殊页擦除检验读取操作。 

所述方法在执行901擦除操作时开始。执行擦除检验操作903以确定哪个(些)单 元仍是被编程的。如果所有单元均通过擦除检验步骤903，那么所述方法已成功完成915。 

如果擦除检验步骤903确定一个或一个以上单元未被擦除，那么将已执行的擦除检验的次数与最大检验操作阈值进行比较。如果已达到擦除检验阈值，那么发生了擦除失败907。在一个实施例中，所述阈值为五次。然而，本发明不限于任一种擦除检验数量。 

如果所执行的擦除检验的数目仍小于最大阈值，那么执行特殊擦除检验读取操作。参看图10更详细地展示此操作。 

图10说明本发明的特殊页擦除检验读取操作期间的快闪存储器阵列的简化示意图。此操作由将每一未选定的字线偏压在接地电位组成。将选定的位线偏压在V_CC，同时将未选定的位线偏压在接地电位。将选择栅极漏极和选择栅极源极线偏压在V_PASS(例如，4.5V)。 

此实施例的选定的字线偏压在某一电压V₁，其小于V_PASS并大于0V。在一个实施例中，此电压为1V。然而，本发明不限于V₁的任何一个电压电平。 

再次参看图9，执行选择性擦除操作911以便试图擦除已编程单元。与先前实施例中一样，所述选择性擦除步骤仅选择那些与已编程单元连接的字线。重复特殊擦除检验读取操作909和选择性擦除操作911，直到存储块的单元被擦除或发生擦除失败907为止。 

图11说明本发明的擦除与检验方法的又一实施例的流程图。此实施例利用不同时间来进行擦除检验读取操作。 

执行1100擦除操作以便擦除存储块。接着执行1101擦除检验读取操作以确定块中的存储器单元是否有任一者仍是被编程的。此擦除检验读取操作由比正常读取操作短的读取操作组成。正常读取操作约为10μs。在一个实施例中，本发明的较短擦除检验读取操作为5μs，但任何少于正常读取操作时间的时间也可能有效。较短的读取时间能够比较长读取时间更早地检测到擦除失败，因为较短的时间可检测较小裕度。 

如果所有存储器单元已被擦除，那么擦除与检验操作已成功完成1109。如果较短擦除检验读取操作1101检测到已编程的存储器单元，那么执行1105另一擦除操作。接着执行1107具有正常读取时间的擦除检验读取操作。接着完成1109擦除与检验操作。 

本发明的此实施例和其它实施例中描述的正常和较短擦除检验读取时间仅出于说明的目的。本发明不限于10μs的正常读取时间和5μs的较短读取时间。唯一的限制是，较短读取时间在比正常读取时间少的时间内执行。 

图12说明本发明的用于擦除与检验操作的方法的另一实施例的流程图。执行1201擦除操作以擦除存储块的存储器单元。接着执行1203具有较短读取时间的擦除检验。 如果通过此操作，那么块中所有存储器单元已被成功擦除，且操作结束1209。 

如果具有较短读取操作的擦除检验失败，那么块中仍有已编程单元，且接着执行1205擦除操作。接着进行1207具有正常检验读取操作的擦除检验，以确定擦除操作1205是否成功。如果不成功，那么重复擦除操作1205和正常检验读取操作1207，直到已编程单元被擦除且通过检验1207为止。 

图13说明本发明的用于擦除与检验操作的方法的又一实施例的流程图。执行1301擦除操作以擦除存储块。接着执行具有较短读取时间的擦除检验操作1303，以确定存储器单元中的哪些存储器单元(如果存在的话)仍是被编程的。如果没有存储器单元仍是被编程的，那么操作已完成1311。 

如果一个或一个以上存储器单元被编程1303，那么将擦除检验操作的数目与应执行的最多擦除检验操作的阈值1305进行比较。在一个实施例中，此阈值为五次。然而，本发明不限于任一种擦除检验操作的次数。 

如果已满足或超过擦除检验的阈值，那么擦除操作已失败1313。如果未满足1305阈值，那么对存储块的所有页执行1307正常存储器读取操作。如先前所论述，正常存储器读取操作与检验读取操作的不同之处在于，仅选定的字线偏压在接地电位，而不是像检验读取过程中那样将所有字线偏压在接地电位。 

接着对发现含有仍被编程的存储器单元的每一行执行选择性擦除操作1309。所述方法接着从执行具有较短读取时间的擦除检验操作1303开始重复，直到存储器单元已被擦除或者已满足或超过应执行的最大量的检验的阈值为止。 

图14说明本发明的用于擦除与检验操作的方法的又一实施例的流程图。执行1401擦除操作以擦除块的存储器单元。接着执行1403具有较短读取时间的擦除检验操作，以查明仍被编程的任何剩余单元。如果所有单元已被编程，那么操作已成功完成1415。 

如果发现一个或一个以上单元仍是被编程的，那么将所执行的检验操作的数目与检验操作的最大数量的阈值进行比较1405。在一个实施例中，此阈值为五次，但替代实施例可使用其它阈值。 

如果所执行的检验操作的数目已满足或超过此阈值1405，那么发生了擦除失败1407。如果未满足检验操作的数目，那么对存储块的所有页执行正常读取操作1409，以查明仍被编程的特定单元。 

接着对耦合到仍被编程的单元的字线执行1411选择性擦除操作。接着执行1413具有正常存储器读取操作的擦除检验操作。如果通过此擦除检验，所述方法已成功完成1415。如果擦除检验操作1413发现一个或一个以上单元仍未擦除，那么所述方法从对 所有页执行正常读取操作1409开始重复，直到单元已被擦除或已发生擦除失败1407为止。 

图15说明本发明的一个实施例的耦合到处理器1510的存储器装置1500的功能框图。处理器1510可以是微处理器、处理器，或某一其它类型的控制电路。存储器装置1500和处理器1510形成电子系统1520的一部分。存储器装置1500已经过简化以集中于有助于理解本发明的存储器特征。 

存储器装置包含存储器单元阵列1530。在一个实施例中，存储器单元是非易失性浮动栅极存储器单元，且存储器阵列1530排列成若干排的行和列。 

提供地址缓冲器电路1540以锁存地址输入连接A0-Ax 1542上提供的地址信号。地址信号由行解码器1544和列解码器1546接收并解码以访问存储器阵列1530。得益于本描述内容的所属领域的技术人员将了解，地址输入连接的数目取决于存储器阵列1530的密度和结构。也就是说，地址的数目随着存储器单元计数的增加以及排和块计数的增加而增加。 

上述实施例集中于NAND结构存储器阵列。然而，本发明不限于此结构。本发明的存储块擦除方法的实施例可用于存储器装置的任何结构(例如，NAND、NOR、AND)中。 

存储器装置1500使用感测/锁存电路1550感测存储器阵列的列中的电压或电流变化来读取存储器阵列1530中的数据。在一个实施例中，所述感测/锁存电路经耦合以读取并锁存来自存储器阵列1530的一行数据。包含数据输入和输出缓冲器电路1560，用于在多个数据连接1562上与控制器1510进行双向数据通信。提供写入电路1555以将数据写入到存储器阵列。 

控制电路1570对来自处理器1510的提供在控制连接1572上的信号进行解码。这些信号用于控制对存储器阵列1530的操作，包含数据读取、数据写入和擦除操作。在一个实施例中，控制电路1570执行本发明的擦除方法。控制电路1570可以是状态机、序列器，或某一其它类型的控制器。 

图15中说明的快闪存储器装置已经过简化以帮助基本上理解存储器的特征。所属领域的技术人员对快闪存储器的内部电路和功能有更具体的了解。 

结论 

总之，本发明的改进的擦除过程减少了快闪存储器单元所经历的过擦除应力。这增加了存储器装置的可靠性和寿命。 

尽管本文已说明和描述了特定实施例，但所属领域的一般技术人员将了解，预计实 现相同目的的任何配置均可代替所展示的特定实施例。所属领域的一般技术人员将了解对本发明的许多修改。因此，本申请案希望涵盖对本发明的任何修改或变化。明确地希望本发明仅由所附权利要求书及其等效物限定。 

Claims (18)

1.一种擦除包括多个存储块的快闪存储器装置的方法，每一存储块具有组织成列和行的多个存储器单元，所述方法包括：

对第一存储块执行擦除操作；

通过执行擦除检验操作来确定所述第一存储块的所述多个存储器单元中是否有任一者未被擦除，所述擦除检验操作包括实质上同时以擦除检验读取电位偏压所述第一存储块的所有行；以及

响应于确定所述第一存储块的哪些存储器单元仍未被擦除的正常存储器读取操作，仅对包括未擦除存储器单元的行执行选择性擦除操作，其中所述正常存储器读取操作包括仅对所述第一存储块的选定的行以正常读取电位偏压，而将所述第一存储块的剩余行偏压在大于正常读取电位的导通电压。

2.根据权利要求1所述的方法，其中所述选择性擦除操作包括仅将包括未擦除的存储器单元的行偏压在预定电位。

3.根据权利要求1所述的方法，其中确定所述多个存储器单元中是否有任一者未被擦除包括执行存储器读取操作。

4.根据权利要求1所述的方法，其中所述读取电位是接地电位，且所述预充电电压在0V到V_CC的范围内。

5.根据权利要求2所述的方法，其进一步包含允许使所述第一存储块的所有剩余行和所有列浮动。

6.根据权利要求1所述的方法，其进一步包含：

对所述第一存储块执行第一擦除检验读取操作；

如果所述多个存储器单元中的一者或一者以上未被擦除，那么对所述第一存储块执行选择性存储器读取操作以确定所述多个存储器单元中的哪一者未被擦除。

7.根据权利要求6所述的方法，其中所述擦除操作进一步包括使所述第一存储块的列浮动。

8.根据权利要求6所述的方法，其进一步包含当已执行最大数目的擦除检验读取操作时指示擦除操作失败。

9.根据权利要求6所述的方法，其中执行所述第一擦除检验读取操作包括依次以预定电压偏压每一行。

10.根据权利要求6所述的方法，其中所述第一擦除检验读取操作具有第一读取时间，且所述方法进一步包括：

如果所述第一擦除检验读取操作失败，那么对所述第一存储块执行所述擦除操作；以及

对所述第一存储块执行第二擦除检验读取操作，所述第二擦除检验读取操作具有大于所述第一读取时间的第二读取时间。

11.根据权利要求10所述的方法，其中所述第二读取时间为10μs，且所述第一读取时间为小于10μs的预定时间。

12.根据权利要求10所述的方法，其进一步包含重复所述擦除操作和所述第二擦除检验读取操作直到通过所述第二擦除检验读取操作为止。

13.根据权利要求6所述的方法，其中所述选择性擦除操作包括这样的擦除操作：使得仅包括所述未擦除的存储器单元的行经历所述擦除操作。

14.根据权利要求13所述的方法，其进一步包含当已执行所述最大数量的擦除检验读取操作时指示擦除失败。

15.根据权利要求14所述的方法，其进一步包含从执行所述擦除检验读取操作开始重复所述方法，直到指示擦除失败或所述多个存储器单元全部被擦除为止。

16.一种快闪存储器装置，其包括：

存储器阵列，其具有多个存储块，每一存储块由排列成行和列的多个存储器单元组成；以及

控制电路，其适于执行存储器擦除和检验操作，包括：

执行擦除操作装置，用于对所述多个存储块的第一存储块执行擦除操作；

确定装置，用于通过执行擦除检验操作确定所述第一存储块的所述多个存储器单元中是否有任一者未被擦除，所述擦除检验操作包括实质上同步地以擦除检验读取电位偏压所述第一存储块的所有行；和

执行选择性擦除操作装置，用于响应于确定所述第一存储块的哪些存储器单元仍未被擦除的正常存储器读取操作，对包括未擦除存储器单元的行执行选择性擦除操作，其中所述正常存储器读取操作包括仅对所述第一存储块的选定的行以正常读取电位偏压，而将所述第一存储块的剩余行偏压在大于正常读取电位的导通电压。

17.根据权利要求16所述的快闪存储器装置，其中所述存储器阵列排列成NAND或NOR结构中的一者。

18.一种包含存储器装置的电子系统，其包括：

处理器，其产生系统信号；以及

快闪存储器装置，其耦合到所述处理器并接受控制信号，所述装置包括：

存储器单元阵列，其排列成多个存储块，每一存储块具有多个存储器单元，所述存储器单元排列成行和列使得所述行与字线耦合且所述列与位线耦合；以及

控制电路，其适于执行存储器擦除和检验操作，包括：

执行擦除操作装置，用于对所述多个存储块的第一存储块执行擦除操作；

确定装置，用于通过执行擦除检验操作确定所述第一存储块的所述多个存储器单元中是否有任一者未被擦除，所述擦除检验操作包括实质上同步地以擦除检验读取电位偏压所述第一存储块的所有行；和

执行选择性擦除操作装置，用于响应于确定所述第一存储块的哪些存储器单元仍未被擦除的正常存储器读取操作，对包括未擦除存储器单元的行执行选择性擦除操作，其中所述正常存储器读取操作包括仅对所述第一存储块的选定的行以正常读取电位偏压，而将所述第一存储块的剩余行偏压在大于正常读取电位的导通电压。

Images