CN101221813B - 闪存设备中恢复数据的方法和相关闪存设备存储系统 - Google Patents

闪存设备中恢复数据的方法和相关闪存设备存储系统 Download PDF

Info

Publication number
CN101221813B
CN101221813B CN2007103061350A CN200710306135A CN101221813B CN 101221813 B CN101221813 B CN 101221813B CN 2007103061350 A CN2007103061350 A CN 2007103061350A CN 200710306135 A CN200710306135 A CN 200710306135A CN 101221813 B CN101221813 B CN 101221813B
Authority
CN
China
Prior art keywords
voltage
data
flash memory
memory device
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007103061350A
Other languages
English (en)
Other versions
CN101221813A (zh
Inventor
朴起台
金奇南
李永宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101221813A publication Critical patent/CN101221813A/zh
Application granted granted Critical
Publication of CN101221813B publication Critical patent/CN101221813B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16Protection against loss of memory contents
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

在包括闪存设备和控制闪存设备的存储控制器的存储系统中设置读取电压的方法,包括顺序改变分布读取电压以从闪存设备读取页数据;构成具有数据位号和分布读取电压的分布表,该数据位号指示分别从闪存设备读取的页数据中的擦除状态,分布读取电压对应于读取页数据;根据分布表检测对应于数据位号的分布读取电压,每个数据位号表示存储单元的可能的单元状态的最大点;并根据检测的分布读取电压定义新的读取电压。

Description

闪存设备中恢复数据的方法和相关闪存设备存储系统
相关申请的交叉引用
本美国非临时专利申请请求2006年10月20日提交的韩国专利申请2006-102379在35 U.S.C§119下的优先权,在此引入其全部内容以供参考。
发明领域
本发明涉及半导体存储设备,以及更具体地涉及电可擦除和可编程闪存设备。
背景技术
电可擦除和可编程只读存储器(EEPROM)设备指其中能用新数据擦除并取代其中存储数据的一类半导体存储设备。在某些常规EEPROM设备中,在任何给定时间只能擦除并编程一个存储区域。闪存设备是一种能通过一个编程操作同时擦除或编程多个存储区域的EEPROM设备。因此,闪存设备能比其他常规EEPROM设备更高速的操作。然而,在特定数目的擦除操作之后,由于在设备中覆盖存储数据的电荷存储单元绝缘层的老化,闪存和其他EEPROM设备的可靠性将下降。
在切断设备的电源之后,闪存设备继续存储信息。此外,当例如受到物理冲击时,闪存设备相对坚固并抵抗损害。闪存设备也表现出相对快的读取存取时间。由于这些特性,现在闪存设备广泛应用于例如,诸如个人数字助理、蜂窝式电话、数码相机、便携游戏机、MP3播放器等的电池供电电子设备中的编码和数据存储。闪存设备也可被用于诸如高分辨率TV、数字多功能盘(DVD)、路由器和全球定位系统(GPS)之类的家庭应用中。根据设备中包括的逻辑门的配置,闪存设备一般被分为两类,即NOR闪存设备和NAND闪存设备。
闪存设备在晶体管的阵列或“单元”中存储信息。一般地,设备中的每个单元存储一位信息。已知“多级”闪存设备,其通过改变每个单元的浮栅中存储的电荷量在每个单元存储多于一比特的信息。
具有浮栅结构的闪存设备的两个重要可靠性特性是:(1)设备能抵抗老化的编程(写)/擦除周期的数量(其经常被称为设备的“耐久性”)和(2)设备的数据保持特性。闪存设备的耐久性是重要的考虑,这是因为重复的编程/擦除周期(这里称为“周期”)能使设备中的氧化层受到能引起故障(诸如设备中管道氧化层崩溃)的压力。由于这些压力存储单元的阈值电压可能降低,这将使得从编程的存储单元的浮栅漏出电子。
图1是表示存储多级数据的常规闪存设备的每个状态的阈值电压分布的符号图。在图1的示例中,闪存设备的每个存储单元是四个不同状态之一。如图1所示,电压Read1、Read2和Read3定义四种状态。图1中,虚线表示四种状态中的每一种的目标阈值电压分布(即,各个状态的每种中存储单元的阈值电压的期望分布)。如上述编程/擦除周期所示,影响将把编程存储单元的阈值电压分布移动为较低电压,如使用图1中实线描绘的阈值电压分布所示。如果该移动足够大,那么某些编程的存储单元可具有比编程验证电压更低的阈值电压(例如,图1中电压Read1、Read2和Read3)。当出现该情况时,由于因存储单元的阈值电压降低出现读取边界减少,因此读取操作可能失败。
设备的数据保持特性是潜在的关注,这是因为表示数据位的设备中存储的电荷(电子)能通过诸如热离子放射和/或电荷扩散之类的各种机制而通过缺损互聚电介质(defective interpoly dielectric)、离子污染(ioniccontamination)、和/或编程干扰压力而从浮栅泄露。(当浮栅慢慢利用保持在Vcc的控制栅极来获得电子时会发生获得电荷的相反效果,因此引起阈值电压增加)。当存储单元的阈值电压随时间减少时,其可导致闪存设备的状态之间读取区域的相应减少。这里称该现象为“热温度压力”(HTS)。利用HTS,存储单元的浮栅中积累的电荷从浮栅泄漏到例如设备的基底。当该泄露减少浮栅中积累的电荷数时,各个状态中的存储单元的阈值电压减少。当增加浮栅中积累的电荷量时,由于HTS阈值电压(或电荷丢失)的减少将增加。此电荷丢失问题并不限于具有浮栅结构的设备。例如,具有电荷陷阱(chargetrap)结构的存储设备也受到这样的电荷丢失问题。
由于上述的编程/擦除循环和/或HTS影响的电荷丢失导致每个状态的阈值电压分布中的变化。通过使用再编程(或刷新)操作可以将该变化的阈值电压分布恢复到初始的阈值电压分布。
然而,遗憾的是,通过使用这种重编程/刷新操作难以恢复电荷丢失引起的阈值电压分布中的变化。例如,图2表示常规存储设备的每个状态的目标阈值电压分布(虚线),以及定义四个状态之间的边界的读取电压Read1、Read2和Read3。图2也表示阈值电压分布如何由于例如HTS压力和/或循环而变化。具体地,图2中的实线表示阈值电压分布如何由于第一个电荷丢失量(a first amount of charge loss)而改变,而虚线表示阈值电压分布如何由于第二个更大的电荷丢失量而改变。如图2所示,如果任何编程状态的存储单元都具有比用于确定存储单元状态的读取电压更低的阈值电压,则判断存储单元为导通单元(on-cell)。这引起读取错误,而且具有该读取错误的存储块会被当作坏块。当每个存储单元中存储的数据的比特的数量增加时,这种读取错误会更频繁地发生。此外,对于使用图2中虚线描绘的阈值电压分布所示的、重叠相邻状态的阈值电压分布的情况,这个问题可能变得更加严重。
发明内容
依据本发明的实施例,提供设置闪存设备的读取电压的方法。在这里所述的每种方法中,闪存设备可包括通过被设置为多个状态之一而存储数据的存储单元。在某些实施例中,多个状态可以是两个状态。在其他实施例中,多个状态是两个以上的状态。
依据本发明的特定实施例,通过从在多个不同电压的闪存设备的多个存储单元读取数据而设置读取电压,以便获取关于存储单元中被设置为多个状态的第一状态的那些存储单元的第一阈值电压分布以及关于存储单元中被设置多个状态的第二状态的那些存储单元的第二阈值电压分布的数据。然后,根据获取的数据设置闪存设备的读取电压。在这种方法中,例如通过以预定增量增加或减少启动电压,可以产生多个不同电压。
在某些实施例中,所获得的数据可以包括多个状态中第一状态的最大阈值电压、以及多个状态中第二状态的最小阈值电压。在这些实施例中,多个存储单元可以是代表闪存设备的存储单元阵列的代表区域的存储单元,该代表区域代表存储单元阵列的数据区域中的存储单元。可以将读取电压设置为例如多个状态中第一状态的最大阈值电压和多个状态中第二状态的最小阈值电压之间的大约中间值。
在其他实施例中,当以多个不同电压中的各个电压读取时,所获得的数据可以包括为多个不同电压中的每个电压识别处于多个状态中的第一状态的多个存储单元的数量的分布表。在这些实施例中,根据分布表中的所获得的数据可识别多个不同电压中最大数量的多个存储单元处于多个状态中的第一状态的那些电压。
依据本发明的其他实施例,提供一种用于设置包括闪存设备的存储系统中的读取电压的方法。依据这些方法,以多个不同分布读取电压中的每个电压从闪存设备的多个存储单元读取数据。然后,为多个状态中的每个状态,识别多个分布读取电压中其中最大数量的多个存储单元处于多个状态中的这一状态的一个分布读取电压。然后,根据关于在多个分布读取电压中最大数量的多个存储单元处于多个状态中的这一状态的电压的识别,定义新的读取电压。在这些方法中,通过以预定增量增大或降低启动电压而产生多个不同的分布读取电压。
在某些实施例中,可定义新读取电压从而具有在所识别的分布读取电压的相邻的分布读取电压之间的中间值。这些方法也可包括使用新定义读取电压对闪存设备执行刷新操作并验证多个状态的每个状态的读取电压。这些方法中的一些还包括向闪存设备提供分布读取命令,其中响应分布读取命令向与闪存设备相关的存储控制器输出读取数据,并向闪存设备提供新的读取电压。
仍依据本发明的其他实施例,提供在包含闪存设备的存储系统中设置读取电压的方法,其中以多个不同边缘读取电压的每个读取电压从闪存设备的多个存储单元读取数据。然后,对于多个状态的每个状态,根据来自代表区域的读取数据确定多个状态中每个状态的最小和最大阈值电压。然后,对于多个状态中的每个状态,根据最小和最大阈值电压对多个状态中每个状态定义新的读取电压。
在这些方法中,多个状态的每个状态的最小阈值电压可对应其中读取数据中至少一个数据位指示擦除状态的边缘读取电压,以及多个状态的每个状态的最大阈值电压可对应其中所有读取数据指示编程状态的边缘读取电压。可从闪存设备的代表区域读取数据。通过以预定增量增大或降低启动电压而产生多个边缘读取电压。
本发明的其他实施例针对在包含闪存设备和控制闪存设备的存储控制器的存储系统中设置读取电压的方法。这些方法包括顺序改变分布读取电压以从闪存设备读取页数据;构成具有数据位号和分布读取电压的分布表,数据位号指示分别从闪存设备读取的页数据中的擦除状态,分布读取电压对应于读取页数据;根据分布表检测对应数据位号的分布读取电压,每个数据位号表示存储单元的可能单元状态的最大点;并根据检测的分布读取电压定义新的读取电压。
本发明的其他示例性实施例针对包括闪存设备和控制闪存设备的存储控制器的存储系统的数据恢复方法。这些方法包括向闪存设备提供分布读取命令;在分布读取命令的输入处,顺序改变分布读取电压以向存储控制器输出页数据;产生具有数据位号和分布读取电压的分布表,数据位号表示分别从闪存设备读取的页数据中的擦除状态,以及分布读取电压对应读取页数据;根据分布表检测对应数据位号的分布读取电压,每个数据位号表示存储单元的可能单元状态的最大点;根据检测的分布读取电压定义新的读取电压;向闪存设备提供新定义的读取电压;并使用新定义的读取电压执行刷新操作并验证各个单元状态的读取电压。
本发明的其他实施例针对在包括闪存设备和控制闪存设备的存储控制器的存储系统中设置读取电压的方法。这些方法包括顺序改变边缘读取电压以从闪存设备的代表区域读取各个页数据;根据来自各个区域的页数据和顺序改变的边缘读取电压确定存储单元的每个可能单元状态的最小和最大阈值电压;并根据各个单元状态的最小和最大阈值电压定义单元状态的新的读取电压,其中当分别从闪存设备读取的页数据中至少一个数据位指示擦除状态时,每个单元状态的最小阈值电压对应边缘读取电压,并当分别从闪存设备读取的页数据都指示编程状态时每个单元状态的最大阈值电压对应边缘读取电压。可替换地,当分别从闪存设备读取的页数据中至少一个数据位指示编程状态时每个单元状态的最大阈值电压对应边缘读取电压,以及当分别从闪存设备读取的页数据都指示擦除状态时每个单元状态的最小阈值电压对应边缘读取电压。
本发明的其他实施例针对包含闪存设备和控制闪存设备的存储控制器的存储系统的数据恢复方法。这些数据恢复方法可包括向闪存设备提供损耗等级(wear-leveling)读取命令,根据来自闪存设备的损耗等级表判定最大损耗等级值是否超出损耗等级参考值;如果最大损耗等级值超出损耗等级参考值,检查关于闪存设备的代表区域的电荷丢失状态;并向闪存设备提供根据检查的电荷丢失状态新定义的读取电压以恢复丢失电荷的存储单元。
虽然已方法的方面讨论了本发明的实施例,但可以理解本发明的其他实施例包括执行上述方法的闪存设备和存储系统、以及包括该闪存设备和存储系统的电子设备。
附图说明
图1是表示存储多级数据的传统闪存设备的存储单元的每个状态的阈值电压分布的图;
图2是表示图1的传统闪存设备的阈值电压分布如何作为电荷丢失的结果变化的示意图;
图3是根据本发明实施例的存储系统的框图;
图4是表示根据本发明的特定实施例的存储单元阵列的代表区域的特性的示意图;
图5是表示在图4的存储系统中包括的寄存器中存储的数据模式的示意图;
图6是表示根据本发明特定实施例的在存储系统中恢复数据的操作的流程图;
图7是表示根据本发明其他实施例的在存储系统中恢复数据的操作的流程图;
图8是表示根据本发明特定实施例的可用于检查存储单元的电荷丢失状态的操作的流程图;
图9是表示存储2位数据的存储单元的阈值电压分布的图;
图10是表示根据本发明特定实施例用于检查电荷丢失状态的操作期间读取电压、阈值电压分布和页缓冲状态的图;
图11是表示根据本发明其他实施例的用于检查电荷丢失状态的操作期间读取电压、阈值电压分布和页缓冲状态的图;
图12是表示根据本发明特定实施例的用于执行图6和7所示的数据恢复操作的操作的流程图;
图13是表示根据本发明特定实施例的在阈值电压分布和新定义的读取电压之间关系的图;
图14是表示由于过度电荷丢失引起的相邻状态的阈值电压分布如何重叠的图;
图15是描述本发明另一实施例的数据恢复操作的流程图;
图16是表示读取电压如何变化并表示可在执行图15所示的数据恢复操作中使用的分布表的图;
图17是表示根据图15所示的数据恢复操作而设置的新的读取电压的图;
图18是描述根据本发明的其他实施例的数据恢复操作的流程图;
图19是表示根据本发明实施例的包括闪存设备和存储控制器的计算系统的框图。
具体实施方式
下面参考相应附图更全面的描述本发明的实施例,在图中表示本发明的实施例。然而,本发明可以以许多不同形式实施而不应被理解为受限于这里提出的实施例。相反,提供这些实施例使得本公开内容清楚并且全面,并充分向本领域技术人员传达本发明的范围。通篇相同标号表示相同元件。
可以理解,虽然术语第一、第二等在这里可被用于描述各种元件,但这些元件不应受限于这些词语。使用这些术语只用于相互区分元件。例如,在不背离本发明范围的情况下,第一元件可被称为第二元件,并且类似地,第二元件可被称为第一元件。如这里所使用的,术语“和/或”包括一个或多个相关的、所列出的项目的任何和所有组合。
可以理解当称元件“连接”或“耦接”到另一元件时,其可以直接连接或耦接到其他元件也可能出现中间元件。相反,当称元件“直接连接”或“直接耦接”到另一元件时,没有出现中间元件。应以类似方式解释用于描述元件间关系的其他词语(即,“之间”与“直接之间”、“相邻”与“直接相邻”等)。
这里使用的术语只用于描述特定实施例的目的,并不应意在限制本发明。如这里使用的,单数形式“一个”和“所述”也意在包括复数形式,除非另外清楚指出。可以进一步理解,这里使用的术语“包含”、“包括”表示声明的特征、操作、元件和/或组件的出现,但不排除一个或多个其他特征、操作、元件、组件和/或其组合的出现。
除非另外定义,这里使用的所有术语(包括技术和学术术语)具有与本发明所属的本领域的技术人员所通常理解含义相同的含义。可以进一步理解应将这里使用的术语解释为具有与本公开内容和相关领域的语境中的含义一致的含义,并不应解释为理想的或过度形式的意义,除非这里清楚指出。
这里参考流程图描述本发明的特定实施例。可以理解,在某些实施例中,流程图中注明的操作不以流程图中标明的顺序发生。例如,取决于涉及的操作,连续表示的两个块实际上是实质上同时执行的,或者块有时以相反顺序执行。而且,可分离一个或多个块的功能,和/或将其与其他块的功能组合。
虽然闪存设备具有诸如提供高度集成的特定优点并能在断电后保持数据,但闪存设备也具有与诸如硬盘驱动器之类的一般存储设备相比的特定缺点。一个这样的缺点在于常规闪存设备不允许使用新数据直接重写原始地址处的数据。相反,因为向一个方向触发(toggle)闪存设备的每个位(例如,存储逻辑值“1”或逻辑值“0”),所以在使用新数据对单元进行再编程之前执行擦除操作。因为对闪存设备的存储块执行的擦除操作数是有限的,所以当没有统一使用闪存设备的存储块时可用存储空间将减少。使用清除策略和损耗等级技术以更高效使用闪存设备。如下文所讨论的,根据本发明实施例的存储系统和方法实施损耗等级技术,能通过在闪存设备的所有存储块统一分布擦除/编程操作而拉长系统的服务范围。这些损耗等级技术用于在受到过大数量的电荷丢失(例如由于上述的循环和/或HTS效应)的存储单元中恢复数据。
图3是根据本发明的特定实施例的存储系统的框图。如图3所示,存储系统包括闪存设备1000和存储控制器(或闪存控制器)2000。在某些实施例中,闪存设备1000可以是NAND闪存设备。然而,可以理解也能使用其他类型的闪存设备。
闪存设备1000包括存储单元阵列1100。存储单元阵列中每个存储单元存储M位数据(其中M是大于或等于1的整数)。如图3所示,可将存储单元阵列1100划分为多个区域,包括其中存储一般数据的数据区域1100a和用于表示数据区域1100a中存储单元的电荷丢失状态的“代表区域”1100b。存储单元阵列1100的区域1100a和1100b每个可包括多个存储块。存储块结构在本领域中是公知的,这里省略其描述。存储单元阵列1100也包括用于存储损耗等级表的区域。下文中,将该区域称为“损耗等级表区域”。在某些实施例中,损耗等级表区域形成为数据区域1100a中部分的或所有的所选存储块。在其他实施例中,在数据区域1100a中的每个存储块的备用区域中形成损耗等级表区域。在其他实施例中,诸如例如在诸如例如只读存储器(ROM)的分离非易失性存储电路的其它处形成损耗等级表区域。
如图3所示,闪存设备1000可进一步包括页缓冲电路1200、解码器电路1300、电压产生电路1400、控制器电路1500和输入/输出接口电路1600。页缓冲电路1200可被配置为在控制器电路1500的控制下读取来自存储单元阵列1100的数据/将数据编程到存储单元阵列1100。解码电路1300也受控制器电路1500的控制,并可被配置以选择存储单元阵列1100的存储块和所选存储块的字线。使用电压产生电路1400提供的字线电压驱动所选字线。电压产生电路1400也受控制器电路1500的控制,并可被配置以产生被施加到存储单元阵列1100的字线电压(例如,读取电压、编程电压、通过(pass)电压、验证电压等)。电压产生电路1400可包括产生区别不同状态所需的读取电压的读取电压产生器1410。读取电压产生器1410能通过根据控制器电路1500的控制通过增量/减量来顺序地增大/减小读取电压而实现此目的。控制器电路1500也可被配置以控制闪存设备1000的整体操作。控制器电路1500可包括响应来自存储控制器2000的命令操作的电荷丢失控制器1510,如下文更全面的描述。
根据本发明的某些实施例的存储控制器2000可被配置为响应来自诸如主机的外部源的请求而控制闪存设备1000。虽然未在图中表示,但存储控制器2000可包括本领域公知的处理单元(诸如中央处理单元或微处理器)、纠错单元、缓冲存储器等。根据本发明实施例的存储控制器2000可进一步包括存储损耗等级值表的寄存器2100和数据修复/恢复控制器2200。寄存器2100可被用于存储从闪存设备1000的损耗等级表区域提供的存储块的损耗等级值的表。数据修复/恢复控制器2200可被配置以产生损耗等级读取命令、代表区域读取命令(或边缘读取命令)、恢复命令和应力(stress)编程命令。损耗等级读取命令用于读取例如在存储单元阵列1100中存储的损耗等级值、以及代表区域读取命令用于读取代表区域1100b中的存储单元。应力编程命令可被用于擦除并编程代表区域1100b,以及恢复命令可被用于在数据区域1100a中执行存储单元的再编程操作(或刷新操作)。
在示例性实施例中,闪存设备1000可进一步包括存储被编程到代表区域1100b的数据模式的数据模式存储电路1700。数据模式存储电路1700可包括例如只读存储器(ROM)、静态随机访问存储器(SRAM)或任何各种其他类型的存储设备。在某些实施例中,诸如在由例如SRAM形成数据模式存储电路1700的实施例中,数据模式被存储在存储单元阵列1100中。必要时存储在存储单元阵列1100中的数据模式被载入到数据模式存储电路1700中。可以理解,在存储控制器2000中而不是闪存设备1000中实现数据模式存储电路1700。
图4是表示图3的存储单元阵列1100的代表区域1100b的特性的示意图。如图4所示,存储单元阵列1100的代表区域1100b的容量小于数据区域1100a的容量。每当在损耗等级数据中出现损耗等级值(即,最大损耗等级值)时擦除并编程代表区域1100b中的存储块。如这里将详细讨论的,在每次例如最大损耗等级值出现在损耗等级数据中时,通过在代表区域中擦除并编程存储块,代表区域1100b中的存储块的条件能正确跟踪数据区域1100a中的存储块的条件。由此,代表区域1100b中的存储单元的阈值电压分布可指示数据区域1100a中存储单元的阈值电压分布。
图5是表示可在图3的数据模式存储电路1700中存储的示例性数据模式的图。如下文所述,数据模式存储电路1700中存储的数据模式可被用于确定从代表区域1100b中读取的数据是否是电荷丢失存储单元的数据。如图5所示,一条字线(例如,WL0)对应多页(图5的示例中是两页)。在图5的实施例中,指定一页存储最低有效位(LSB)数据,以及指定另一页存储最高有效位(MSB)数据。读取并编程LSB和MSB数据的方法在本领域中是公知的,因此在这里省略其描述。通过比较从数据模式存储电路1700读取的数据与从所选页读取的数据,可识别电荷丢失数据。数据模式存储电路1700中的数据模式可被用作在代表区域1100b中编程的数据。如上所述,可以在图3的存储控制器2000中提供数据模式存储电路1700。
图6是表示根据本发明特定实施例的恢复数据(即,“数据恢复操作”)的方法的流程图。如图6所示,操作可开始于存储控制器2000向闪存设备1000发送损耗等级读取命令(S100)。此命令例如在存储系统启动时或诸如例如响应主机设备的请求或根据计时器(例如可在存储控制器2000中提供)的中断(lapse)的其它时刻被发送。
响应损耗等级读取命令,闪存设备1000读取包括存储单元阵列1100中保存的各个存储块的损耗等级值的表(即,损耗等级表)。存储控制器2000接收从闪存设备1000提供的读取损耗等级表(S110)。由电荷丢失控制器1510控制读取损耗等级表的(若干)操作。由存储控制器2000从闪存设备1000接收的损耗等级表可被保存于存储控制器2000的寄存器2100中。然后,可进行确定寄存器2100中的最大的损耗等级值是否超出损耗等级参考值(S120)。例如由存储控制器2000的数据修复/恢复控制器2200进行确定。
损耗等级参考值可表示已被编程和擦除的存储块的全部次数。在本发明的某些实施例中,可将损耗等级参考值设置为10000。然而,可以理解损耗等级参考值可以被设置为任何值。损耗等级值可以是单个位数据。然而,区域1100a和1100b中的存储单元可存储单个位数据或N位数据(其中N是大于或等于2的整数)。
如图6所示,如果在块S120确定最大损耗等级值小于损耗等级参考值,则完成图6所示的方法,以及存储系统可进入例如待机状态。另一方面,如果在块S120确定最大损耗等级参考值超出损耗等级参考值,则检查存储单元阵列1100的代表区域1100b中所有存储单元的电荷丢失状态(S130)。然后对识别的电荷丢失存储单元执行恢复操作(S140)(即,刷新/再编程操作)以完成处理。
图7是表示根据本发明其他实施例的恢复数据的方法的流程图。图7中,块S100、S110、S120、S130和S140等于图6中相同标号的块,因此这里省略这些块的进一步描述。然而,在图7的方法中,如果确定最大损耗等级值超出损耗等级参考值,则包括附加步骤S150。在操作S150中,接着确定是否选择刷新/再编程操作。通过示例,在操作S120之后,存储控制器2000可通知主机最大损耗等级值超出损耗等级参考值,以及主机通过用户接口显示刷新再编程操作的选择。如果选择刷新/再编程操作,则主机通知存储控制器2000选择刷新/再编程操作。然后存储控制器2000通过以上述相同形式执行块S130和S140的操作而响应刷新/再编程操作的选择。
图8是表示根据本发明的特定实施例的存储单元阵列1100的代表区域1100b中检查存储单元的电荷丢失状态所执行的操作(即,执行图6和图7的块S130中所示的操作)的流程图。图9是表示存储2位数据的存储单元的阈值电压分布的示意图。图10是表示在图8的流程图所示的操作期间读取电压、阈值电压分布和页缓冲状态的图。下文中,参考图8到图10更全面的描述根据本发明的特定实施例的检查存储系统的电荷丢失状态的操作。
如图8所示,通过例如存储控制器2000向闪存设备1000发送代表区域读取命令(其也被称为“边缘读取命令”)(S200)。响应代表区域读取命令,闪存设备1000向存储控制器2000输出代表区域1100b中保存的每页数据以及每页的读取电压(S210)。然后存储控制器2000根据所接收的数据和从闪存设备1000提供的对应读取电压确定/检测每个状态的最小和最大阈值电压值(S220)。
现在将参考图9和图10说明根据本发明的特定实施例的用于确定/检测每个状态的最小和最大阈值电压值的操作。在这个示例中,存储单元阵列1100的每个存储单元存储2位数据,并因此每个存储单元可处于四个状态(STATE0、STATE1、STATE2或STATE3)之一。如图9所示,每个状态具有相关的阈值电压分布ST0、ST1、ST2或ST3,其表示每个各个状态中编程的存储单元的阈值电压的期望分布。通过比较存储单元的阈值电压与电压电平Read1、Read2和Read3,可以确定任何特定存储单元的状态。现在将参考图10描述用于检测每个STATE0、STATE1、STATE2和STATE3中存储单元的阈值电压分布的最大阈值电压和最小阈值电压的操作。
在图10中,使用虚线描绘的阈值电压分布ST0、ST1、ST2和ST3分别表示在HTS和循环发生之前STATE0、STATE1、STATE2和STATE3的阈值电压分布。类似地,使用实线描绘的阈值电压分布ST0’、ST1’、ST2’和ST3’分别表示在HTS和循环发生之后STATE0、STATE1、STATE2和STATE3的阈值电压分布。同样如图10所示,确定开始读取电压VRS小于阈值电压分布ST0’的最小阈值电压。在电荷丢失控制器1510的控制下由可变读取电压产生器1410提供该开始读取电压VRS(参见图3)。可向代表区域1100b的所选字线施加开始读取电压VRS(“边缘读取电压”)以便通过页缓冲电路1200对所选字线执行读取操作。将这个操作中读取的数据以及关于在该读取操作期间将电压电平施加到所选字线的指示(即,VRS、VRS+ΔV、VRS+2ΔV等)传送到存储控制器2000。
如图10所示,在完成每个读取操作之后,电荷丢失控制器1510可接着控制可变读取电压产生器1410以产生由增量ΔV增大的读取电压。该增量ΔV是预定增量。将因此产生的读取电压(即,VRS+ΔV)施加到代表区域1100b的所选字线,以便通过页缓冲电路1200对所选字线执行另一读取操作。再次将读取数据以及关于被施加到所选字线的电压电平的表示(即,VRS+ΔV)传送到存储控制器2000。如图10所示,再次以ΔV增加读取电压并重复上述操作直到达到比阈值电压分布ST3’中的最高读取电压更高的读取电压。
如图10所示,最初读取数据值具有数据“0”(对应于编程状态)。通过使用图3的数据模式存储电路1700中存储的数据模式确定每个读取数据值是否具有任何状态。当如上述重复边缘读取操作时,最后至少一个对应于STATE0的读取数据值被改变为数据“1”(对应于擦除状态)。这表示将STATE 0中的至少一个存储单元判断为具有擦除状态的存储单元。此时,存储控制器2000确定读取操作中可使用的读取电压以表示STATE 0的最小阈值电压(例如,ST0_MIN)。当边缘读取操作继续时,最后对应于STATE 0的所有读取数据值都改变为数据“1”。这表示判断STATE 0中的所有存储单元在当前读取电压电平具有擦除状态。此时,存储控制器2000确定读取操作中使用的读取电压以表示STATE 0的最大阈值电压(例如,ST0_MAX)。由于通过利用每次以ΔV增加的读取电压重复上面的操作而继续边缘读取操作时,类似地确定STATES1、2和3(HTS和循环之后)的最小和最大阈值电压STi_MIN和STi_MAX(i=1至3)。
图11表示根据本发明的其他实施例的用于检查每个状态ST0、ST1、ST2或ST3中存储单元的阈值电压分布的最小和最大阈值电压的操作。如图11所示,在本发明的这些其他实施例中,开始读取电压VRS可以是比阈值电压分布ST3’中的最高读取电压更高的读取电压。根据图11的实施例的操作非常类似于上面关于图10说明的操作,除了在根据11的实施例中以预定减量减少读取电压之外。在这些实施例中,最初读取数据值具有表示擦除状态的数据“1”。当边缘读取操作继续时,最后对应于STATE 3的至少一个读取页数据位改变为表示编程状态的数据“0”。此时,存储控制器2000可确定在读取操作中用作STATE 3的最大阈值电压(即,ST3_MAX)的读取电压。当通过每次以ΔV减少的读取电压重复上面操作继续边缘读取操作时,可以类似地确定最小和最大阈值电压STi_MIN(i=0至3)和STi_MAX(i=0至2)。
图12是表示根据本发明的特定实施例的用于执行图6和7的块S140的恢复/刷新操作的操作的流程图。图13是表示根据本发明的特定实施例的在阈值电压分布和新定义的读取电压之间关系的图。下文参考图12和图13更全面地描述根据本发明的特定实施例的存储系统的数据恢复操作。
如图12所示,操作开始于存储控制器2000确定在相邻状态之间是否存在读取边缘(S300)。例如使用根据关于图8到图10的上述边缘读取操作获取的代表区域1100b中的存储单元的每个状态的最小和最大阈值电压,确定在相邻状态之间是否存在读取边缘。例如,如果STATE 3的确定的最小阈值电压ST3_MIN大于STATE 2的确定的最大阈值电压ST2_MAX,则在相邻的STATE 2和3之间存在读取边缘。类似地,可以确定在STATE 2和STATE 1之间以及在STATE 1和STATE 0之间是否存在读取边缘。
如图12所示,如果确定在至少一个相邻状态对之间不存在读取边缘,则闪存设备1000将被当作故障设备(S330)。另一方面,如果在相邻状态之间存在读取边缘,则存储控制器2000使用检测的读取边缘定义新的读取电压(例如,VR1、VR2和VR3)(参见图13)。每个新定义的读取电压可以是一个状态的最大阈值电压和下一个更高状态的最小阈值电压之间的中间值。存储控制器2000可向闪存设备1000发送新定义的读取电压VR1、VR2和VR3以及恢复/刷新命令(S310)。然后,闪存设备1000可使用新定义的读取电压VR1、VR2和VR3执行数据区域1100a中存储单元的恢复/刷新操作。
例如,可通过检测具有新定义的读取电压VR3和验证电压VFY3(参见图13)之间的、STATE3的阈值电压的存储单元并对该检测的存储单元进行再编程,而将STATE3的阈值电压分布ST3’恢复到在HTS和循环之前存在的阈值电压分布ST3。类似地,通过检测具有新定义的读取电压VR2和验证电压VFY2(参见图13)之间的、STATE2的阈值电压的存储单元并对该检测的存储单元进行再编程,而将STATE2的阈值电压分布ST2’恢复到在HTS和循环之前存在的阈值电压分布ST2。通过检测具有新定义的读取电压VR1和验证电压VFY1(参见图13)之间的、STATE1的阈值电压的存储单元并对该检测的存储单元进行再编程,而将STATE1的阈值电压分布ST1’恢复到在HTS和循环之前存在的阈值电压分布ST1。STATE0是擦除状态,并选择性地执行STATE 0的阈值电压分布的恢复操作。之后,存储控制器2000可确定是否已结束闪存设备1000的恢复操作(S320)。当完成闪存设备1000的恢复操作时,结束处理。
如图14所示,对于由于过量电荷丢失引起的相邻状态的阈值电压分布203和204重叠的情况,难以使用上述数据恢复操作恢复电荷丢失存储单元。现在将描述用于恢复该电荷丢失存储单元的本发明的其他实施例。
图15是描述本发明的另一实施例的数据恢复操作的流程图。图16是表示根据图15所示的数据恢复操作中读取电压和分布表的变化的图。
如图15所示,操作开始于存储控制器2000向闪存设备1000发送分布读取命令(S400)。能以各种方式产生分布读取命令。例如,在某些实施例中,根据已发生的编程/擦除操作的数量产生分布读取命令。在其他实施例中,可响应来自外部设备(例如,主机)的请求产生分布读取命令。也能以其他方式产生分布读取命令。闪存设备1000通过如下的从存储单元阵列1100的各个页读取页数据而响应分布读取命令。将读取的页数据发送到存储控制器(S410)。响应分布读取命令的接收,电荷丢失控制器1510可控制可变读取电压产生器1410以便产生预定开始读取电压VRS(参见图16)。向由解码电路1300选择的字线施加产生的读取电压(即,分布读取电压)。页缓冲电路1200从所选字线的存储单元读取页数据,并与读取电压一起将读取的页数据传送到存储控制器2000。然后增大(或者,在其他实施例中,减小)分布读取电压并可对于所选字线的存储单元重复读取操作。继续该处理直到达到结束的分布读取电压。
对于每个分布读取电压,存储控制器2000计算接收的页数据中具有擦除状态的数据位的数量(即,具有擦除状态的存储单元的数量)并使用这些计算值配置分布表(S420)。即,每当以增量增加分布读取电压时存储控制器2000可计算读取页数据位中数据“1”的数量。如图16所示,存储控制器2000使用这些计算的值和它们对应的读取电压配置分布表。如图16所示,对于每个状态,计算的值逐渐增加到最大值,并在此后减少,与阈值电压分布模式的形状一致。在步骤S430中,存储控制器2000可使用计算的值确定对应于每个各自的状态的最大点的读取电压(具有擦除状态的存储单元的数量)。存储控制器2000可接着根据确定的读取电压定义新的读取电压(S440)。例如,参考图17,存储控制器2000定义对应相邻状态的最大点的读取电压之间的中间电压为新的读取电压。
此后,存储控制器2000可向闪存1000提供恢复/刷新命令以及新定义的读取电压(S450)。闪存设备1000使用新定义的读取电压执行关于存储单元的恢复/刷新操作。存储控制器2000可确定何时结束已完成恢复操作1000(S460)。当完成闪存设备1000的恢复操作时,处理结束。
对存储单元阵列1100的所选存储单元执行分布读取操作。在某些实施例中,对来自存储单元阵列1100的所有页的存储单元执行分布读取操作。在其他实施例中,只对所选存储块的存储单元执行分布读取操作。
根据本发明的其他实施例,可将初始分布读取电压设置为足以读取具有最高状态的存储单元的电压。在此情况下,以减量逐步减小读取电压。除了该差别,与上述读取电压增加方式相同地执行根据读取电压减少方式的读取操作。
图18是描述根据本发明的其他实施例的数据恢复操作的流程图。如图18所示,存储控制器2000确定在相邻状态之间是否存在读取边缘(S500)。如上所述,例如使用根据图8所示的状态检查操作获取的每个状态的最小和最大阈值电压而确定在相邻状态之间是否存在读取边缘。
如果在相邻状态之间存在读取边缘,存储控制器2000可例如使用利用边缘读取操作定义的新的读取电压执行刷新操作(S510)。这基本与图12所示的相同,并且因此省略其描述。如果在相邻状态之间不存在读取边缘,可使用图15所示的分布读取操作新定义的读取电压执行刷新操作(S520)。
虽然未在图中表示,但可以通过图15描述的分布读取操作确定每个状态的最小和最大阈值电压值。
图19是表示根据本发明实施例的包括闪存设备的示意性计算系统的框图。根据本发明的计算系统包括微处理器410、用户接口420、诸如基带芯片集的解调器430、存储控制器440和闪存设备450。存储控制器440和闪存设备450可被配置为基本上与图3相同。在闪存设备450中,通过存储控制器440存储由微处理器410处理的N位数据(N是正整数)。计算系统可进一步包括向其提供电源的电池460。虽然未在图19表示,但是计算系统可进一步装配应用芯片集、照相机图像处理器(例如CMOS图像传感器;CIS),移动DRAM等。
虽然结合附图中所示的本发明实施例描述本发明,但其不限于此。对于本领域技术人员明显的是在不背离本发明的范围和精神的情况下可以进行各种替换、修改和改变。

Claims (25)

1.一种设置闪存设备的读取电压的方法,该闪存设备包括通过被设置为多个状态之一而存储数据的存储单元,该方法包括:
以多个不同电压从闪存设备的多个存储单元读取数据,以便获取关于被设置为多个状态中的第一状态的存储单元的第一阈值电压分布、以及关于被设置为多个状态中的第二状态的存储单元的第二阈值电压分布的数据;以及
根据获取的数据设置闪存设备的读取电压。
2.如权利要求1所述的方法,其中获取的数据包括多个状态中的第一状态的最大阈值电压以及多个状态中的第二状态的最小阈值电压。
3.如权利要求2所述的方法,其中多个存储单元包括闪存设备的存储单元阵列的代表区域的存储单元,所述代表区域代表存储单元阵列的数据区域中的存储单元。
4.如权利要求2所述的方法,将读取电压设置为多个状态中第一状态的最大阈值电压与多个状态的第二状态的最小阈值电压之间的大约中间值。
5.如权利要求1所述的方法,其中当以多个不同电压中的各个电压读取时,获取的数据包括分布表,该分布表对于多个不同电压中的每一个识别处于多个状态中的第一状态的多个存储单元的数量。
6.如权利要求5所述的方法,进一步包括根据分布表中的获取的数据识别在多个不同电压中最大数量的多个存储单元处于多个状态中的第一状态的电压。
7.如权利要求1所述的方法,其中通过以预定增量增大或减小启动电压而产生多个不同电压。
8.一种设置包括闪存设备的存储系统中的读取电压的方法,该闪存设备包括通过被设置为多个状态之一而存储数据的存储单元,该方法包括:
以多个不同分布读取电压中的每一个从闪存设备的多个存储单元读取数据;
为多个状态中的每一个,识别在多个分布读取电压中最大数量的多个存储单元处于多个状态中的这一状态的电压;以及
根据关于在多个分布读取电压中最大数量的多个存储单元处于多个状态中的这一状态的电压的识别,定义新的读取电压。 
9.如权利要求8所述的方法,其中通过以预定增量增大或减小启动电压而产生多个不同的分布读取电压。
10.如权利要求8所述的方法,其中定义新的读取电压以便具有在识别的分布读取电压中相邻的电压之间的中间值。
11.如权利要求10所述的方法,进一步包括使用新定义的读取电压对闪存设备执行刷新操作并验证多个状态中的每个状态的读取电压。
12.如权利要求8所述的方法,进一步包括向闪存设备提供分布读取命令,其中响应分布读取命令向与闪存设备相关的存储控制器输出读取数据,并向闪存设备提供新的读取电压。
13.如权利要求12所述的方法,进一步包括使用新的读取电压执行刷新操作并验证多个状态中的每个状态的读取电压。
14.如权利要求8所述的方法,其中以多个不同分布读取电压中的每个电压从闪存设备的多个存储单元读取数据包括以多个不同分布读取电压中的每个电压从闪存设备的所有页读取数据。
15.如权利要求8所述的方法,其中以多个不同分布读取电压中的每个电压从闪存设备的多个存储单元读取数据包括以多个不同分布读取电压中的每个电压从闪存设备的部分页读取数据。
16.一种在包含闪存设备的存储系统中设置读取电压的方法,该闪存设备包括通过被设置为多个状态之一而存储数据的存储单元,该方法包括:
以多个不同边缘读取电压中的每个电压从闪存设备的多个存储单元读取数据;
对于多个状态中的每个状态,根据来自代表区域的读取数据确定多个状态中每个状态的最小和最大阈值电压;以及
根据多个状态中的每个状态的最小和最大阈值电压,为多个状态中的每个状态定义新的读取电压。
17.如权利要求16所述的方法,其中多个状态中的每个状态的最小阈值电压对应于其中读取数据中的至少一个数据位指示擦除状态的边缘读取电压,并且多个状态中的每个状态的最大阈值电压对应于其中所有读取数据指示编程状态的边缘读取电压。
18.如权利要求17所述的方法,其中从闪存设备的代表区域读取数据。
19.如权利要求17所述的方法,其中通过以预定增量增大或减小启动电 压而产生多个边缘读取电压。
20.如权利要求17所述的方法,其中定义每个新的读取电压,以便具有多个状态中的各个状态的最大阈值电压与下一更高状态的最小阈值电压之间的中间值。
21.如权利要求17所述的方法,进一步包括使用新定义的读取电压对闪存设备执行刷新操作并验证多个状态中的每个状态的读取电压。
22.如权利要求18所述的方法,其中闪存设备进一步包括数据区域,其中确定代表区域的容量足以表示数据区域的阈值电压分布。
23.如权利要求22所述的方法,其中通过使用损耗等级处理管理闪存设备的数据区域。
24.如权利要求23所述的方法,其中每当达到根据损耗等级处理的关于数据区域的损耗等级值,就擦除并编程代表区域。
25.如权利要求16所述的方法,其中多种状态中的每个状态的最小阈值电压对应于其中读取数据中的至少一个数据位指示编程状态的边缘读取电压,以及多个状态中的每个状态的最大阈值电压对应于其中所有读取数据指示擦除状态的边缘读取电压。 
CN2007103061350A 2006-10-20 2007-10-22 闪存设备中恢复数据的方法和相关闪存设备存储系统 Active CN101221813B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060102379A KR100830580B1 (ko) 2006-10-20 2006-10-20 플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원방법
KR102379/06 2006-10-20

Publications (2)

Publication Number Publication Date
CN101221813A CN101221813A (zh) 2008-07-16
CN101221813B true CN101221813B (zh) 2012-11-21

Family

ID=39317751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007103061350A Active CN101221813B (zh) 2006-10-20 2007-10-22 闪存设备中恢复数据的方法和相关闪存设备存储系统

Country Status (3)

Country Link
US (2) US7542350B2 (zh)
KR (1) KR100830580B1 (zh)
CN (1) CN101221813B (zh)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7571287B2 (en) 2003-03-13 2009-08-04 Marvell World Trade Ltd. Multiport memory architecture, devices and systems including the same, and methods of using the same
DE102006010979B3 (de) * 2006-03-09 2007-04-12 Infineon Technologies Flash Gmbh & Co. Kg Verfahren zum Einstellen einer Lesespannung und Halbleiterschaltungsanordnung
US8645793B2 (en) * 2008-06-03 2014-02-04 Marvell International Ltd. Statistical tracking for flash memory
US7561465B2 (en) * 2006-12-28 2009-07-14 Advanced Micro Devices, Inc. Methods and systems for recovering data in a nonvolatile memory array
KR100885914B1 (ko) * 2007-02-13 2009-02-26 삼성전자주식회사 독출동작 방식을 개선한 불휘발성 메모리 장치 및 그구동방법
KR100888695B1 (ko) 2007-02-27 2009-03-16 삼성전자주식회사 과표본화 읽기 동작을 수행하는 플래시 메모리 장치 및그것의 데이터 독출 방법
KR100907218B1 (ko) * 2007-03-28 2009-07-10 삼성전자주식회사 읽기 레벨 제어 장치 및 그 방법
US7808834B1 (en) * 2007-04-13 2010-10-05 Marvell International Ltd. Incremental memory refresh
US7969788B2 (en) * 2007-08-21 2011-06-28 Micron Technology, Inc. Charge loss compensation methods and apparatus
US8031526B1 (en) 2007-08-23 2011-10-04 Marvell International Ltd. Write pre-compensation for nonvolatile memory
US8189381B1 (en) 2007-08-28 2012-05-29 Marvell International Ltd. System and method for reading flash memory cells
US8085605B2 (en) 2007-08-29 2011-12-27 Marvell World Trade Ltd. Sequence detection for flash memory with inter-cell interference
US7894264B2 (en) * 2007-11-07 2011-02-22 Micron Technology, Inc. Controlling a memory device responsive to degradation
US8131915B1 (en) 2008-04-11 2012-03-06 Marvell Intentional Ltd. Modifying or overwriting data stored in flash memory
US8683085B1 (en) 2008-05-06 2014-03-25 Marvell International Ltd. USB interface configurable for host or device mode
KR100953044B1 (ko) * 2008-05-26 2010-04-14 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
KR101391362B1 (ko) 2008-07-23 2014-05-07 삼성전자주식회사 읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법
KR101504339B1 (ko) * 2008-11-03 2015-03-24 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함하는 메모리 시스템
US8611151B1 (en) 2008-11-06 2013-12-17 Marvell International Ltd. Flash memory read performance
US8947929B1 (en) 2008-11-06 2015-02-03 Marvell International Ltd. Flash-based soft information generation
US8213228B1 (en) 2008-11-06 2012-07-03 Marvell International Ltd. Flash memory read performance
US8341311B1 (en) 2008-11-18 2012-12-25 Entorian Technologies, Inc System and method for reduced latency data transfers from flash memory to host by utilizing concurrent transfers into RAM buffer memory and FIFO host interface
US8423710B1 (en) 2009-03-23 2013-04-16 Marvell International Ltd. Sequential writes to flash memory
US8213236B1 (en) * 2009-04-21 2012-07-03 Marvell International Ltd. Flash memory
KR101578511B1 (ko) 2009-05-20 2015-12-18 삼성전자주식회사 리드 전압 설정 방법
KR101586046B1 (ko) * 2009-05-26 2016-01-18 삼성전자주식회사 저장 장치 및 그것의 읽기 방법
KR101578518B1 (ko) 2009-07-07 2015-12-17 삼성전자주식회사 불휘발성 메모리 장치의 읽기 방법 및 그것을 포함하는 메모리 시스템
CN101958142B (zh) * 2009-07-14 2013-06-26 北京兆易创新科技股份有限公司 一种存储单元的数据读取方法和用于mlc的灵敏放大器
US8437193B1 (en) * 2009-07-15 2013-05-07 Marvell International Ltd. Flash memory data recovery
CN101989460B (zh) * 2009-08-05 2014-02-12 中芯国际集成电路制造(上海)有限公司 改进的氮化硅非易失存储器及其实现方法
US9330767B1 (en) * 2009-08-26 2016-05-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory module and method for programming a page of flash memory cells
US8130553B2 (en) * 2009-12-02 2012-03-06 Seagate Technology Llc Systems and methods for low wear operation of solid state memory
KR101635506B1 (ko) 2010-03-29 2016-07-04 삼성전자주식회사 데이터 저장 시스템 및 그것의 읽기 방법
US9170933B2 (en) 2010-06-28 2015-10-27 International Business Machines Corporation Wear-level of cells/pages/sub-pages/blocks of a memory
CN102314949B (zh) * 2010-07-05 2014-06-11 群联电子股份有限公司 数据读取方法、控制电路与存储器控制器
US8756394B1 (en) 2010-07-07 2014-06-17 Marvell International Ltd. Multi-dimension memory timing tuner
US8587990B2 (en) 2010-07-12 2013-11-19 International Business Machines Corporation Global bit line restore by most significant bit of an address line
US8677225B1 (en) 2011-02-11 2014-03-18 Marvell International Ltd. Low-density parity-check decoder
KR101772951B1 (ko) 2011-03-10 2017-09-13 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 읽기 방법
KR20120128014A (ko) * 2011-05-16 2012-11-26 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 포함하는 메모리 시스템의 동작 방법
GB2490991B (en) * 2011-05-19 2017-08-30 Ibm Wear leveling
KR20130084492A (ko) * 2012-01-17 2013-07-25 삼성전자주식회사 비휘발성 메모리 시스템
US20130185612A1 (en) * 2012-01-18 2013-07-18 Samsung Electronics Co., Ltd. Flash memory system and read method of flash memory system
CN102568589A (zh) * 2012-02-09 2012-07-11 清华大学 一种快闪存储器的数据擦除复位方法
US20130262942A1 (en) * 2012-03-27 2013-10-03 Yung-Chiang Chu Flash memory lifetime evaluation method
KR101939234B1 (ko) 2012-07-23 2019-01-16 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 상기 메모리 장치의 독출 전압의 제어 방법
KR101921101B1 (ko) * 2012-08-06 2018-11-22 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
US8902669B2 (en) * 2012-11-08 2014-12-02 SanDisk Technologies, Inc. Flash memory with data retention bias
TWI506642B (zh) * 2012-12-07 2015-11-01 Phison Electronics Corp 記憶體修復方法、記憶體控制器與記憶體儲存裝置
US9430339B1 (en) 2012-12-27 2016-08-30 Marvell International Ltd. Method and apparatus for using wear-out blocks in nonvolatile memory
US9147501B2 (en) * 2013-03-13 2015-09-29 Macronix International Co., Ltd. Retention logic for non-volatile memory
CN104167220B (zh) * 2013-05-16 2018-06-15 群联电子股份有限公司 数据读取方法、控制电路、存储器模块与存储器存储装置
KR102127416B1 (ko) 2013-06-27 2020-06-26 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 읽기 방법
CN104282339B (zh) * 2013-07-08 2018-12-14 群联电子股份有限公司 读取电压设定方法、控制电路与存储器储存装置
US9208847B2 (en) * 2013-10-30 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Memory devices with improved refreshing operations
KR101491691B1 (ko) * 2013-11-26 2015-02-09 에스케이텔레콤 주식회사 메모리장치 및 메모리장치의 동작 방법
US9514845B1 (en) * 2013-12-12 2016-12-06 SK Hynix Inc. Check after write for assessing wear related degradation in solid state storage
CN104778971B (zh) * 2014-01-14 2018-04-13 旺宏电子股份有限公司 存储器系统及其访问方法
US20160062656A1 (en) * 2014-08-28 2016-03-03 Freescale Semiconductor, Inc. Command Set Extension for Non-Volatile Memory
CN106558343B (zh) 2015-09-24 2021-12-28 三星电子株式会社 操作非易失性存储装置的方法和非易失性存储装置
CN105405462B (zh) * 2015-12-01 2019-10-29 清华大学 NAND Flash存储系统高磨损区域数据预加重方法
US10269406B2 (en) * 2016-05-19 2019-04-23 University of Pittsburgh—of the Commonwealth System of Higher Education Adaptive refreshing and read voltage control scheme for a memory device such as an FeDRAM
CN106205722A (zh) * 2016-07-07 2016-12-07 北京兆易创新科技股份有限公司 一种非易失性存储器的恢复方法和装置
KR102620820B1 (ko) 2016-09-23 2024-01-03 삼성전자주식회사 비휘발성 메모리 장치의 데이터 독출 방법
US10147475B1 (en) * 2017-05-09 2018-12-04 Micron Technology, Inc. Refresh in memory based on a set margin
KR20190019675A (ko) 2017-08-18 2019-02-27 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
CN109584935A (zh) * 2017-09-29 2019-04-05 大心电子(英属维京群岛)股份有限公司 数据读取方法以及存储控制器
US11295818B2 (en) 2018-02-09 2022-04-05 Samsung Electronics Co., Ltd. Non-volatile memory device, operating method thereof, and storage device having the same
KR102419895B1 (ko) 2018-02-09 2022-07-12 삼성전자주식회사 비휘발성 메모리 장치 및 이의 읽기 방법
KR102470726B1 (ko) * 2018-03-14 2022-11-25 삼성전자주식회사 비휘발성 메모리 장치
TWI657455B (zh) * 2018-05-11 2019-04-21 華邦電子股份有限公司 離群位元修復方法和記憶體裝置
CN109388349A (zh) * 2018-10-25 2019-02-26 江苏华存电子科技有限公司 一种闪存存储装置中智能化调整参考电压的方法
US11061762B2 (en) * 2019-02-04 2021-07-13 Intel Corporation Memory programming techniques
CN112053726B (zh) * 2020-09-09 2022-04-12 哈尔滨工业大学 一种基于Er态阈值电压分布的闪存误擦除数据恢复方法
CN112486856A (zh) * 2020-11-30 2021-03-12 珠海格力电器股份有限公司 显示扫描控制方法、装置、存储介质及控制设备
CN112634971A (zh) * 2020-12-28 2021-04-09 合肥大唐存储科技有限公司 一种确定nand闪存读取电压的方法及装置
CN114356221B (zh) * 2021-12-07 2023-10-20 广州致存科技有限责任公司 数据写入方法、存储设备和存储介质
CN115273274A (zh) * 2022-07-28 2022-11-01 中国第一汽车股份有限公司 数据记录方法、装置、电子设备及存储介质
CN116185309B (zh) * 2023-04-27 2023-08-08 合肥康芯威存储技术有限公司 一种数据处理方法及数据存储设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6370061B1 (en) * 2001-06-19 2002-04-09 Advanced Micro Devices, Inc. Ceiling test mode to characterize the threshold voltage distribution of over programmed memory cells
CN1791941A (zh) * 2003-04-14 2006-06-21 桑迪士克股份有限公司 适用于低电压非易失性存储器的读取及擦除验证方法及电路

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
JPH08138395A (ja) * 1994-11-07 1996-05-31 Hitachi Ltd 半導体記憶装置
JP3709606B2 (ja) * 1996-04-16 2005-10-26 富士通株式会社 不揮発性半導体記憶装置及びベリファイ方法
JPH1055691A (ja) 1996-08-08 1998-02-24 Ricoh Co Ltd 不揮発性半導体メモリ
WO1998008166A1 (en) 1996-08-16 1998-02-26 Tokyo Electron Limited Semiconductor memory device having error detection and correction
US6134148A (en) * 1997-09-30 2000-10-17 Hitachi, Ltd. Semiconductor integrated circuit and data processing system
US6026014A (en) * 1996-12-20 2000-02-15 Hitachi, Ltd. Nonvolatile semiconductor memory and read method
KR100253276B1 (ko) 1997-02-18 2000-05-01 김영환 메모리 소자의 셀 리프레쉬 회로
KR100296329B1 (ko) 1998-10-29 2001-08-07 박종섭 플래쉬 메모리 장치의 소거 방법 및 리커버리용기판 전압공급 회로
KR100319626B1 (ko) * 1999-06-01 2002-01-05 김영환 플래시 메모리의 읽기 기준셀 문턱전압 조정회로
US6046932A (en) 1999-08-13 2000-04-04 Advanced Micro Devices, Inc. Circuit implementation to quench bit line leakage current in programming and over-erase correction modes in flash EEPROM
DE60015770T2 (de) 1999-08-23 2005-12-08 Micron Technology, Inc. Flashspeicheranordnung mit extern ausgelöster erfassung und heilung von fehlerhaften zellen
KR100317496B1 (ko) 1999-12-28 2001-12-24 박종섭 플래쉬 메모리 소자의 테스트 방법
JP2002074999A (ja) 2000-08-23 2002-03-15 Sharp Corp 不揮発性半導体記憶装置
JP4517503B2 (ja) * 2000-12-15 2010-08-04 株式会社デンソー 不揮発性半導体記憶装置の多値書き込み及び読み出し方法
US6636440B2 (en) 2001-04-25 2003-10-21 Saifun Semiconductors Ltd. Method for operation of an EEPROM array, including refresh thereof
US6717847B2 (en) * 2001-09-17 2004-04-06 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
JP4012150B2 (ja) * 2002-02-28 2007-11-21 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
KR100496866B1 (ko) * 2002-12-05 2005-06-22 삼성전자주식회사 미프로그램된 셀들 및 과프로그램된 셀들 없이 균일한문턱 전압 분포를 갖는 플레쉬 메모리 장치 및 그프로그램 검증 방법
JP3913704B2 (ja) * 2003-04-22 2007-05-09 株式会社東芝 不揮発性半導体記憶装置及びこれを用いた電子装置
US7007932B2 (en) * 2003-07-25 2006-03-07 Air Products And Chemicals, Inc. Wall-flow redistributor for packed columns
KR100525004B1 (ko) * 2004-02-26 2005-10-31 삼성전자주식회사 멀티레벨 셀(Multi-level cell)플래쉬메모리장치 및 이의 프로그램 방법
US7120051B2 (en) * 2004-12-14 2006-10-10 Sandisk Corporation Pipelined programming of non-volatile memories using early data
ITRM20060074A1 (it) * 2006-02-15 2007-08-16 Micron Technology Inc Circuito per dati a latch singolo in un dispositivo di memoria volatile e delle a piu livelli

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6370061B1 (en) * 2001-06-19 2002-04-09 Advanced Micro Devices, Inc. Ceiling test mode to characterize the threshold voltage distribution of over programmed memory cells
CN1791941A (zh) * 2003-04-14 2006-06-21 桑迪士克股份有限公司 适用于低电压非易失性存储器的读取及擦除验证方法及电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2002-184191A 2002.06.28
JP特开平8-138395A 1996.05.31

Also Published As

Publication number Publication date
US20080094914A1 (en) 2008-04-24
US20090207666A1 (en) 2009-08-20
CN101221813A (zh) 2008-07-16
KR20080035828A (ko) 2008-04-24
US7542350B2 (en) 2009-06-02
KR100830580B1 (ko) 2008-05-21

Similar Documents

Publication Publication Date Title
CN101221813B (zh) 闪存设备中恢复数据的方法和相关闪存设备存储系统
US10891188B2 (en) Memory devices having differently configured blocks of memory cells
TWI496275B (zh) 記憶體系統及其程式化方法以及包含該系統與方法的計算機系統
US8972775B2 (en) Memory device and method of managing memory data error including determining verification voltages and changing threshold voltages based on a corrected error bit
US7545677B2 (en) Nonvolatile memory device and methods of programming and reading the same
US7757153B2 (en) Multi-bit memory device and memory system
US8316278B2 (en) Memory system that detects bit errors due to read disturbance and methods thereof
US8112692B2 (en) Flash memory device error correction code controllers and related methods and memory systems
US8125825B2 (en) Memory system protected from errors due to read disturbance and reading method thereof
US8995189B2 (en) Method and apparatus for managing open blocks in nonvolatile memory device
US20080162789A1 (en) Memory system with backup circuit and programming method
JP5773367B2 (ja) メモリ装置およびメモリプログラミング方法
TWI566252B (zh) 非揮發性記憶體裝置進行耗損管理之方法
JP2009087509A (ja) 半導体記憶装置
JP2013503410A (ja) メモリ装置におけるしきい値電圧の変化に対応するための方法、装置、およびシステム
US9471418B2 (en) Memory system that detects bit errors due to read disturbance and methods thereof
JP2009016034A (ja) フラッシュメモリシステム及びそのエラー訂正方法
CN101256843A (zh) 混合闪存装置、存储系统以及控制误差的方法
US8218363B2 (en) Flash memory device and methods programming/reading flash memory device
EP4030434A1 (en) Non-volatile memory device with selection of error decoding level
TWI451429B (zh) 偵測半導體記憶裝置中的記憶胞干擾之方法與裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant