KR102031088B1 - 원-타임 프로그램 셀 어레이 회로 및 이를 포함하는 메모리 장치 - Google Patents

원-타임 프로그램 셀 어레이 회로 및 이를 포함하는 메모리 장치 Download PDF

Info

Publication number
KR102031088B1
KR102031088B1 KR1020130023869A KR20130023869A KR102031088B1 KR 102031088 B1 KR102031088 B1 KR 102031088B1 KR 1020130023869 A KR1020130023869 A KR 1020130023869A KR 20130023869 A KR20130023869 A KR 20130023869A KR 102031088 B1 KR102031088 B1 KR 102031088B1
Authority
KR
South Korea
Prior art keywords
cell array
data
program
circuit
read
Prior art date
Application number
KR1020130023869A
Other languages
English (en)
Other versions
KR20140035790A (ko
Inventor
김윤철
김관언
황정태
윤현수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Publication of KR20140035790A publication Critical patent/KR20140035790A/ko
Application granted granted Critical
Publication of KR102031088B1 publication Critical patent/KR102031088B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

원-타임 프로그램 셀 어레이 회로는, 입력된 프로그램 데이터를 프로그램하고 저장된 프로그램 데이터를 리드 데이터로서 출력하기 위한, 다수의 원-타임 프로그램 메모리 셀을 포함하는 셀어레이; 프로그램 동작시에 상기 프로그램 데이터를 이용해 상기 셀어레이에 추가로 프로그램될 에러 정정 코드를 생성하는 코드 발생부; 및 리드 동작시에 상기 셀어레이로부터 출력된 리드 데이터와 에러 정정 코드를 이용해 상기 리드 데이터의 오류를 감지하되, 제1활성화 신호에 응답해 활성화/비활성화되는 에러 감지부를 포함한다.

Description

원-타임 프로그램 셀 어레이 회로 및 이를 포함하는 메모리 장치{ONE-TIME PROGRAM CELL ARRAY CIRCUIT AND MEMORY DEVICE INCLUDING THE SAME}
본 발명은 다수의 원-타임 프로그램 셀을 포함하는 원-타임 프로그램 셀 어레이 회로에 관한 것이다.
원-타임 프로그램(one-time program) 메모리 셀이란 한번 프로그램하면 다시는 데이터의 논리값을 변경하지 못하는 메모리 셀이다. 이러한 원-타임 프로그램 메모리 셀에는 레이저 퓨즈 및 이-퓨즈를 사용한 메모리 셀들이 있다.
도 1은 트랜지스터로 구성되는 이-퓨즈와 이-퓨즈가 저항 또는 캐패시터로 동작하는 것을 도시한 도면이다.
도 1을 참조하면, 이-퓨즈는 트랜지스터(T)로 구성되며 게이트(G)에 전원전압이 인가되고 드레인(D)/소스(S)에 접지전압을 인가된다.
게이트(G)에 트랜지스터(T)가 견딜 수 있는 보통의 전원전압이 인가되면 이-퓨즈는 캐패시터(C)로 동작한다. 따라서 게이트(G)와 드레인/소스(D/S) 간에 흐르는 전류가 없다. 그러나 게이트(G)에 트랜지스터(T)가 견딜 수 없는 높은 전원전압이 인가되면 트랜지스터(T)의 게이트 옥사이드(gate oxide)가 파되되면서 게이트(G)와 드레인/소스(D/S)가 쇼트(short)되어 이-퓨즈는 저항(R)으로 동작한다. 따라서 게이트(G)와 드레인/소스(D/S) 간에 전류가 흐르게 된다. 이러한 현상을 이용하여 이-퓨즈의 게이트(G)와 드레인/소스(D/S) 간의 저항값을 통해 안티퓨즈의 데이터를 인식하게 된다. 이때 이-퓨즈의 데이터를 인식하기 위해서는 (1)트랜지스터(T)의 사이즈를 크게 하여 별도의 센싱동작 없이 바로 데이터를 인식하도록 하거나, (2)트랜지스터(T)의 사이즈를 줄이는 대신에 증폭기를 이용하여 트랜지스터(T)에 흐르는 전류를 센싱하여 이-퓨즈의 데이터를 인식할 수 있다. 위의 2가지 방법은 이-퓨즈를 구성하는 트랜지스터(T)의 사이즈를 크게 설계하거나, 이-퓨즈마다 데이터의 증폭을 위한 증폭기를 구비하여야 하기에 면적 상의 제한을 가지게 된다.
미국 등록특허 7269047에 개시된 바와 같이, 이-퓨즈를 어레이로 구성하는 방식으로 이-퓨즈가 차지하는 면적을 줄이기 위한 방안이 연구되고 있다.
도 2는 종래의 이-퓨즈로 구성되는 셀어레이(200)의 구성도이다.
도 2를 참조하면, 셀어레이(200)는 N개의 로우(row)와 M개의 컬럼(column)으로 배열되는 메모리 셀들(201~216)을 포함한다. 메모리 셀들(201~216) 각각은 메모리 소자(M1~M16)와 스위치 소자(S1~S16)를 포함한다. 메모리 소자(M1~M16)는 럽쳐(rupture) 여부에 따라 저항 또는 캐패시터의 성질을 갖는 이-퓨즈이다. 즉, 이-퓨즈(M1~M16)는 저항의 크기에 따라 데이터를 저장하는 저항성 메모리 소자라고 여기질 수 있다. 스위치 소자(S1~S16)는 로우 라인(WLR1~WLRN)의 제어에 따라 메모리 소자(M1~M16)와 컬럼 라인(BL1~BLM)을 전기적으로 연결한다.
이하, 2번째 로우가 선택된 로우이고, M번째 컬럼이 선택된 컬럼, 즉 메모리 셀(208)이 선택된 메모리 셀이라고 가정하고, 프로그램 및 리드 동작시에 선택된 메모리 셀(208)과 선택되지 않은 메모리 셀(201~207, 209~216)에 인가되는 전압에 대해 알아보기로 한다.
프로그램 동작
선택된 로우의 로우 라인(WLR2)이 활성화되고 나머지 로우 라인들(WLR1, WLR3~WLRN)은 비활성화된다. 따라서, 스위치 소자들(S5~S8)이 턴온되고, 스위치 소자들(S1~S4, S9~S16)이 턴오프된다. 선택된 로우의 프로그램/리드 라인(WLP2)에는 이-퓨즈의 게이트 옥사이드를 파괴시킬 정도의 높은 전압(일반적으로, 전원전압을 펌핑해 생성한 높은 전압)이 인가되고, 나머지 프로그램 리드/라인들(WLP1, WLP3~WLPN)에는 낮은 레벨의 전압(예, 접지전압)이 인가된다. 선택된 컬럼 라인(BLM)은 데이터 억세스 회로에 연결되고, 선택되지 않은 컬럼 라인들(BL1~BLM-1)은 플로팅(floating)된다. 데이터 억세스 회로는 입력된 데이터가 프로그램 데이터(예, '1')이면 선택된 컬럼 라인(BLM)을 '로우'레벨로 구동하여 선택된 메모리 셀(208)의 메모리 소자(M8)가 프로그램(럽쳐)되도록 하고, 입력된 데이터가 프로그램 데이터가 아니면(예, '0') 선택된 컬럼 라인(BLM)을 '하이'레벨로 구동하여 선택된 메모리 셀(208)의 메모리 소자(M8)가 프로그램되지 않도록 한다. 선택되지 않은 컬럼 라인들(BL1~BLM-1)은 플로팅되므로, 메모리 소자들(M5~M7)은 게이트에 높은 전압이 인가되더라도 프로그램되지 않는다.
리드 동작
선택된 로우의 로우 라인(WLR2)이 활성화되고 나머지 로우 라인들(WLR1, WLR3~WLRN)은 비활성화된다. 따라서, 스위치 소자들(S5~S8)이 턴온되고, 스위치 소자들(S1~S4, S9~S16)이 턴오프된다. 선택된 로우의 프로그램/리드 라인(WLP2)에는 리드 동작에 적절한 전압(일반적으로, 전원 전압)이 인가되고, 나머지 프로그램/리드 라인(WLP1, WLP3~WLPN)에는 낮은 레벨의 전압(예, 접지전압)이 인가된다. 선택된 컬럼 라인(BLM)은 데이터 억세스 회로에 연결되고, 선택되지 않은 컬럼 라인들(BL1~BLM-1)은 플로팅된다. 데이터 억세스 회로는 선택된 컬럼 라인(BLM)에 전류가 흐르면 메모리 소자(M8)가 프로그램되었다고 인식하고(메모리 셀(208)의 데이터를 '1'로 인식), 선택된 컬럼 라인(BLM)에 전류가 흐르지 않으면 메모리 소자(M8)가 프로그램되지 않았다고 인식한다(데이터 셀(208)의 데이터를 '0'으로 인식).
여기서는, 컬럼 라인들(BL1~BLN) 중 하나의 컬럼 라인(BLN)이 선택되는 것으로 예시하였지만, 한번에 여러 개의 컬럼 라인이 선택될 수도 있다. 즉, 하나의 로우에 속한 여러개의 메모리 셀들이 동시에 프로그램/리드 될 수도 있다.
도 3은 도 2의 셀 어레이(200)를 포함하는 종래의 원-타임 프로그램 셀 어레이 회로의 구성도이다.
도 3을 참조하면, 원-타임 프로그램 셀 어레이 회로는, 셀어레이(도 2의 200), 로우 회로(310), 컬럼 디코더(320), 데이터 억세스 회로(330)를 포함한다.
로우 회로(310)는 로우 라인들(WLR0~WLRN) 및 프로그램/리드 라인들을 제어해, 앞서 설명한 것과 같은 프로그램 및 리드 동작이 수행될 수 있도록 한다. 로우 회로(310)에 입력되는 어드레스(ROW_ADD)는 다수의 로우들 중 선택되는 로우를 지정하며, 프로그램/리드 신호(PGM/RD)는 프로그램 동작 또는 리드 동작을 지시한다.
컬럼 디코더(320)는 컬럼 라인들(BL1~BLM) 중 어드레스(COL_ADD)에 의해 선택된 컬럼 라인을 데이터 억세스 회로(330)와 전기적으로 연결시킨다. 여기서는 컬럼 라인들(BL1~BLM) 중 8개의 컬럼 라인이 선택되는 것을 예시하였다.
데이터 억세스 회로(330)는 컬럼 디코더(320)에 의해 선택된 컬럼 라인들의 데이터 억세스를 담당한다. 프로그램 동작시에는 입력 데이터(DATA<0>~DATA<7>)에 따라 선택된 컬럼 라인들이 프로그램/비프로그램되도록 제어하고, 리드 동작시에는 선택된 컬럼 라인들에 전류가 흐르는지/흐르지 않는지를 감지해 이를 출력 데이터(DATA<0>~DATA<7>)로 출력한다.
이-퓨즈로 구성되는 원-타임 프로그램 셀 어레이 회로는, 트랜지스터의 게이트 옥사이드를 파괴하거나/파괴하지 않는 것에 의해 데이터를 저장하는데, 트랜지스터의 특성에 따라 게이트 옥사이드는 쉽게 파괴되기도 하며 파괴되지 않기도 한다. 즉, 트랜지스터의 특성에 따라 저항성 메모리 장치에 오류가 발생할 가능성이 크다. 따라서, 원-타임 프로그램 셀 어레이 회로의 신뢰성을 높이기 위한 기술이 요구된다.
본 발명의 실시예는 신뢰성을 높인 원-타임 프로그램 셀 어레이 회로를 제공한다.
상기한 목적을 달성하기 위한 본 발명의 일실시예에 따른 원-타임 프로그램 셀 어레이 회로는, 입력된 프로그램 데이터를 프로그램하고 저장된 프로그램 데이터를 리드 데이터로서 출력하기 위한, 다수의 원-타임 프로그램 메모리 셀을 포함하는 셀어레이; 프로그램 동작시에 상기 프로그램 데이터를 이용해 상기 셀어레이에 추가로 프로그램될 에러 정정 코드를 생성하는 코드 발생부; 및 리드 동작시에 상기 셀어레이로부터 출력된 리드 데이터와 에러 정정 코드를 이용해 상기 리드 데이터의 오류를 감지하되, 제1활성화 신호에 응답해 활성화/비활성화되는 에러 감지부를 포함할 수 있다. 여기서, 상기 제1활성화 신호의 활성화/비활성화는 상기 리드 데이터의 종류에 따라 결정될 수 있다. 또한, 상기 제1활성화 신호는 상기 리드 데이터에 대응하는 프로그램 데이터가 최초의 프로그램 시점으로부터 동일한 값을 유지하면 활성화되고, 그렇지 않으면 비활성화될 수 있다.
또한, 본 발명의 다른 실시예에 따른 원-타임 프로그램 셀 어레이 회로는, 다수의 로우 및 컬럼으로 배열되는 원-타임 프로그램 셀들을 포함하는 셀어레이; 상기 셀어레이에서 로우를 선택하는 로우 디코더 회로; 상기 셀어레이 내에서 다수의 컬럼을 선택하는 컬럼 디코더 회로; 프로그램 데이터를 이용해 에러 정정 코드를 생성하는 코드 발생부; 프로그램 동작시에 상기 프로그램 데이터와 상기 에러 정정 코드를 상기 컬럼 디코더 회로에 의해 선택된 컬럼으로 프로그램하고, 리드 동작시에 상기 컬럼 디코더 회로에 의해 선택된 컬럼으로부터 리드 데이터와 이에 대응하는 에러 정정 코드를 독출하는 데이터 억세스 회로; 및 리드 동작시에 상기 데이터 억세스 회로를 통해 독출된 리드 데이터와 에러 정정 코드를 이용해 상기 리드 데이터의 오류를 감지하되, 제1활성화 신호에 응답해 활성화/비활성화되는 에러 감지부를 포함할 수 있다.
또한, 본 발명의 일실시예에 따른 메모리 장치는, 다수의 메모리 뱅크; 상기 다수의 메모리 뱅크의 리페어 동작을 수행하기 위한 다수의 리페어 회로; 설정 동작을 수행하는 다수의 테스트 모드 회로; 및 상기 다수의 리페어 회로에서 사용할 리페어 정보와 상기 다수의 테스트 모드 회로에서 사용할 설정 정보를 저장하되, 상기 리페어 정보의 입/출력시에는 에러 정정 기능이 활성화되고 상기 설정 정보의 입/출력시에는 에러 정정 기능이 비활성화되는 원-타임 프로그램 셀 어레이 회로를 포함할 수 있다.
본 발명의 실시예에 따르면, 원-타임 프로그램 셀 어레이 회로에 에러 정정 스킴이 적용되어 원-타임 프로그램 셀 어레이 회로의 신뢰성을 확보하면서도, 데이터의 종류에 따라 에러 정정 스킴의 활성화/비활성화를 제어해 에러 정정 스킴에 따른 부작용도 해소할 수 있다.
도 1은 트랜지스터로 구성되는 이-퓨즈와 이-퓨즈가 저항 또는 캐패시터로 동작하는 것을 도시한 도면.
도 2는 종래의 이-퓨즈로 구성되는 셀어레이(200)의 구성도.
도 3은 도 2의 셀 어레이(200)를 포함하는 종래의 원-타임 프로그램 셀 어레이 회로의 구성도.
도 4는 에러 정정 스킴이 적용된 원-타임 프로그램 셀 어레이 회로의 일실시예 구성도.
도 5는 에러 정정 스킴의 문제점을 보완한 본 발명에 따른 원-타임 프로그램 셀 어레이 회로의 일실시예 구성도.
도 6은 도 5의 원-타임 프로그램 셀 어레이 회로가 적용된 메모리 장치의 일실시예 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 4는 에러 정정 스킴이 적용된 원-타임 프로그램 셀 어레이 회로의 일실시예 구성도이다.
도 4를 참조하면, 원-타임 프로그램 셀 어레이 회로는, 셀어레이(400), 로우 디코더 회로(410), 컬럼 디코더 회로(420), 데이터 억세스 회로(430), 코드 발생부(440), 에러 감지부(450), 및 보정 유닛들(461~464)을 포함한다.
셀어레이(400)는 데이터와 에러 정정 코드(ECC: Error Correction Code)를 저장한다. 셀어레이(400)는 도 2에 도시된 셀어레이(200)와 같이 구성될 수 있다.
코드 발생부(440)는 원-타임 프로그램 셀 어레이 회로로 입력된 데이터(DATA<0>~DATA<3>)를 이용해 에러 정정 코드(ECC<0>~ECC<2>)를 발생시킨다. 여기서는 4비트의 데이터(DATA<0>~DATA<3>)당 3비트의 에러 정정 코드(ECC<0>~ECC<3>)가 생성되는 것으로 예시하였지만, ECC 스킴에 따라 에러 정정 코드의 비트수는 변경될 수 있다.
에러 감지부(450)는 셀어레이로부터 독출된 리드 데이터(D<0>~D<3>)와 리드된 에러 정정 코드(S<0>~S<2>)를 입력받아 리드된 데이터(D<0>~D<3>)에 오류가 있는지의 여부를 검증하고, 리드된 데이터(D<0>~D<3>)에 오류가 있으면 이를 보정 유닛들(461~464)에 알려, 오류가 있는 리드 데이터가 보정될 수 있도록 한다.
보정 유닛들(461~464)은 프로그램 동작시에는 입력 데이터(DATA<0>~DATA<3>)를 그대로 데이터 억세스 회로(430)로 전달하며(DATA<0>~DATA<3> = D<0>~D<3>), 리드 동작시에는 에러 감지부(450)의 지시에 따라 데이터 억세스 회로(430)로부터 출력된 데이터(D<0>~D<3>)를 그대로 전달하거나 반전한다.
로우 디코더 회로(410)는 어드레스(ROW_ADD)에 의해 선택된 로우가 프로그램 또는 리드 동작을 수행할 수 있도록 로우 계열 라인들(WLR, WLP)을 제어한다.
컬럼 디코더 회로(420)는 어드레스(COL_ADD)에 의해 선택된 컬럼 라인들(BL)을 데이터 억세스 회로(430)와 전기적으로 연결시킨다. 컬럼 디코더 회로(420)는 셀어레이(400)의 컬럼 라인들 중 7개의 라인을 데이터 억세스 회로(430)와 전기적으로 연결시킨다. 이는, 본 실시예에서 4비트의 데이터(D<0>~D<3>)와 이에 대응하는 3비트의 에러 정정 코드(ECC<0>~ECC<2>)가 동시에 프로그램/리드되는 것을 예시하였기 때문이며, 컬럼 디코더 회로(420)가 선택하는 컬럼 라인의 개수는 변경 가능하다.
데이터 억세스 회로(430)는 컬럼 디코더 회로(420)에 의해 선택된 컬럼 라인들의 데이터 억세스를 담당한다. 컬럼 디코더 회로(420)에 의해 선택된 컬럼 라인 7개 중 3개의 라인에는 에러 정정 코드(ECC<0>~ECC<2>)의 프로그램 또는 리드 동작을 수행하고, 나머지 4개의 라인에는 데이터(D<0>~D<3>)의 프로그램 또는 리드 동작을 수행한다.
도 4의 실시예에 따르면, 셀어레이(400)에 저장된 데이터에 오류가 발생하더라도 에러 정정 스킴에 의해 보정하는 것이 가능해지며, 그 결과 원-타임 프로그램 셀 어레이 회로의 신뢰성을 높이는 것이 가능하다.
그러나, 에러 정정 스킴의 사용은 셀어레이(400)에 저장된 데이터의 변경을 허용하지 않는다는 문제점을 가진다. 원-타임 프로그램 메모리 셀은 데이터의 논리값을 '0'에서 '1'로 변경하는 것은 가능하지만 데이터의 논리값을 '1'에서 '0'으로 변경하는 것은 불가능한 메모리 셀이다. 만약에, 원-타임 프로그램 셀 어레이 회로의 특정 주소에 '0110'의 데이터를 프로그램해 두었는데, 이 데이터를 '0111'로 다시 프로그램한다고 가정하자(데이터를 '0'에서 '1'로 변경하는 것이므로 이와 같은 재프로그램은 가능함). 에러 정정 스킴을 사용하지 않는 경우에는 특별한 오류가 없는 한 다시 프로그램된 '0111'의 데이터가 리드 될 수 있지만, 에러 정정 스킴을 사용하는 경우에는 다시 프로그램된 '0111'의 데이터가 리드될 수 없다. 코드 발생부(440)가 최초에 프로그램된 '0110'의 데이터에 대해 에러 정정 코드(ECC)를 생성했을 것이고, 이러한 에러 정정 코드(ECC)에 의해 다시 프로그램된 '0111'의 데이터는 오류로 인식되고 정정될 것이기 때문이다.
즉, 원-타임 프로그램 셀 어레이 회로의 경우, 에러 정정 스킴의 사용은 프로그램된 데이터의 일부가 변경되는 것을 허용하지 않는다는 문제점을 갖는다.
도 5는 에러 정정 스킴의 문제점을 보완한 본 발명에 따른 원-타임 프로그램 셀 어레이 회로의 일실시예 구성도이다.
도 5의 원-타임 셀 어레이 회로는, 셀어레이(400), 로우 디코더 회로(410), 컬럼 디코더 회로(420), 데이터 억세스 회로(430), 코드 발생부(540), 에러 감지부(550), 보정 유닛들(461~464), 및 제어부(570)를 포함한다.
에러 감지부(550)는 제1활성화 신호(EN1)에 응답하여 활성화/비활성화된다. 활성화시에 에러 감지부(550)는 도 4의 에러 감지부(450)와 동일하게 동작한다. 비활성화시에는 에러 감지부(550)의 동작이 비활성화되고, 그 결과 보정 유닛들(461~464)의 에러 보정 동작은 수행되지 않는다. 즉, 비활성화시에 에러 감지부(550)는 셀어레이(400)로부터 리드된 데이터(D<0>~D<3>)와 에러 정정 코드(ECC<0>~ECC<2>)의 값에 상관없이, 오류가 없다는 정보만을 보정 유닛들(461~464)로 전송한다.
코드 발생부(540)는 제2활성화 신호(EN2)에 응답하여 활성화/비활성화된다. 활성화시에 코드 발생부(540)는 도 4의 코드 발생부(440)와 동일하게 동작한다. 비활성화시에 코드 발생부로(540)부터 에러 정정 코드(ECC<0>~ECC<2>)가 생성되지 않는다. 즉, 비활성화시에 코드 발생부(540)로부터 에러 정정 코드(ECC<0:2>)는 (0,0,0)으로 생성되며, 그 결과 셀어레이(400)에서는 그 어떤 에러 정정 코드도 프로그램되지 않는다.
제어부(570)는 제1활성화 신호(EN1)와 제2활성화 신호(EN2)의 활성화/비활성화를 제어한다. 제1활성화 신호(EN1)와 제2활성화 신호(EN2)의 활성화 비활성화는 다음의 2가지의 방법 중 하나의 방법에 의해 제어될 수 있다. 제어부(570)의 입력(INPUT)은 하기의 조건에 의해 제1활성화 신호(EN1)와 제2활성화 신호(EN2)를 활성화/비활성화하기 위해 외부로부터 입력되는 정보, 즉 데이터의 종류를 나타내는 정보 또는 데이터의 재프로그래밍 여부를 나타내는 정보, 를 나타낸다.
(1) 데이터의 종류에 따라 제1활성화 신호( EN1 )와 제2활성화 신호( EN2 )의 활성화/비활성화 제어
원-타임 프로그램 셀 어레이 회로에는 여러 종류의 데이터가 저장될 수 있다. 그 중 일부의 데이터는 최초의 프로그램시부터 변경될 가능성이 없는 종류의 데이터이며, 일부의 데이터는 최초의 프로그램시부터 변경될 가능성이 있는 종류의 데이터일 수 있다. 제어부(570)는 원-타임 프로그램 셀 어레이 회로에 저장되는 데이터가 영구적으로 변경될 필요가 없는 데이터인 경우에는 제1활성화 신호(EN1)와 제2활성화 신호(EN2)가 활성화되어 원-타임 프로그램 셀 어레이 회로의 에러 정정 스킴이 사용되도록 한다. 그리고, 원-타임 프로그램 셀 어레이 회로에 저장되는 데이터가 최초의 프로그램시부터 변경될 가능성이 있는 데이터인 경우에는 제1활성화 신호(EN1)와 제2활성화 신호(EN2)를 비활성화하여 원-타임 프로그램 셀 어레이 회로의 에러 정정 스킴이 사용되지 않도록 한다.
원-타임 프로그램 셀 어레이 회로가 DRAM, FLASH 등의 메모리 장치에서 사용되는 경우에, 원-타임 프로그램 셀 어레이 회로에는 리페어(repair) 정보와 튜닝(tuning) 정보가 주로 저장된다. 리페어 정보는 메모리 장치의 테스트가 완료된 이후에 생성되는 정보로 그 변경의 가능성이 거의 없는 종류의 데이터이므로, 원-타임 프로그램 셀 어레이 회로에 리페어 정보가 프로그램/리드되는 경우에는 제1활성화 신호(EN1)와 제2활성화 신호(EN2)가 활성화되어 원-타임 프로그램 셀 어레이 회로의 에러 정정 스킴이 사용된다. 튜닝 정보는 메모리 장치 내 외부의 여러 요인에 의해 데이터의 변경이 될 가능성이 있는 종류의 데이터이므로, 원-타임 프로그램 셀 어레이 회로에 튜닝 정보가 프로그램/리드되는 경우에는 제1활성화 신호(EN1)와 제2활성화 신호(EN2)가 비활성화되어 원-타임 프로그램 셀 어레이 회로의 에러 정정 스킴이 사용되지 않는다. 에러 정정 스킴이 사용되지 않으면 원-타임 프로그램 셀 어레이 회로의 신뢰성은 저하될 수도 있지만, 원-타임 프로그램 셀 어레이 회로에 저장된 데이터를 변경하는 것은 가능하다는 장점이 있다.
(2) 데이터의 재프로그래밍 여부에 따라 제1활성화 신호( EN1 )와 제2활성화 신호( EN2 )의 활성화/비활성화 제어
원-타임 프로그램 셀 어레이 회로에 최초로 데이터가 프로그램되는 경우에, 제1활성화 신호(EN1)와 제2활성화 신호(EN2)가 활성화되어 에러 정정 스킴이 사용된다. 그러나, 원-타임 프로그램 셀 어레이 회로에 프로그램된 데이터가 다시 프로그램되는 경우에(즉, 데이터가 변경되는 경우에), 변경된 데이터의 프로그램/리드 동작시에는 제1활성화 신호(EN1)와 제2활성화 신호(EN2)가 비활성화되어 에러 정정 스킴이 사용되지 않아 데이터의 변경을 허용한다.
상술한 도 5의 실시예에 따르면, 원-타임 프로그램 셀 어레이 회로에서 사용되는 에러 정정 스킴이 조건에 따라 활성화/비활성화된다. 따라서, 원-타임 프로그램 셀 어레이 회로의 신뢰성을 높이면서도 원-타임 프로그램 셀 어레이 회로에 저장되는 데이터의 변경을 가능하게 한다.
에러 정정 스킴이 사용되는 경우에, 데이터의 변경이 불가능한 것은 에러 감지부가 변경된 데이터를 오류로 인식하기 때문이다. 따라서, 코드 발생부(540)는 항상 활성화되고, 에러 감지부(550)만 활성화 신호에 의해 활성화/비활성화 되도록 설계하더라도 본 발명의 목적은 달성될 수 있다. 또한, 도 5에서는 제1활성화 신호(EN1)와 제2활성화 신호(EN2)를 서로 다른 신호로 도시하였지만, 제1활성화 신호(EN1)와 제2활성화 신호(EN2)는 동일한 신호일 수도 있다.
도 6은 도 5의 원-타임 프로그램 셀 어레이 회로가 적용된 메모리 장치의 일실시예 구성도이다.
도 6을 참조하면, 메모리 장치는 다수의 메모리 뱅크(BK0~BK7), 다수의 리페어 회로(610_0~610_7), 다수의 테스트 모드 회로(620_0~620_2), 원-타임 프로그램 셀 어레이 회로(630 = 도 5)를 포함한다.
다수의 메모리 뱅크(BK0~BK7) 각각은 다수의 메모리 셀을 포함한다. 여기서 메모리 셀들은 DRAM 셀일 수 있다. 리페어 회로들(610_0~610_7)은 메모리 뱅크들(BK0~BK7) 각각에 구비되며, 자신에 대응하는 메모리 뱅크(BK0~BK7)에 대한 리페어 동작을 수행한다. 리페어 동작이란 메모리 뱅크(BK0~BK7) 내부에서 결함이 있는 셀들을 리던던시(redundancy) 셀들로 대체하는 동작이다. 리페어 회로들(610_0~610_7)의 리페어 동작을 위해서는 메모리 뱅크(BK0~BK7) 내부에서 어떤 메모리 셀들이 결함 있는 메모리 셀들인지를 알아야 하는데, 결함 있는 메모리 셀들에 대한 정보는 원-타임 프로그램 셀 어레이 회로(630)로부터 전달받는다.
다수의 테스트 모드 회로(620_0~620_2)는 메모리 장치의 동작에 필요한 각종 튜닝(설정)을 하는 회로이다. 예를 들어, 테스트 모드 회로(620_0)는 메모리 장치의 레이턴시(latency) 등의 파라매터를 튜닝하는 회로, 테스트 모드 회로들(620_1, 620_2)은 메모리 장치 내부에서 사용되는 각종 내부전압의 레벨을 튜닝하는 회로일 수 있다.
원-타임 프로그램 셀 어레이 회로(630)는 리페어 정보와 튜닝 정보를 저장한다. 원-타임 프로그램 셀 어레이 회로(630)에 저장된 정보는 메모리 장치의 초기화 동작시에 리페어 회로들(610_0~610_7)과 테스트 모드 회로들(620_0~620_2)로 전달된다. 원-타임 프로그램 셀 어레이 회로(630)에 저장된 리페어 정보는 리페어 회로들(610_0~610_7)로 전달되며, 원-타임 프로그램 셀 어레이 회로(630)에 저장된 튜닝 정보는 테스트 모드 회로들(620_0~620_2)로 전달된다. 원-타임 프로그램 셀 어레이 회로(630)가 리페어 정보를 프로그램/리드하는 동작을 수행하는 도중에는 원-타임 프로그램 셀 어레이 회로(630)의 에러 정정 스킴이 사용되고, 원-타임 프로그램 셀 어레이 회로(630)가 튜닝 정보를 프로그램/리드하는 동작을 수행하는 도중에는 원-타임 프로그램 셀 어레이 회로(630)의 에러 정정 스킴이 사용되지 않는다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
400: 셀 어레이 410: 로우 디코더 회로
420: 컬럼 디코더 회로 430: 데이터 억세스 회로
540: 코드 발생부 550: 에러 감지부
461~464: 보정 유닛들 570: 제어부

Claims (11)

  1. 입력된 프로그램 데이터를 프로그램하고 저장된 프로그램 데이터를 리드 데이터로서 출력하기 위한, 다수의 원-타임 프로그램 메모리 셀을 포함하는 셀어레이;
    프로그램 동작시에 상기 프로그램 데이터를 이용해 상기 셀어레이에 추가로 프로그램될 에러 정정 코드를 생성하는 코드 발생부; 및
    리드 동작시에 상기 셀어레이로부터 출력된 리드 데이터와 에러 정정 코드를 이용해 상기 리드 데이터의 오류를 감지하되, 제1활성화 신호에 응답해 활성화/비활성화되는 에러 감지부를 포함하고,
    상기 제1활성화 신호는 상기 리드 데이터에 대응하는 프로그램 데이터가 최초의 프로그램 시점으로부터 동일한 값을 유지하면 활성화되고, 그렇지 않으면 비활성화되는
    원-타임 프로그램 셀 어레이 회로.
  2. 삭제
  3. 삭제
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 코드 발생부는
    제2활성화 신호에 응답해 활성화/비활성화되는
    원-타임 프로그램 셀 어레이 회로.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4항에 있어서,
    상기 제1활성화 신호와 상기 제2활성화 신호는 동일한 신호인
    원-타임 프로그램 셀 어레이 회로.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 다수의 원-타임 프로그램 메모리 셀 각각은
    이-퓨즈를 포함하는
    원-타임 프로그램 셀 어레이 회로.
  7. 다수의 로우 및 컬럼으로 배열되는 원-타임 프로그램 셀들을 포함하는 셀어레이;
    상기 셀어레이에서 로우를 선택하는 로우 디코더 회로;
    상기 셀어레이 내에서 다수의 컬럼을 선택하는 컬럼 디코더 회로;
    프로그램 데이터를 이용해 에러 정정 코드를 생성하는 코드 발생부;
    프로그램 동작시에 상기 프로그램 데이터와 상기 에러 정정 코드를 상기 컬럼 디코더 회로에 의해 선택된 컬럼으로 프로그램하고, 리드 동작시에 상기 컬럼 디코더 회로에 의해 선택된 컬럼으로부터 리드 데이터와 이에 대응하는 에러 정정 코드를 독출하는 데이터 억세스 회로; 및
    리드 동작시에 상기 데이터 억세스 회로를 통해 독출된 리드 데이터와 에러 정정 코드를 이용해 상기 리드 데이터의 오류를 감지하되, 제1활성화 신호에 응답해 활성화/비활성화되는 에러 감지부를 포함하고,
    상기 제1활성화 신호는 상기 리드 데이터에 대응하는 프로그램 데이터가 최초의 프로그램 시점으로부터 동일한 값을 유지하면 활성화되고, 그렇지 않으면 비활성화되는
    원-타임 프로그램 셀 어레이 회로.
  8. 삭제
  9. 삭제
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7항에 있어서,
    상기 에러 감지부의 감지결과에 따라 상기 독출된 리드 데이터의 오류를 보정하는 다수의 보정 유닛
    을 더 포함하는 원-타임 프로그램 셀 어레이 회로.
  11. 다수의 메모리 뱅크;
    상기 다수의 메모리 뱅크의 리페어 동작을 수행하기 위한 다수의 리페어 회로;
    설정 동작을 수행하는 다수의 테스트 모드 회로; 및
    상기 다수의 리페어 회로에서 사용할 리페어 정보와 상기 다수의 테스트 모드 회로에서 사용할 설정 정보를 저장하되, 상기 리페어 정보의 입/출력시에는 에러 정정 기능이 활성화되고 상기 설정 정보의 입/출력시에는 에러 정정 기능이 비활성화되는 원-타임 프로그램 셀 어레이 회로
    를 포함하는 메모리 장치.
KR1020130023869A 2012-09-14 2013-03-06 원-타임 프로그램 셀 어레이 회로 및 이를 포함하는 메모리 장치 KR102031088B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/619,115 2012-09-14
US13/619,115 US8918683B2 (en) 2012-09-14 2012-09-14 One-time program cell array circuit and memory device including the same

Publications (2)

Publication Number Publication Date
KR20140035790A KR20140035790A (ko) 2014-03-24
KR102031088B1 true KR102031088B1 (ko) 2019-10-15

Family

ID=50275774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130023869A KR102031088B1 (ko) 2012-09-14 2013-03-06 원-타임 프로그램 셀 어레이 회로 및 이를 포함하는 메모리 장치

Country Status (2)

Country Link
US (1) US8918683B2 (ko)
KR (1) KR102031088B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102466239B1 (ko) 2016-04-05 2022-11-14 에스케이하이닉스 주식회사 메모리 컨트롤러를 포함하는 메모리 시스템 및 그의 동작 방법
US11132470B2 (en) * 2019-11-07 2021-09-28 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems
US11182308B2 (en) 2019-11-07 2021-11-23 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems
US11494522B2 (en) * 2019-11-07 2022-11-08 Micron Technology, Inc. Semiconductor device with self-lock security and associated methods and systems
US11030124B2 (en) 2019-11-07 2021-06-08 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100083050A1 (en) * 2007-04-04 2010-04-01 Sharp Kabushiki Kaisha Error detection control system

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6823485B1 (en) * 1998-11-05 2004-11-23 Hitachi, Ltd. Semiconductor storage device and test system
US7152187B2 (en) * 2003-11-26 2006-12-19 Texas Instruments Incorporated Low-power SRAM E-fuse repair methodology
JP3935149B2 (ja) * 2004-01-16 2007-06-20 株式会社東芝 半導体集積回路
JP2007102977A (ja) * 2005-10-07 2007-04-19 Toshiba Corp 半導体記憶装置
KR100722771B1 (ko) * 2005-12-03 2007-05-30 삼성전자주식회사 반도체 메모리 장치의 리페어 회로 및 방법
US7269047B1 (en) 2006-03-06 2007-09-11 Kilopass Technology, Inc. Memory transistor gate oxide stress release and improved reliability
KR100935889B1 (ko) * 2007-05-29 2010-01-07 삼성전자주식회사 플래시 메모리 장치에서의 ｅ - ｆｕｓｅ 데이터 저장 방법
KR100974181B1 (ko) * 2008-04-18 2010-08-05 창원대학교 산학협력단 Ｏｔｐ 메모리 장치
US20090282308A1 (en) * 2008-05-09 2009-11-12 Jan Gutsche Memory Cell Arrangement and Method for Reading State Information From a Memory Cell Bypassing an Error Detection Circuit
KR101046726B1 (ko) * 2009-05-19 2011-07-05 주식회사 하이닉스반도체 반도체 장치의 퓨즈회로 및 퓨즈상태 모니터링 방법
KR101644169B1 (ko) * 2010-04-29 2016-08-01 삼성전자주식회사 비휘발성 메모리 장치 및 이를 포함하는 비휘발성 메모리 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100083050A1 (en) * 2007-04-04 2010-04-01 Sharp Kabushiki Kaisha Error detection control system

Also Published As

Publication number Publication date
US8918683B2 (en) 2014-12-23
KR20140035790A (ko) 2014-03-24
US20140082438A1 (en) 2014-03-20

Similar Documents

Publication Publication Date Title
US6407953B1 (en) Memory array organization and related test method particularly well suited for integrated circuits having write-once memory arrays
US10839932B2 (en) Semiconductor device and operating method thereof
KR102031088B1 (ko) 원-타임 프로그램 셀 어레이 회로 및 이를 포함하는 메모리 장치
US20190287641A1 (en) Semiconductor apparatus related to the repairing of a redundancy region
KR102047947B1 (ko) 집적회로 칩, 메모리 장치 및 이-퓨즈 어레이 회로
KR20140029090A (ko) 이-퓨즈 어레이 회로 및 이의 프로그램 방법
KR102047958B1 (ko) 저항성 메모리 장치 및 이의 프로그램 방법
US9362004B2 (en) Semiconductor device, semiconductor memory device and memory system
US9991003B2 (en) Methods for reading and operating memory device including efuse
JP4901930B2 (ja) 不揮発性半導体記憶装置とその製造方法
US20150206565A1 (en) Semiconductor memory device and method of controlling semiconductor memory device
KR102042492B1 (ko) 저항성 메모리 장치
KR102127997B1 (ko) 반도체 장치 및 그의 구동방법
KR20130118068A (ko) 이-퓨즈 어레이 회로
KR102132247B1 (ko) 원-타임 프로그램 메모리
KR102150469B1 (ko) 저항성 메모리 장치
US20140177364A1 (en) One-time programmable memory and test method thereof
KR20170073079A (ko) 비휘발성 메모리 회로 및 이를 포함하는 메모리 장치
KR100301931B1 (ko) 리던던트 선택 회로를 갖는 반도체 메모리 장치
US20230410870A1 (en) Magnetoresistive random access memory (mram) with end of life margin sensor
US11894085B2 (en) Memory section selection for a memory built-in self-test
US12040037B2 (en) Interrupting a memory built-in self-test
US20240069764A1 (en) Single-bit error indication for a memory built-in self-test
JP2009043384A (ja) 不揮発性磁気メモリ装置及びその駆動方法
US20160026471A1 (en) Semiconductor device and method of operating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right