CN109254722B - 控制器及其操作方法 - Google Patents

控制器及其操作方法 Download PDF

Info

Publication number
CN109254722B
CN109254722B CN201810320792.9A CN201810320792A CN109254722B CN 109254722 B CN109254722 B CN 109254722B CN 201810320792 A CN201810320792 A CN 201810320792A CN 109254722 B CN109254722 B CN 109254722B
Authority
CN
China
Prior art keywords
read
die
memory
physical address
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810320792.9A
Other languages
English (en)
Other versions
CN109254722A (zh
Inventor
朴炳奎
金贤俊
刘炳晟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN109254722A publication Critical patent/CN109254722A/zh
Application granted granted Critical
Publication of CN109254722B publication Critical patent/CN109254722B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开一种控制器，其包括：处理器，适于控制存储器装置以读取存储在存储器中的映射数据并读出对应于主机请求读取的数据的物理地址；计数器，适于获得关于存储在存储器中的映射数据的可靠性信息；确定单元，适于当映射数据的可靠性较差时激活预泵浦模式；判决单元，适于在激活的预泵浦模式下确定预泵浦操作的第一目标管芯以用于读取数据；以及泵浦单元，适于控制存储器装置在用于读出物理地址的后台操作期间，对第一目标管芯执行预泵浦操作。

Description

控制器及其操作方法
相关申请的交叉引用
本申请要求于2017年7月13日提交的申请号为10-2017-0088938的韩国专利申请的优先权，其全部公开内容通过引用并入本文。
技术领域
本发明的各个示例性实施例总体涉及一种电子装置。特别地，实施例涉及一种能够控制存储器装置的控制器及其操作方法。
背景技术
计算机环境范例已经变为可在任何时间和任何地点使用的普适计算系统。也就是说，诸如移动电话、数码相机和笔记本电脑的便携式电子装置的使用已经迅速增长。这些便携式电子装置通常使用具有一个或多个存储器装置的存储器系统来存储数据。存储器系统可用作便携式电子装置的主存储器装置或辅助存储器装置。
由于存储器系统没有移动部件，所以其提供优良的稳定性、耐用性、高的信息存取速度以及低功耗。具有这种优点的存储器系统的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡以及固态驱动器(SSD)。
发明内容
各个实施例涉及一种能够提高存储器系统的读取性能的控制器及其操作方法。
根据本发明的实施例，控制器可包括：处理器，适于控制存储器装置以读取存储在存储器中的映射数据并读出对应于主机请求读取的数据的物理地址；计数器，适于获得关于存储在存储器中的映射数据的可靠性信息；确定单元，适于当映射数据的可靠性较差时激活预泵浦模式；判决单元，适于在激活的预泵浦模式下确定预泵浦操作的第一目标管芯以用于读取数据；以及泵浦单元，适于控制存储器装置在用于读出物理地址的后台操作期间，对第一目标管芯执行预泵浦操作。
当映射数据的可靠性较好时，确定单元停用预泵浦模式，其中判决单元进一步在停用的预泵浦模式下确定泵浦操作的第二目标管芯以用于读取数据，并且泵浦单元控制存储器装置在用于读出物理地址的后台操作完成之后，对第二目标管芯执行泵浦操作。
存储器装置可执行通过映射数据读出物理地址的后台操作。
关于映射数据的可靠性信息包括映射缺失次数与映射查找次数的比率，并且当映射缺失次数与映射查找次数的比率大于阈值时，确定映射数据的可靠性较差。
关于映射数据的可靠性信息可包括映射缺失次数与映射查找次数的比率，并且当映射缺失次数与映射查找次数的比率等于或小于阈值时，确定映射数据的可靠性较好。
处理器可控制存储器装置在用于读出物理地址的后台操作完成之后，读取对应于物理地址的数据。
处理器可进一步适于控制存储器装置在读出物理地址并执行泵浦操作之后，读取对应于物理地址的数据。
判决单元可将所有空闲管芯之中的至少一个空闲管芯确定为第一目标管芯。
空闲管芯可以是以下管芯中的一个：最近被选择用于读取操作的管芯、逻辑上处于最近被选择用于读取操作的管芯之后的管芯、与最近被选择用于读取操作的管芯处于相同的通道中的管芯、逻辑上处于最近被选择用于读取操作的通道之后的通道中的管芯、与最近被选择用于读取操作的管芯处于相同的路(way)中的管芯、逻辑上处于最近被选择用于读取操作的路之后的路中的管芯以及先前很多次被选择用于读取操作的管芯。
判决单元将对应于读出的物理地址的管芯确定为第二目标管芯。
根据本发明的实施例，控制器的操作方法可包括：控制存储器装置以读取存储在存储器中的映射数据并读出对应于主机请求读取的数据的物理地址；基于存储在存储器中的映射数据的可靠性信息评估可靠性；当映射数据的可靠性较差时激活预泵浦模式；在激活的预泵浦模式下确定预泵浦操作的第一目标管芯以用于读取数据；以及控制存储器装置在用于读出物理地址的后台操作期间，对第一目标管芯执行预泵浦操作。
当映射数据的可靠性较好时，停用预泵浦模式，并且控制器的操作方法可进一步包括：在停用的预泵浦模式下确定泵浦操作的第二目标管芯以用于读取数据；以及控制存储器装置在用于读出物理地址的后台操作完成之后，对第二目标管芯执行泵浦操作。
读出物理地址的后台操作可通过映射数据来执行。
关于映射数据的可靠性信息可包括映射缺失次数与映射查找次数的比率，并且当映射缺失次数与映射查找次数的比率大于阈值时，可确定映射数据的可靠性较差。
关于映射数据的可靠性信息可包括映射缺失次数与映射查找次数的比率，并且当映射缺失次数与映射查找次数的比率等于或小于阈值时，可确定映射数据的可靠性较好。
操作方法可进一步包括：控制存储器装置在读出物理地址之后读取对应于物理地址的数据。
操作方法可进一步包括：控制存储器装置在读出物理地址并执行泵浦操作之后，读取对应于物理地址的数据。
确定第一目标管芯可包括将所有空闲管芯中的至少一个空闲管芯确定为第一目标管芯。
空闲管芯可以是以下管芯中的一个：最近被选择用于读取操作的管芯、逻辑上处于最近被选择用于读取操作的管芯之后的管芯与最近被选择用于读取操作的管芯处于相同的通道中的管芯、逻辑上处于最近被选择用于读取操作的通道之后的通道中的管芯、与最近被选择用于读取操作的管芯处于相同的路中的管芯、逻辑上处于最近被选择用于读取操作的路之后的路中的管芯以及先前很多次被选择用于读取操作的管芯。
确定第二目标管芯可包括将对应于读出的物理地址的管芯确定为第二目标管芯。
根据本发明的实施例，一种存储器系统可包括：存储器装置；以及控制器，适于控制存储器装置以基于映射数据读取请求数据，并且适于当映射数据的可靠性低于阈值时，控制存储器装置在读取映射数据的同时执行预泵浦操作以用于读取请求数据。
附图说明
图1是示出根据本发明的实施例的包括存储器系统的数据处理系统的框图。
图2是示出在图1所示的存储器系统中采用的存储器装置的示例性配置的示意图。
图3是示出图2所示的存储器装置中的存储块的存储器单元阵列的示例性配置的电路图。
图4是示出图2所示的存储器装置的示例性三维结构的示意图。
图5是示出根据本发明的实施例的控制器的结构的示意图。
图6是示出根据本发明的实施例的控制器的操作的流程图。
图7是示出基于时间流将根据现有技术的控制器的操作与根据本发明的实施例的控制器的操作进行比较的示图。
图8至图16是示意性示出根据本发明的各个实施例的数据处理系统的应用示例的示图。
具体实施方式
以下参照附图更详细地描述本发明的各个实施例。然而，注意到的是，本发明可以不同的其他实施例、形式及其变型实施，且不应被解释为限于本文所阐述的实施例。相反，提供所描述的实施例使得本公开将完整和全面并将本发明充分地传达给本发明所属领域的技术人员。在整个本公开中，相同的附图标记在本发明的各个附图和实施例中表示相同的部件。
将理解的是，虽然可在本文中使用术语“第一”、“第二”、“第三”等来描述各个元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与另一个元件区分开。因此，在不脱离本发明的精神和范围的情况下，以下所述的第一元件也可被称为第二元件或第三元件。
附图不一定按比例绘制，并且在一些情况下，为了清楚地说明实施例的特征，比例可能已经被夸大。当元件被称为连接至或联接到另一元件时，应当理解的是，前者可直接连接或联接到后者，或者经由其间的中间元件电连接或联接到后者。
将进一步理解的是，当元件被称为“连接至”或“联接到”另一元件时，它可直接在其它元件上、连接至或联接到其它元件，或者可存在一个或多个中间元件。此外，还将理解的是，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的唯一元件，或者也可存在一个或多个中间元件。
本文使用的术语仅是为了描述特定实施例的目的，并不旨在限制本发明。
如本文所使用的，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。
将进一步理解的是，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，其说明所陈述元件的存在，并不排除一个或多个其它元件的存在或添加。如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任何和全部组合。
除非另有定义，否则本文使用的包括技术术语和科学术语的所有术语具有与本发明所属领域的普通技术人员基于本公开所通常理解的含义相同的含义。将进一步理解的是，诸如在常用字典中定义的那些术语的术语应当被解释为具有与其在本公开和相关技术语境中的含义一致的含义，并且将不以理想化或过于正式的意义来解释，除非本文中明确地这样定义。
在下面的描述中，为了提供对本发明的全面理解，描述了大量具体细节。本发明可在没有一些或全部这些具体细节的情况下被实施。在其它情况下，为了避免不必要地模糊本发明，未详细地描述公知的进程结构和/或进程。
还注意的是，在一些情况下，如对于相关领域的技术人员显而易见的是，除非另有明确说明，否则结合一个实施例所描述的特征或元件可单独使用或与另一个实施例的其它特征或元件组合使用。
图1是示出根据本发明的实施例的数据处理系统100的框图。
参照图1，数据处理系统100可包括被可操作地联接至存储器系统110的主机102。
例如，主机102可以包括诸如移动电话、MP3播放器和膝上型计算机的便携式电子装置或诸如台式电脑、游戏机、TV和投影仪等的非便携式电子装置。
存储器系统110可响应于来自主机102的请求进行操作，并且特别地，可存储待由主机102访问的数据。存储器系统110可用作主机102的主存储器系统或辅助存储器系统。根据主机接口的协议，存储器系统110可利用可与主机102电联接的各种类型的存储装置中的任何一种来实施。合适的存储装置的示例包括固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、缩小尺寸的MMC(RS-MMC)和微型MMC、安全数字(SD)卡、迷你SD和微型SD、通用串行总线(USB)存储装置、通用闪存(UFS)装置、标准闪存(CF)卡、智能媒体(SM)卡、记忆棒等。
存储器系统110的存储装置可利用诸如以下的易失性存储器装置来实施：动态随机存取存储器(DRAM)和静态RAM(SRAM)，并且存储器系统110的存储装置可利用诸如以下的非易失性存储器装置来实施：只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM)和闪速存储器。
存储器系统110可包括存储待由主机102访问的数据的存储器装置150，以及可控制数据在存储器装置150中的存储的控制器130。
控制器130和存储器装置150可被集成到单个半导体装置中，单个半导体装置可被包括在如上所例示的各种类型的存储器系统中。
存储器系统110可被配置成以下的一部分：计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑盒、数码相机、数字多媒体广播(DMB)播放器、3D电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、配置数据中心的存储装置、能够在无线环境下传输和接收信息的装置、配置家庭网络的各种电子装置之一、配置计算机网络的各种电子装置之一、配置远程信息处理网络的各种电子装置之一、射频识别(RFID)装置或配置计算系统的各种组成部件之一。
存储器装置150可以是非易失性存储器装置，并且即使不供应电力，其也可保留其中存储的数据。存储器装置150可通过写入操作来存储从主机102提供的数据，并且通过读取操作将存储在其中的数据提供给主机102。存储器装置150可包括多个存储块152至156，存储块152至156中的每一个可包括多个页面。每一个页面可包括与多个字线(WL)电联接的多个存储器单元。
控制器130可控制存储器装置150的诸如读取操作、写入操作、编程操作和擦除操作的全部操作。例如，存储器系统110的控制器130可响应于来自主机102的请求来控制存储器装置150。控制器130可将从存储器装置150读取的数据提供给主机102，和/或可将从主机102提供的数据存储到存储器装置150中。
控制器130可包括主机接口(I/F)单元132、处理器134、错误校正码(ECC)单元138、电源管理单元(PMU)140、诸如NAND闪速控制器(NFC)的存储器接口(I/F)单元142以及存储器144，其全部通过内部总线可操作地联接。
主机接口单元132可处理从主机102提供的命令和数据，并可通过诸如以下的各种接口协议中的至少一种与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PCI-E)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)以及电子集成驱动器(IDE)。
ECC单元138可在读取操作期间检测并校正从存储器装置150读取的数据中的错误。当错误位的数量大于或等于可校正错误位的阈值数量时，ECC单元138不校正错误位，并且可输出指示校正错误位失败的错误校正失败信号。
ECC单元138可基于诸如以下的编码调制执行错误校正操作：低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(Bose-Chaudhri-Hocquenghem，BCH)码、turbo码、里德-所罗门(Reed-Solomon，RS)码、卷积码、递归系统码(RSC)、网格编码调制(TCM)以及分组编码调制(BCM)等。ECC单元138可包括用于错误校正操作的所有电路、模块、系统或装置。
PMU 140可提供和管理控制器130的电力。
存储器接口单元142可用作控制器130和存储器装置150之间的存储器/存储接口，以允许控制器130响应于来自主机102的请求来控制存储器装置150。当存储器装置150是闪速存储器时，特别地，当存储器装置150是NAND闪速存储器时，存储器接口单元142可在处理器134的控制下生成用于存储器装置150的控制信号，并处理待提供给存储器装置150的数据。应当注意的是，本发明不限于NAND闪速存储器/NAND闪存接口，并且可根据存储器装置150的类型来选择合适的存储器/存储接口。
存储器144可用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。控制器130可响应于来自主机102的请求控制存储器装置150。控制器130可将从存储器装置150读取的数据提供给主机102，并且将从主机102提供的数据存储到存储器装置150中。存储器144可存储控制器130和存储器装置150执行这些操作所需的数据。
存储器144可利用易失性存储器来实施。存储器144可利用静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实施。虽然图1示出了存储器144在控制器130内部，但其仅用于说明的目的，并且本公开不限于此。也就是说，存储器144可被设置在控制器130的内部或外部。在另一实施例中，存储器144可由具有在存储器144和控制器130之间传送数据的存储器接口的外部易失性存储器实施。
处理器134可控制存储器系统110的全部操作。处理器134可驱动被称为闪存转换层(FTL)的固件来控制存储器系统110的全部操作。
FTL可作为主机102和存储器装置150之间的接口来执行操作。主机102可通过FTL请求对存储器装置150的写入操作和读取操作。
FTL可管理地址映射、垃圾收集、损耗均衡等操作。特别地，FTL可存储映射数据。因此，控制器130可通过映射数据将从主机102提供的逻辑地址映射到存储器装置150的物理地址。由于地址映射操作，存储器装置150可如普通装置那样执行操作。此外，通过基于映射数据的地址映射操作，当控制器130更新特定页面的数据时，由于闪速存储器装置的特性，控制器130可将新数据编程到另一空页面并且可使特定页面的旧数据无效。进一步地，控制器130可将新数据的映射数据存储到FTL中。
处理器134可利用微处理器或中央处理单元(CPU)来实施。存储器系统110可包括一个或多个处理器134。
管理单元(未示出)可被包括在处理器134中，并且可执行存储器装置150的坏块管理。管理单元可发现存储器装置150中包含的不符合进一步使用的要求的坏存储块，并对坏存储块执行坏块管理。当存储器装置150为例如NAND闪速存储器的闪速存储器时，由于NAND逻辑功能的特性，在写入操作期间(即，在编程操作期间)，可能发生编程失败。在坏块管理期间，编程失败的存储块或坏存储块的数据可被编程到新的存储块中。此外，由编程失败造成的坏块使具有3D堆叠结构的存储器装置150的利用效率和存储器系统110的可靠性严重劣化，因此需要可靠的坏块管理。
图2是示出图1的存储器装置150的示意图。
参照图2，存储器装置150可包括多个存储块BLOCK 0至BLOCK N-1，并且块BLOCK 0至BLOCK N-1中的每一个可包括多个页面，例如2M个页面，页面的数量可根据电路设计而变化。根据每个存储器单元中可存储或表达的位数，存储器装置150可包括多个存储块，如单层单元(SLC)存储块和多层单元(MLC)存储块。SLC存储块可包括利用每一个都能够存储1位数据的存储器单元实施的多个页面。MLC存储块可包括利用每一个都能够存储例如两位或更多位数据的多位数据的存储器单元实施的多个页面。包括利用每一个都能够存储3位数据的存储器单元实施的多个页面的MLC存储块可被定义为三层单元(TLC)存储块。
多个存储块210至240中的每一个可在写入操作期间存储从主机102提供的数据，并且可在读取操作期间将存储的数据提供给主机102。
图3是示出图1和图2的存储器装置150中的存储块330的电路图。
参照图3，存储块330可对应于图1所示的多个存储块152至156中的任何一个。
参照图3，存储器装置150的存储块330可包括分别电联接到位线BL0至BLm-1的多个单元串340。每列单元串340可包括至少一个漏极选择晶体管DST和至少一个源极选择晶体管SST。多个存储器单元或多个存储器单元晶体管MC0至MCn-1可串联地电联接在选择晶体管DST和SST之间。各个存储器单元MC0至MCn-1可由每一个都可存储1位信息的单层单元(SLC)或者由每一个都可存储多位数据信息的多层单元(MLC)来配置。串340可分别电联接到对应的位线BL0至BLm-1。作为参照，在图3中，“DSL”表示漏极选择线，“SSL”表示源极选择线，“CSL”表示共源线。
虽然图3仅作为示例示出了通过NAND闪速存储器单元配置的存储块330，但注意的是，根据实施例的存储器装置150的存储块330不限于NAND闪速存储器，并且可通过NOR闪速存储器、其中组合了至少两种存储器单元的混合闪速存储器或其中控制器被内置在存储器芯片中的1-NAND闪速存储器实现。半导体装置的操作特性不仅可被应用于其中电荷存储层由导电浮栅配置的闪速存储器装置，而且可被应用于其中电荷存储层由电介质层配置的电荷撷取闪存(CTF)。
存储器装置150的电源单元310可提供待根据操作模式而被提供给各个字线的例如编程电压、读取电压和通过电压的字线电压以及待提供给例如其中形成有存储器单元的阱区的体材料(bulk)的电压。电源单元310可在控制电路(未示出)的控制下执行电压生成操作。电源单元310可生成多个可变读取电压以生成多个读取数据，在控制电路的控制下选择存储器单元阵列的存储块或扇区中的一个，选择所选择的存储块的字线中的一个，并将字线电压提供给所选择的字线和未选择的字线。
存储器装置150的读取/写入电路320可由控制电路控制，并且可根据操作模式用作读出放大器或写入驱动器。在验证/正常读取操作期间，读取/写入电路320可用作读出放大器，其用于从存储器单元阵列读取数据。在编程操作期间，读取/写入电路320可用作根据待被存储在存储器单元阵列中的数据驱动位线的写入驱动器。在编程操作期间，读取/写入电路320可从缓冲器(未示出)接收待被存储到存储器单元阵列中的数据，并根据接收的数据驱动位线。读取/写入电路320可包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器322至326，并且页面缓冲器322至326中的每一个可包括多个锁存器(未示出)。
图4是示出图1和图2的存储器装置150的三维(3D)结构的示意图。
存储器150可由二维(2D)或三维(3D)存储器装置来实施。具体地，如图4所示，存储器装置150可通过具有3D堆叠结构的非易失性存储器装置来实施。当存储器装置150具有3D结构时，存储器装置150可包括多个存储块BLK0至BLKN-1，其每一个具有3D结构(或垂直结构)。
在读取数据之前，控制器130可预先对存储器装置150执行泵浦操作。泵浦操作是预充电操作，其表示通过将预定电压施加到在存储器装置150的单元阵列中选择的单元的字线和位线来充电荷的操作。控制器130可在泵浦操作之后读取主机102请求读取的数据。泵浦操作可能会消耗数十微秒(μs)的时间。
通常，控制器130可读取存储在映射表中的映射数据，以便读出对应于主机102所请求的数据的物理地址。这种映射数据读取操作可以是后台操作。映射数据可被存储在高速缓冲存储器中，并且可被存储在存储器144中。因此，当控制器130读取映射数据时，可读出对应于数据的物理地址。
根据现有技术，只有当通过读取映射数据并将其传送到主机的操作来读取物理地址时，控制器才执行泵浦操作并读取存储在存储器装置中的对应于读取物理地址的数据。换言之，可在读出物理地址之后执行泵浦操作。然而，物理地址对于泵浦操作可能不是必需的。因此，系统可能会消耗不必要的时间来为泵浦操作读出物理地址，这可能会使控制器的读取性能劣化。
根据本发明的实施例，控制器130可在作为后台操作的物理地址读出操作期间执行泵浦操作。在下文中，在用于读出物理地址的后台操作期间执行的泵浦操作被定义为“预泵浦操作”。
在下文中，将参照图5至图7详细描述控制器130。
图5是示出根据本发明的实施例的控制器130的结构的示意图。
控制器130可包括处理器134、计数器510、确定单元530、判决单元550和泵浦单元570。
参照图5，处理器134可控制存储器装置150以通过读取存储在存储器144中的映射数据来读出对应于主机102所请求的数据的物理地址。另外，处理器134可控制存储器装置150在读出物理地址的后台操作完成之后读取对应于物理地址的数据，其中读出物理地址的后台操作是通过读取映射数据来读出物理地址的操作。
计数器510可基于关于存储在存储器144中的映射数据的可靠性信息来评估映射数据的可靠性，以便确定是否执行存储器装置150的预泵浦操作。关于映射数据的可靠性信息可包括映射缺失次数和映射查找次数。映射缺失次数可以是存储器装置150未能读出物理地址的次数。映射查找次数可以是存储器装置150成功读出物理地址的次数。例如，当因为后台操作未完成而未读出物理地址时，计数器510可对映射查找次数和映射缺失次数进行计数，以便评估映射数据的可靠性。当映射数据的可靠性较差时，映射缺失次数与映射查找次数的比率可增加。因此，由于执行后台操作的时间可能增加，所以控制器130可能需要执行控制以执行预泵浦操作。另一方面，当映射数据的可靠性较好时，映射缺失次数与映射查找次数的比率可减小。换言之，处理器134可不重复地读取映射数据，并且控制器130可控制存储器装置150在用于读出物理地址的后台操作完成之后执行泵浦操作。
确定单元530可基于由计数器510评估的关于映射数据的可靠性信息来确定存储器装置150是否执行预泵浦操作。当关于映射数据的可靠性信息较差时，确定单元530可激活预泵浦模式，使得存储器装置150可在后台操作期间执行预泵浦操作。另一方面，当关于映射数据的可靠性信息较好时，确定单元530可不激活预泵浦模式，使得存储器装置150可在后台操作完成之后执行泵浦操作。例如，当映射缺失次数与映射查找次数的比率大于预定阈值时，确定单元530可激活预泵浦模式。另一方面，当映射缺失次数与映射查找次数的比率等于或小于预定阈值时，确定单元530可不激活预泵浦模式。
当预泵浦模式被激活时，判决单元550可确定执行预泵浦操作的目标管芯。根据实施例，判决单元550可选择处于空闲状态的所有管芯中的至少一个管芯作为目标管芯。例如，空闲管芯可包括最近被选择用于读取操作的管芯、逻辑上处于最近被选择用于读取操作的管芯之后的管芯、与最近被选择用于读取操作的管芯处于相同的通道中的管芯、逻辑上处于最近被选择用于读取操作的通道之后的通道中的管芯、与最近被选择用于读取操作的管芯处于相同的路中的管芯、逻辑上处于最近被选择用于读取操作的路之后的路中的管芯以及先前很多次被选择用于读取操作的管芯。根据实施例，判决单元550可根据诸如映射数据、元数据、用户数据等的读取请求数据的类型，基于被选择用于读取操作的次数来选择管芯。
当预泵浦模式未被激活时，因为泵浦操作在读出物理地址的后台操作完成之后执行，所以判决单元550可将对应于读出物理地址的管芯确定为泵浦操作的目标管芯。
泵浦单元570可控制存储器装置150以预泵浦模式对目标管芯执行预泵浦操作。例如，在控制器130执行获得物理地址的后台操作的同时，可执行预泵浦操作。当预泵浦模式未被激活时，泵浦单元570可控制存储器装置150在后台操作完成之后执行泵浦操作。
图6是示出根据本发明的实施例的控制器130的操作的流程图。
在步骤S610中，计数器510可获得关于映射数据的可靠性信息。换言之，计数器510可对映射查找次数和映射缺失次数进行计数，以获得关于映射数据的可靠性信息。
在步骤S630中，确定单元530可通过评估映射数据的可靠性来确定是否激活预泵浦模式并执行预泵浦操作。当映射数据的可靠性较差时，换言之，当映射缺失次数与映射查找次数的比率大于阈值(即，步骤S630中为“是”)时，可确定重复地发生映射缺失，并且读出物理地址可能花费太多时间。因此，在步骤S650中，确定单元530可激活预泵浦模式。在步骤S660中，判决单元550可如上所述确定目标管芯。然后，在步骤S670中，泵浦单元570可控制存储器装置150在读取储存在映射表中的映射数据的操作(即，读出物理地址的后台操作)期间对目标管芯执行预泵浦操作。
随着读出物理地址的后台操作所需时间增加，控制器130的读取性能可能降低。根据本发明的实施例，当作为评估的结果确定重复发生映射缺失时，预泵浦操作甚至可在读出物理地址之前执行，从而减少数据读取操作所需的时间。因此，可提高控制器130的读取性能。
另一方面，当映射数据的可靠性较好时，换言之，当映射缺失次数与映射查找次数的比率等于或小于阈值(即，在步骤S630中为“否”)时，可确定未重复发生映射缺失，并且可以快速读出物理地址。也就是说，读取物理地址可能不花费太多时间。因此，在步骤S640中，确定单元530可确定在读出物理地址的后台操作期间不执行预泵浦操作，而执行泵浦操作，并且可停用预泵浦模式。控制器130可在获得物理地址之后执行泵浦操作。判决单元550可将对应于读出物理地址的管芯确定为执行泵浦操作的目标管芯，并且泵浦单元570可控制存储器装置150对所确定的目标管芯执行泵浦操作。
图7是示出当映射数据的可靠性较差时，换言之，当映射缺失次数与映射查找次数的比率大于阈值时，基于时间流，将根据现有技术的控制器的操作与根据本发明的实施例的控制器130的操作进行比较的示图。在下文中，假设根据现有技术的控制器和根据本发明的实施例的控制器130读取相同的数据，并且映射查找次数和映射缺失次数相同。
读取操作可包括读取映射数据(即，请求数据的物理地址)的后台操作、泵浦操作、读取对应于映射数据的数据的读取操作以及将读取数据传输至主机102的操作。
根据图7所示的现有技术，控制器可读取存储在映射表中的映射数据Map tR，以便读出对应于请求数据的物理地址。当发生映射缺失时，控制器可再次读取映射数据。当重复发生映射缺失时，控制器可重复读取映射数据Map tR。参照图7，控制器可从时刻710至时刻730重复读取映射数据Map tR。控制器可通过读取映射数据Map tR的一系列操作来读出物理地址。可从时刻710至时刻730执行读出物理地址的这种后台操作。在后台操作完成之后，控制器可控制存储器装置在后台操作完成之后从时刻730开始执行泵浦操作(在图7中表示为“泵浦”)，以便读取对应的数据data tR。在执行泵浦操作之后，控制器可读取对应的数据。控制器可将读取数据data tX传输至主机。总之，根据现有技术，读取对应的数据的总时间可以从时刻710至时刻750。
根据图7所示的本发明的实施例，控制器130可通过从时刻710至时刻730执行的后台操作(“Map tR”)来读出对应的数据的物理地址。控制器130可基于步骤S630的确定来激活预泵浦模式。因此，控制器130可控制存储器装置150在后台操作期间执行预泵浦操作。具体而言，控制器130可控制存储器装置150在读出对应于请求数据的物理地址之前(即，在时刻730之前)对请求数据执行预泵浦操作。例如，控制器130可控制存储器装置150从时刻715至时刻725执行预泵浦操作。虽然在图7中预泵浦操作在时刻725处完成，但这仅为示例，并且本公开不限于此。也就是说，在实施例中，预泵浦操作可在物理地址的读出完成之前开始，并且预泵浦操作可在物理地址的读出完成之后完成。在读出请求数据的物理地址的操作和预泵浦操作完成之后，控制器130可读取对应于物理地址的请求数据。因此，参照图7，控制器130可在时刻730之后读取请求数据。随后，控制器130可将读取数据data tX传输至主机102。总之，当控制器130激活预泵浦模式时，读取对应的数据的总时间可以从时刻710至时刻740。
如上所述，在根据现有技术的控制器的总读取时间(即，从时刻710至时刻750)和根据本发明的实施例的激活预泵浦模式的控制器130的总读取时间(即，从时刻710至时刻740)之间可能存在时刻740至时刻750的时间差。时刻740至时刻750的时间差可对应于从时刻715至时刻725的时间，这是预泵浦操作所需的时间。通常，泵浦操作所需的最大时间可能是数十微秒(μs)。根据本发明的实施例的激活预泵浦模式的控制器130的读取时间可比根据现有技术的控制器的读取时间快数十微秒，这可减少总读取时间。因此，可提高控制器130的读取性能。
图8至图16是示意性示出根据各个实施例的图1至图7的数据处理系统的应用示例的示图。
图8是示意性地示出包括根据本实施例的存储器系统的数据处理系统的示例的示图。图8示意性地示出应用了根据本实施例的存储器系统的存储卡系统。
参照图8，存储卡系统6100可包括存储器控制器6120、存储器装置6130和连接器6110。
更具体地，存储器控制器6120可连接到由非易失性存储器实现的存储器装置6130，并被配置成访问存储器装置6130。例如，存储器控制器6120可被配置成控制存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可被配置成提供存储器装置6130和主机之间的接口并且驱动固件以控制存储器装置6130。也就是说，存储器控制器6120可对应于参照图1至图7所述的存储器系统110的控制器130，并且存储器装置6130可对应于参照图1至图7所述的存储器系统110的存储器装置150。
因此，存储器控制器6120可包括RAM、处理单元、主机接口、存储器接口和错误校正单元。存储器控制器6120可进一步包括图1所述的元件。
存储器控制器6120可通过连接器6110与例如图1的主机102的外部装置通信。例如，如参照图1所述，存储器控制器6120可被配置成通过诸如以下的各种通信协议中的一种或多种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(EDSI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、WIFI和蓝牙。因此，根据本实施例的存储器系统和数据处理系统可被应用于有线/无线电子装置，或者特别是移动电子装置。
存储器装置6130可由易失性存储器来实施。例如，存储器装置6130可由诸如以下的各种非易失性存储器装置来实施：可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)以及自旋力矩转移磁性RAM(STT-MRAM)。存储器装置6130可包括如在图1的存储器装置150中的多个管芯。
存储器控制器6120和存储器装置6130可被集成到单个半导体装置中。例如，存储器控制器6120和存储器装置6130可通过被集成到单个半导体装置中来构造固态驱动器(SSD)。此外，存储器控制器6120和存储器装置6130可构成存储卡，诸如PC卡(PCMCIA：个人计算机存储卡国际协会)、标准闪存(CF)卡、智能媒体卡(例如，SM和SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC、微型MMC和eMMC)、SD卡(例如，SD、迷你SD、微型SD和SDHC)以及通用闪速存储(UFS)。
图9是示意性地示出包括根据本实施例的存储器系统的数据处理系统的示例的示图。
参照图9，数据处理系统6200可包括具有一个或多个非易失性存储器的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。图9所示的数据处理系统6200可用作如参照图1所述的诸如存储卡(CF、SD、微型SD等)或USB装置的存储介质。存储器装置6230可对应于图1至图7所述的存储器系统110中的存储器装置150，并且存储器控制器6220可对应于图1至图7所述的存储器系统110中的控制器130。
存储器控制器6220可响应于主机6210的请求来控制对存储器装置6230的读取操作、写入操作或擦除操作，并且存储器控制器6220可包括一个或多个CPU 6221、诸如RAM6222的缓冲存储器、ECC电路6223、主机接口6224和诸如NVM接口6225的存储器接口。
CPU 6221可控制对存储器装置6230的操作，例如读取操作、写入操作、文件系统管理操作和坏页面管理操作。RAM 6222可根据CPU6221的控制来操作，并且用作工作存储器、缓冲存储器或高速缓冲存储器。当RAM 6222用作工作存储器时，由CPU 6221处理的数据可被临时存储在RAM 6222中。当RAM 6222用作缓冲存储器时，RAM6222可用于缓冲从主机6210传输至存储器装置6230的数据或从存储器装置6230传输至主机6210的数据。当RAM 6222用作高速缓冲存储器时，RAM 6222可辅助低速存储器装置6230以高速运行。
ECC电路6223可对应于图1所示的控制器130的ECC单元138。如参照图1所述，ECC电路6223可生成用于校正从存储器装置6230提供的数据的失效位或错误位的ECC(错误校正码)。ECC电路6223可对提供给存储器装置6230的数据执行错误校正编码，由此形成具有奇偶校验位的数据。奇偶校验位可存储在存储器装置6230中。ECC电路6223可对从存储器装置6230输出的数据执行错误校正解码。此时，ECC电路6223可使用奇偶校验位来校正错误。例如，如参照图1所述，ECC电路6223可使用LDPC码、BCH码、Turbo码、里德-所罗门码、卷积码、RSC或诸如TCM或BCM的编码调制来校正错误。
存储器控制器6220可通过主机接口6224将数据传输到主机6210/从主机6210接收数据，并且通过NVM接口6225将数据传输到存储器装置6230/从存储器装置6230接收数据。主机接口6224可通过PATA总线、SATA总线、SCSI、USB、PCIe或NAND接口连接到主机6210。存储器控制器6220可具有诸如WiFi或长期演进(LTE)的移动通信协议的无线通信功能。存储器控制器6220可连接到例如主机6210或另一外部装置的外部装置，并且然后将数据传输到外部装置/从外部装置接收数据。特别地，由于存储器控制器6220被配置成通过各种通信协议的一种或多种与外部装置进行通信，因此根据本实施例的存储器系统和数据处理系统可被应用于有线/无线电子装置或特别是移动电子装置。
图10是示意性地示出包括根据本实施例的存储器系统的数据处理系统的示例的示图。图10示意性地示出应用了根据本实施例的存储器系统的SSD。
参照图10，SSD 6300可包括控制器6320和包括多个非易失性存储器的存储器装置6340。控制器6320可对应于图1的存储器系统110中的控制器130，并且存储器装置6340可对应于图1的存储器系统中的存储器装置150。
更具体地，控制器6320可通过多个通道CH1至CHi连接至存储器装置6340。控制器6320可包括一个或多个处理器6321、缓冲存储器6325、ECC电路6322、主机接口6324和例如非易失性存储器接口6326的存储器接口。
缓冲存储器6325可临时存储从主机6310提供的数据或从包含在存储器装置6340中的多个闪速存储器NVM提供的数据，或者临时存储多个闪速存储器NVM的元数据，例如，包括映射表的映射数据。缓冲存储器6325可由易失性存储器或非易失性存储器来实现，其中易失性存储器诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM，非易失性存储器诸如FRAM、ReRAM、STT-MRAM和PRAM。为便于描述，图10示出缓冲存储器6325存在于控制器6320内部。然而，缓冲存储器6325可存在于控制器6320的外部。
ECC电路6322可在编程操作期间计算待编程到存储器装置6340中的数据的ECC值，在读取操作期间基于ECC值对从存储器装置6340读取的数据执行错误校正操作，并且在失效数据恢复操作期间对从存储器装置6340恢复的数据执行错误校正操作。
主机接口6324可提供与外部装置例如主机6310的接口功能，并且非易失性存储器接口6326可提供与通过多个通道连接的存储器装置6340的接口功能。
此外，可提供应用了图1的存储器系统110的多个SSD 6300来实施数据处理系统，例如，RAID(独立磁盘冗余阵列)系统。此时，RAID系统可包括多个SSD 6300和用于控制多个SSD 6300的RAID控制器。当RAID控制器响应于从主机6310提供的写入命令执行编程操作时，RAID控制器可根据多个RAID级别，即从主机6310提供的写入命令的RAID级别信息，在SSD 6300中选择一个或多个存储器系统或SSD 6300，并将对应于写入命令的数据输出到选择的SSD 6300。此外，当RAID控制器响应于从主机6310提供的读取命令执行读取操作时，RAID控制器可根据多个RAID级别，即从主机6310提供的读取命令的RAID级别信息，在SSD6300中选择一个或多个存储器系统或SSD 6300，并将从所选择的SSD 6300读取的数据提供给主机6310。
图11是示意性说明包括根据实施例的存储器系统的数据处理系统的示例的示图。图11示意性说明应用了根据实施例的存储器系统的嵌入式多媒体卡(eMMC)。
参照图11，eMMC 6400可包括控制器6430和通过一个或多个NAND闪速存储器实施的存储器装置6440。控制器6430可对应于图1的存储器系统110中的控制器130，并且存储器装置6440可对应于图1的存储器系统110中的存储器装置150。
更具体地，控制器6430可通过多个通道连接到存储器装置6440。控制器6430可包括一个或多个内核6432、主机接口6431和例如NAND接口6433的存储器接口。
内核6432可控制eMMC 6400的操作，主机接口6431可提供控制器6430和主机6410之间的接口功能，并且NAND接口6433可提供存储器装置6440和控制器6430之间的接口功能。例如，主机接口6431可用作例如参照图1所述的MMC接口的并行接口。此外，主机接口6431可用作串行接口，例如UHS((超高速)-I/UHS-II)接口。
图12至图15是示意性示出包括根据实施例的存储器系统的数据处理系统的其它示例的示图。图12至图15示意性示出应用根据实施例的存储器系统的UFS(通用闪存)系统。
参照图12至图15，UFS系统6500、6600、6700和6800可分别包括主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830。主机6510、6610、6710和6810可用作有线/无线电子装置或特别是移动电子装置的应用处理器，UFS装置6520、6620、6720和6820可用作嵌入式UFS装置，并且UFS卡6530、6630、6730和6830可用作外部嵌入式UFS装置或可移除UFS卡。
各个UFS系统6500、6600、6700和6800中的主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过UFS协议与诸如有线/无线电子装置或特别是移动电子装置的外部装置通信，并且UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过图1所示的存储器系统110来实施。例如，在UFS系统6500、6600、6700和6800中，UFS装置6520、6620、6720和6820可参照图9至图11所述的数据处理系统6200、SSD 6300或eMMC 6400的形式来实施，并且UFS卡6530、6630、6730和6830可参照图8所述的存储卡系统6100的形式来实施。
此外，在UFS系统6500、6600、6700和6800中，主机6510、6610、6710和6810、UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过例如MIPI(移动工业处理器接口)中的MIPI M-PHY和MIPI UniPro(统一协议)的UFS接口彼此通信。此外，UFS装置6520、6620、6720和6820与UFS卡6530、6630、6730和6830可通过UFS协议以外的各种协议彼此通信，例如，UFD、MMC、SD、迷你-SD和微型-SD。
在图12所示的UFS系统6500中，主机6510、UFS装置6520以及UFS卡6530中的每一个可包括UniPro。主机6510可执行交换操作，以便与UFS装置6520和UFS卡6530通信。特别地，主机6510可通过例如在UniPro处的L3交换的链路层交换与UFS装置6520或UFS卡6530通信。此时，UFS装置6520和UFS卡6530可通过在主机6510的UniPro处的链路层交换来与彼此通信。在本实施例中，为了便于描述，已经例示其中一个UFS装置6520和一个UFS卡6530连接到主机6510的配置。然而，多个UFS装置和UFS卡可并联或以星形的形式连接至主机6510，并且多个UFS卡可并联或以星形的形式连接至UFS装置6520，或者串联或以链的形式连接至UFS装置6520。
在图13所示的UFS系统6600中，主机6610、UFS装置6620和UFS卡6630中的每一个可包括UniPro，并且主机6610可通过执行交换操作的交换模块6640，例如，通过在UniPro处执行链路层交换例如L3交换的交换模块6640，与UFS装置6620或UFS卡6630通信。UFS装置6620和UFS卡6630可通过在UniPro处的交换模块6640的链路层交换来与彼此通信。在本实施例中，为了便于描述，已经例示一个UFS装置6620和一个UFS卡6630连接到交换模块6640的配置。然而，多个UFS装置和UFS卡可并联或以星形的形式连接至交换模块6640，并且多个UFS卡可串联或以链的形式连接至UFS装置6620。
在图14所示的UFS系统6700中，主机6710、UFS装置6720和UFS卡6730中的每一个可包括UniPro，并且主机6710可通过执行交换操作的交换模块6740，例如通过在UniPro处执行链路层交换例如L3交换的交换模块6740，与UFS装置6720或UFS卡6730通信。此时，UFS装置6720和UFS卡6730可通过在UniPro处的交换模块6740的链路层交换来彼此通信，并且交换模块6740可在UFS装置6720内部或外部与UFS装置6720集成为一个模块。在本实施例中，为了便于描述，已经例示一个UFS装置6720和一个UFS卡6730连接到交换模块6740的配置。然而，每个都包括交换模块6740和UFS装置6720的多个模块可并联或以星形的形式连接到主机6710，或者串联或以链的形式彼此连接。此外，多个UFS卡可并联或以星形的形式连接到UFS装置6720。
在图15所示的UFS系统6800中，主机6810、UFS装置6820和UFS卡6830中的每一个可包括M-PHY和UniPro。UFS装置6820可执行交换操作，以便与主机6810和UFS卡6830通信。特别地，UFS装置6820可通过用于与主机6810通信的M-PHY和UniPro模块之间的交换操作和用于与UFS卡6830通信的M-PHY和UniPro模块之间的交换操作，例如通过目标ID(标识符)交换操作来与主机6810或UFS卡6830通信。此时，主机6810和UFS卡6830可通过UFS装置6820的M-PHY和UniPro模块之间的目标ID交换来彼此通信。在本实施例中，为了便于描述，已经例示其中一个UFS装置6820连接到主机6810和一个UFS卡6830连接到UFS装置6820的配置。然而，多个UFS装置可并联或以星形的形式连接至主机6810，或串联或以链的形式连接至主机6810，并且多个UFS卡可并联或以星形的形式连接至UFS装置6820，或串联或以链的形式连接至UFS装置6820。
图16是示意性示出包括根据实施例的存储器系统的数据处理系统的另一示例的示图。图16是示意性示出应用了根据实施例的存储器系统的用户系统的示图。
参照图16，用户系统6900可包括应用处理器6930、存储器模块6920、网络模块6940、存储模块6950和用户接口6910。
更具体地，应用处理器6930可驱动包括在用户系统6900中的诸如OS的部件，并且包括控制包括在用户系统6900中的组件的控制器、接口和图形引擎。应用处理器6930可作为片上系统(SoC)被提供。
存储器模块6920可用作用户系统6900的主存储器、工作存储器、缓冲存储器或缓存存储器。存储器模块6920可包括诸如DRAM、SDRAM、DDR SDRAM、DDR2SDRAM、DDR3SDRAM、LPDDR SDRAM、LPDDR2SDRAM和LPDDR3SDRAM的易失性RAM或诸如PRAM、ReRAM、MRAM和FRAM的非易失性RAM。例如，应用处理器6930和存储器模块6920可基于POP(堆叠封装)的被封装并安装。
网络模块6940可与外部装置通信。例如，网络模块6940不仅可支持有线通信，而且可支持各种无线通信协议，诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、全球微波接入互操作性(WiMAX)、无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显示(WI-DI)，从而与有线/无线电子装置或特别是移动电子装置通信。因此，根据本发明的实施例的存储器系统和数据处理系统可应用于有线/无线电子装置。网络模块6940可被包括在应用处理器6930中。
存储模块6950可存储数据，例如从应用处理器6930接收的数据，然后可将所存储的数据传输到应用处理器6930。存储模块6950可由非易失性半导体存储器装置实现，例如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(ReRAM)、NAND闪存、NOR闪存和3D NAND闪存，并且可被提供为诸如用户系统6900的存储卡或外部驱动器的可移除存储介质。存储模块6950可对应于参照图1所述的存储器系统110。此外，存储模块6950可被实施为如上参照图10至图15所述的SSD、eMMC和UFS。
用户接口6910可包括用于将数据或命令输入到应用处理器6930或用于将数据输出到外部装置的接口。例如，用户接口6910可包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口以及诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、发光二极管(LED)、扬声器和马达的用户输出接口。
此外，当图1的存储器系统110应用于用户系统6900的移动电子装置时，应用处理器6930可控制移动电子装置的操作，并且网络模块6940可用作用于控制与外部装置的有线/无线通信的通信模块。用户接口6910可在移动电子装置的显示/触摸模块上显示通过处理器6930处理的数据或支持从触摸面板接收数据的功能。
虽然已经关于具体实施例描述了本发明，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可进行各种改变和修改。

Claims (17)

1.一种控制器，其包括：
处理器，其适于控制存储器装置以读取存储在存储器中的映射数据并读出对应于主机请求读取的数据的物理地址；
计数器，其适于基于映射缺失次数和映射查找次数获得关于存储在所述存储器中的所述映射数据的可靠性信息，并且基于所述映射数据的可靠性信息来评估所述映射数据的可靠性；
确定单元，其适于当所述映射数据的可靠性较差时激活预泵浦模式；
判决单元，其适于在激活的预泵浦模式下将对其执行预泵浦操作的所有空闲管芯之中的至少一个空闲管芯确定为第一目标管芯以用于读取所述数据；以及
泵浦单元，其适于控制所述存储器装置在用于读出所述物理地址的后台操作期间，对所述第一目标管芯执行所述预泵浦操作；
其中当所述映射缺失次数与所述映射查找次数的比率大于阈值时，确定所述映射数据的可靠性较差，
其中在用于读出所述物理地址的后台操作期间执行的泵浦操作被定义为所述预泵浦操作，并且
其中所述映射缺失次数是所述存储器装置未能读出物理地址的次数，所述映射查找次数是所述存储器装置成功读出物理地址的次数。
2.根据权利要求1所述的控制器，
其中当所述映射数据的可靠性较好时，所述确定单元停用所述预泵浦模式，
其中所述判决单元进一步在所停用的预泵浦模式下确定泵浦操作的第二目标管芯以用于读取所述数据，
其中所述泵浦单元控制所述存储器装置在用于读出所述物理地址的所述后台操作完成之后，对所述第二目标管芯执行所述泵浦操作，并且
其中当所述映射缺失次数与所述映射查找次数的比率等于或小于阈值时，确定所述映射数据的可靠性较好。
3.根据权利要求1所述的控制器，
其中所述存储器装置执行通过所述映射数据读出所述物理地址的所述后台操作。
4.根据权利要求1所述的控制器，
其中关于所述映射数据的所述可靠性信息包括所述映射缺失次数与所述映射查找次数的比率。
5.根据权利要求1所述的控制器，
其中所述处理器控制所述存储器装置在用于读出所述物理地址的所述后台操作完成之后，读取对应于所述物理地址的数据。
6.根据权利要求2所述的控制器，
其中所述处理器进一步适于控制所述存储器装置在读出所述物理地址并执行所述泵浦操作之后，读取对应于所述物理地址的数据。
7.根据权利要求1所述的控制器，
其中所述空闲管芯是以下管芯中的一个：最近被选择用于读取操作的管芯、逻辑上处于最近被选择用于读取操作的管芯之后的管芯、与最近被选择用于读取操作的管芯处于相同的通道中的管芯、逻辑上处于最近被选择用于读取操作的通道之后的通道中的管芯、逻辑上处于最近被选择用于读取操作的路之后的路中的管芯以及先前很多次被选择用于读取操作的管芯。
8.根据权利要求2所述的控制器，其中所述判决单元将对应于读出的物理地址的管芯确定为所述第二目标管芯。
9.一种控制器的操作方法，其包括：
控制存储器装置以读取存储在存储器中的映射数据并读出对应于主机请求读取的数据的物理地址；
基于映射缺失次数和映射查找次数获得关于存储在所述存储器中的所述映射数据的可靠性信息；
基于存储在所述存储器中的所述映射数据的可靠性信息来评估可靠性；
当所述映射数据的可靠性较差时激活预泵浦模式；
在激活的预泵浦模式下将对其执行预泵浦操作的所有空闲管芯之中的至少一个空闲管芯确定为第一目标管芯以用于读取所述数据；以及
控制所述存储器装置在用于读出所述物理地址的后台操作期间，对所述第一目标管芯执行所述预泵浦操作；
其中当所述映射缺失次数与所述映射查找次数的比率大于阈值时，确定所述映射数据的可靠性较差，
其中在用于读出所述物理地址的后台操作期间执行的泵浦操作被定义为所述预泵浦操作，并且
其中所述映射缺失次数是所述存储器装置未能读出物理地址的次数，所述映射查找次数是所述存储器装置成功读出物理地址的次数。
10.根据权利要求9所述的操作方法，
其中当所述映射数据的可靠性较好时，停用所述预泵浦模式，
所述操作方法进一步包括：
在停用的预泵浦模式下确定泵浦操作的第二目标管芯以用于读取所述数据；以及
控制所述存储器装置在用于读出所述物理地址的所述后台操作完成之后，对所述第二目标管芯执行所述泵浦操作，
其中当所述映射缺失次数与所述映射查找次数的比率等于或小于阈值时，确定所述映射数据的可靠性较好。
11.根据权利要求9所述的操作方法，
其中读出所述物理地址的所述后台操作通过所述映射数据来执行。
12.根据权利要求9所述的操作方法，
其中关于所述映射数据的所述可靠性信息包括所述映射缺失次数与所述映射查找次数的比率。
13.根据权利要求9所述的操作方法，其进一步包括：控制所述存储器装置在读出所述物理地址之后，读取对应于所述物理地址的数据。
14.根据权利要求10所述的操作方法，其进一步包括：控制所述存储器装置在读出所述物理地址并执行所述泵浦操作之后，读取对应于所述物理地址的数据。
15.根据权利要求9所述的操作方法，
其中所述空闲管芯是以下管芯中的一个：最近被选择用于读取操作的管芯、逻辑上处于最近被选择用于读取操作的管芯之后的管芯、与最近被选择用于读取操作的管芯处于相同的通道中的管芯、逻辑上处于最近被选择用于读取操作的通道之后的通道中的管芯、逻辑上处于最近被选择用于读取操作的路之后的路中的管芯以及先前很多次被选择用于读取操作的管芯。
16.根据权利要求10所述的操作方法，
其中确定所述第二目标管芯包括将对应于读出的物理地址的管芯确定为所述第二目标管芯。
17.一种存储器系统，其包括：
存储器装置；以及
控制器，其适于控制所述存储器装置以基于映射数据读取请求数据，适于基于映射缺失次数和映射查找次数获得关于存储在所述存储器中的所述映射数据的可靠性信息，并且适于当所述映射数据的可靠性低于阈值时，控制所述存储器装置在读取所述映射数据的同时执行预泵浦操作以用于读取所述请求数据，
其中在用于读出物理地址的后台操作期间执行的泵浦操作被定义为所述预泵浦操作，并且
其中所述映射缺失次数是所述存储器装置未能读出物理地址的次数，所述映射查找次数是所述存储器装置成功读出物理地址的次数。
CN201810320792.9A 2017-07-13 2018-04-10 控制器及其操作方法 Active CN109254722B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0088938 2017-07-13
KR1020170088938A KR20190007665A (ko) 2017-07-13 2017-07-13 컨트롤러 및 컨트롤러의 동작방법

Publications (2)

Publication Number Publication Date
CN109254722A CN109254722A (zh) 2019-01-22
CN109254722B true CN109254722B (zh) 2021-08-31

Family

ID=64998931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810320792.9A Active CN109254722B (zh) 2017-07-13 2018-04-10 控制器及其操作方法

Country Status (3)

Country Link
US (1) US10719266B2 (zh)
KR (1) KR20190007665A (zh)
CN (1) CN109254722B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102705754B1 (ko) * 2019-03-05 2024-09-12 에스케이하이닉스 주식회사 데이터 처리 시스템 및 그것의 동작방법
KR20200114481A (ko) * 2019-03-28 2020-10-07 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110471A (zh) * 2009-12-25 2011-06-29 株式会社东芝 非易失性半导体存储装置
CN104572478A (zh) * 2013-10-14 2015-04-29 联想(北京)有限公司 数据存取方法和数据存取装置
CN105122373A (zh) * 2013-06-27 2015-12-02 桑迪士克科技股份有限公司 用于数据贮存装置的字线瑕疵检测和处理
CN105719697A (zh) * 2014-12-18 2016-06-29 爱思开海力士有限公司 低电压检测电路、含其的非易失性存储装置及其操作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6671769B1 (en) 1999-07-01 2003-12-30 Micron Technology, Inc. Flash memory with fast boot block access
KR100535652B1 (ko) 2001-12-21 2005-12-08 주식회사 하이닉스반도체 플래쉬 메모리 장치
KR20140073920A (ko) * 2012-12-07 2014-06-17 에스케이하이닉스 주식회사 트랜지스터를 구비한 반도체 장치 및 이를 이용한 반도체 메모리 장치
KR101979298B1 (ko) * 2012-12-21 2019-05-16 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조방법
JP6123766B2 (ja) * 2014-09-18 2017-05-10 カシオ計算機株式会社 データ読み出し装置、プログラムおよびデータ読み出し方法
KR20160108659A (ko) * 2015-03-04 2016-09-20 에스케이하이닉스 주식회사 반도체 메모리 장치의 동작 방법 및 반도체 메모리 장치를 포함하는 메모리 시스템
KR20160132169A (ko) * 2015-05-06 2016-11-17 에스케이하이닉스 주식회사 반도체 메모리 장치를 포함하는 메모리 시스템 및 그것의 프로그램 방법
KR20160149845A (ko) * 2015-06-19 2016-12-28 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20170011289A (ko) * 2015-07-22 2017-02-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110471A (zh) * 2009-12-25 2011-06-29 株式会社东芝 非易失性半导体存储装置
CN105122373A (zh) * 2013-06-27 2015-12-02 桑迪士克科技股份有限公司 用于数据贮存装置的字线瑕疵检测和处理
CN104572478A (zh) * 2013-10-14 2015-04-29 联想(北京)有限公司 数据存取方法和数据存取装置
CN105719697A (zh) * 2014-12-18 2016-06-29 爱思开海力士有限公司 低电压检测电路、含其的非易失性存储装置及其操作方法

Also Published As

Publication number Publication date
CN109254722A (zh) 2019-01-22
US20190018612A1 (en) 2019-01-17
US10719266B2 (en) 2020-07-21
KR20190007665A (ko) 2019-01-23

Similar Documents

Publication Publication Date Title
CN107562649B (zh) 存储器系统及其操作方法
CN109213622B (zh) 存储系统及其操作方法
CN109388594B (zh) 存储器系统及其操作方法
CN108121665B (zh) 存储器系统及其操作方法
CN110825318B (zh) 控制器及其操作方法
CN109656837B (zh) 存储器系统及其操作方法
CN108694138B (zh) 控制器及其操作方法
CN109032501B (zh) 存储器系统及其操作方法
CN110322920B (zh) 控制器及控制器的操作方法
CN108932203B (zh) 数据处理系统和数据处理方法
CN109697171B (zh) 控制器及其操作方法
CN108733616B (zh) 包括多处理器的控制器及其操作方法
CN110765029B (zh) 控制器及用于操作该控制器的方法
CN110781095A (zh) 控制器及其操作方法
CN110570894A (zh) 存储器系统及该存储器系统的操作方法
CN110045914B (zh) 存储器系统及其操作方法
CN110556152A (zh) 存储器装置、其操作方法以及包括其的存储器系统
CN110825316A (zh) 控制器及该控制器的操作方法
CN110704331A (zh) 控制器及其操作方法
CN109147853B (zh) 控制器及其操作方法
US20190012109A1 (en) Memory system and operating method for the memory system
CN110968521B (zh) 存储器系统及其操作方法
CN109426448B (zh) 存储器系统及其操作方法
CN108986864B (zh) 控制器和存储器系统以及存储器系统的操作方法
US20190205249A1 (en) Controller, operating method thereof and data processing system including the controller

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant