CN107562649B - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN107562649B
CN107562649B CN201710204229.0A CN201710204229A CN107562649B CN 107562649 B CN107562649 B CN 107562649B CN 201710204229 A CN201710204229 A CN 201710204229A CN 107562649 B CN107562649 B CN 107562649B
Authority
CN
China
Prior art keywords
memory
data
block
meta
segment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710204229.0A
Other languages
English (en)
Other versions
CN107562649A (zh
Inventor
边谕俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN107562649A publication Critical patent/CN107562649A/zh
Application granted granted Critical
Publication of CN107562649B publication Critical patent/CN107562649B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0808—Multiuser, multiprocessor or multiprocessing cache systems with cache invalidating means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/128—Replacement control using replacement algorithms adapted to multidimensional cache systems, e.g. set-associative, multicache, multiset or multilevel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/46—Caching storage objects of specific type in disk cache
    • G06F2212/466—Metadata, control data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明涉及一种存储器系统，其可包括：存储器装置，其包括多个页面、多个存储块、多个平面以及多个存储器管芯，其中多个页面包括联接到多个字线的多个存储器单元并且数据存储在多个页面中，页面被包括在多个存储块中，多个平面包括存储块，并且平面被包括在多个存储器管芯中；以及控制器，其包括第一存储器，控制器配置为执行命令操作以将用于命令操作的用户数据的数据段存储在存储块中，以及将用于命令操作的元数据的元段存储在存储块和包括在主机中的第二存储器中。

Description

存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2016年6月30日向韩国知识产权局(KIPO)提交的申请号为10-2016-0082771的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
本发明的实施例涉及一种用于将数据处理到存储器装置和处理来自存储器装置的数据的半导体存储器系统及其操作方法。
背景技术
计算机环境范例已经转变为普适计算系统，其能够在任何时间和任何地点使用。由于此，诸如移动电话、数码相机和笔记本电脑的便携式电子装置的使用已经迅速增长。这些便携式电子装置通常使用具有一个或多个用于存储数据的存储器装置的存储器系统。存储器系统可用作便携式电子装置的主存储器装置或辅助存储器装置。
因为使用存储器装置的存储器系统不具有活动部件，所以它们提供优良的稳定性、耐用性、高信息存取速度以及低功耗。具有这种优点的存储器系统的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡以及固态驱动器(SSD)。
发明内容
各种实施例涉及一种存储器系统及其操作方法，该存储器系统能够最小化其复杂性和性能退化，并最大化存储器装置的使用效率，从而能够相对于存储器装置快速且可靠地处理数据。
在本发明的实施例中，一种存储器系统可包括：存储器装置，其包括多个页面、多个存储块、多个平面以及多个存储器管芯，其中多个页面包括联接到多个字线的多个存储器单元并且数据存储在多个页面中，页面被包括在多个存储块中，多个平面包括存储块，并且平面被包括在多个存储器管芯中；以及控制器，其包括第一存储器，控制器配置为执行命令操作以将用于命令操作的用户数据的数据段存储在存储块中，以及将用于命令操作的元数据的元段存储在存储块和包括在主机中的第二存储器中。
控制器可通过双重刷新操作(double flush operation)将用于命令操作的元数据的元段存储在存储块和第二存储器的统一存储器(UM)区域中。
控制器可将存储在第二存储器的UM区域中的元段加载到第一存储器上，并且执行对元数据的更新操作。
在已经执行双重刷新操作之后，在主机和存储器系统中发生断电的情况下，控制器可当存储器系统改变为通电状态时，将元段从存储块加载到第一存储器上并执行对元数据的更新操作。
控制器可通过命令操作的编程操作将数据段存储在包括在存储块之中的第一存储块和第二存储块中的页面中。
对应于编程操作的尺寸，控制器可分别将元段存储在第一存储块和第二存储块的页面以及第二存储器的UM区域中。
对应于编程操作的尺寸，控制器可以页面为基础、以多平面为基础、以多存储器管芯为基础或以多通道为基础来存储元段的每个。
第一存储块可以是包括在存储器管芯之中的第一存储器管芯的第一平面中的存储块之中的任意存储块。
第二存储块可以是包括在存储器管芯之中的第一存储器管芯的第一平面中的存储块之中的不同于该任意存储块的另一个任意存储块和包括在第一存储器管芯的第二平面中的存储块之中的任意存储块中的至少一个。
第二存储块可以是包括在存储器管芯之中的第二存储器管芯的多个平面中的存储块之中的任意存储块。
在本发明的实施例中，一种存储器系统的操作方法可包括：针对多个页面从主机接收命令，该多个页面包括在存储器装置的多个存储块的每个中，并且多个页面包括联接到多个字线的多个存储器单元；在存储器装置的控制器和存储块之间执行对应于命令的命令操作，其中存储块包括在存储器装置中所包括的多个存储器管芯中的多个平面中；以及将用于命令操作的用户数据的数据段存储在存储块中，并将用于命令操作的元数据的元段存储在存储块和包括在主机中的第二存储器中。
存储元段可包括通过双重刷新操作将用于命令操作的元段存储在存储块和第二存储器的统一存储器(UM)区域中。
该操作方法还可包括：将存储在第二存储器的UM区域中的元段加载到包括在存储器装置的控制器中的第一存储器上，并执行对元数据的更新操作。
该操作方法还可包括：当在已经执行双重刷新操作之后，在主机和存储器系统中已经发生断电之后，存储器系统改变为通电状态时，将元段从存储块加载到第一存储器上并执行对元数据的更新操作。
存储数据段可包括通过命令操作的编程操作来将数据段存储在包括在存储块之中的第一存储块和第二存储块中的页面中。
存储元段可包括对应于编程操作的尺寸分别将元段存储在第一存储块和第二存储块的页面以及第二存储器的UM区域中。
存储元段可包括对应于编程操作的尺寸，以页面为基础、以多平面为基础、以多存储器管芯为基础或以多通道为基础来存储元段的每个。
第一存储块可以是包括在存储器管芯之中的第一存储器管芯的第一平面中的存储块之中的任意存储块。
第二存储块可以是包括在存储器管芯之中的第一存储器管芯的第一平面中的存储块之中的不同于该任意存储块的另一个任意存储块和包括在第一存储器管芯的第二平面中的存储块之中的任意存储块中的至少一个。
第二存储块可以是包括在存储器管芯之中的第二存储器管芯的多个平面中的存储块之中的任意存储块。
附图说明
从下面参照附图对本发明的各个实施例的详细描述，本发明的这些和其它特征与优点对于本发明所属领域技术人员将变得显而易见，其中：
图1是示出根据本发明的实施例的包括联接到主机的存储器系统的数据处理系统的图。
图2是示出根据本发明的实施例的在图1的存储器系统中采用的存储器装置的图。
图3是示意性示出根据本发明的实施例的存储器装置中的存储块的存储器单元阵列电路的图。
图4是示意性示出根据本发明的实施例的存储器系统中的存储器装置的结构的图。
图5是示意性示出根据本发明的实施例的关于存储器系统中的存储器装置的数据处理操作的示例的图。
图6是根据本发明的实施例的在存储器系统中处理数据的操作进程的流程图。
图7至图12是示意性示出根据本发明的实施例的存储器系统的图。
具体实施方式
尽管下面参照附图更详细地描述了各种实施例，但是应注意到，本发明可以不同的形式实施，并且不应被解释为仅限于本文所阐述的实施例。相反，提供所描述的实施例以便本公开将是彻底且完全的，并将本发明完全传达给本发明所属领域的技术人员。贯穿本公开，在本发明的各个附图和实施例中，相同的附图标记表示相同的部件。
将理解的是，尽管可在本文中使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与另一个元件区分开。因此，在不脱离本发明的精神和范围的情况下，下面描述的第一元件也可被称为第二元件或第三元件。
附图不一定按比例绘制，并且在一些情况下，比例可能已经被夸大以便清楚地示出实施例的特征。
将进一步理解的是，当元件被称为“连接到”或“联接到”另一元件时，其可直接在其它元件上、连接到或联接到其它元件，或者可存在一个或多个中间元件。此外，还将理解的是，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的唯一元件，或者也可存在一个或多个中间元件。
本文使用的术语仅是为了描述特定实施例的目的，并不旨在限制本发明。
如本文所使用的，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。
将进一步理解的是，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，其说明所陈述元件的存在，并且不排除一个或多个其它元件的存在或添加。如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任何和全部组合。
除非另有定义，否则本文使用的包括技术术语和科学术语的所有术语具有与本发明所属领域的普通技术人员基于本公开所通常理解的含义相同的含义。将进一步理解的是，诸如在常用字典中定义的那些术语的术语应当被解释为具有与其在本公开和相关技术语境中的含义一致的含义，并且将不以理想化或过于正式的意义来解释，除非本文中明确地这样定义。
进一步注意到的是，在以下描述中，阐述了许多具体细节以提供对本发明的透彻理解。然而，对于相关领域的技术人员显而易见的是，可在没有一些或全部这些具体细节的情况下实践本发明。在其它情况下，没有详细地描述公知的进程结构和/或进程以避免不必要地模糊本发明。
还应注意的是，在一些情况下，如对于相关领域的技术人员显而易见的是，除非另有特别说明，否则结合一个实施例所描述的特征或元件可单独使用或与另一个实施例的其它特征或元件组合使用。
在下文中，将参照附图描述本发明的各个实施例。
图1示出了根据本发明的实施例的包括存储器系统110的数据处理系统100。
参照图1，数据处理系统100可包括可操作地联接到存储器系统110的主机102。
例如，主机102可包括诸如移动电话、MP3播放器和膝上型计算机的便携式电子装置或诸如台式计算机、游戏机、TV和投影仪的非便携式电子装置。
存储器系统110可响应于从主机102接收的请求而操作。例如，存储器系统110可存储将由主机102访问的数据。存储器系统110可用作主机102的主存储器系统或辅助存储器系统。根据将与主机102电联接的主机接口的协议，存储器系统110可利用各种存储装置中的任意一种来实施。存储器系统110可利用诸如以下的各种存储装置中的任何一种来实施：例如，固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、缩小尺寸的MMC(RS-MMC)、微型-MMC、安全数字(SD)卡、迷你-SD、微型-SD、通用串行总线(USB)存储装置、通用闪速存储(UFS)装置、标准闪存(CF)卡、智能媒体(SM)卡、记忆棒等。
存储器系统110的存储装置可利用诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)的易失性存储器装置或诸如只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电随机存取存储器(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM)和闪速存储器的非易失性存储器装置实施。
存储器系统110可包括：存储器装置150，其用于存储将由主机102访问的数据；以及控制器130，其可操作地联接到存储器装置150，用于控制数据在存储器装置150中的存储以及存储的数据从存储器装置到主机的传输。
控制器130和存储器装置150可集成到单个半导体装置中。例如，控制器130和存储器装置150可集成到配置为固态驱动器(SSD)的单个半导体装置中。当存储器系统110用作SSD时，可显著增加与存储器系统110电联接的主机102的操作速度。
控制器130和存储器装置150可集成到配置为诸如以下的存储卡的单个半导体装置中：例如，个人计算机存储卡国际协会(PCMCIA)卡、标准闪存(CF)卡、智能媒体卡(SMC)、记忆棒、多媒体卡(MMC)、RS-MMC、微型-MMC、安全数字(SD)卡、迷你-SD、微型-SD、SDHC以及通用闪速存储(UFS)装置。
对于另一实例，存储器系统110可配置为计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航装置、黑盒、数码相机、数字多媒体广播(DMB)播放器、三维(3D)电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、配置数据中心的存储器、能够在无线环境下传输和接收信息的装置、配置家庭网络的各种电子装置之一、配置计算机网络的各种电子装置之一、配置远程信息处理网络的各种电子装置之一、RFID装置或配置计算系统的各种组成元件之一的部件。
存储器系统110的存储器装置150可当装置的电源被中断时，保留所存储的数据，并且更具体地，在写入操作期间存储从主机102提供的数据，以及在读取操作期间将所存储的数据提供到主机102。存储器装置150可包括多个存储块，例如，存储块152、154和156。存储块152、154和156中的每一个可包括多个页面。每个页面可包括联接到字线(WL)的多个存储器单元。存储器装置150可以是非易失性存储器装置，例如闪速存储器。闪速存储器可具有三维(3D)堆叠结构。稍后将描述存储器装置150的结构和存储器装置150的三维(3D)堆叠结构。
存储器系统110的控制器130可响应于来自主机102的请求来控制存储器装置150。例如，在从主机102接收到读取请求时，控制器130可向存储器装置发出读取命令和地址，其用于读取存储在存储器装置中的所请求地址中的数据，并且可将从存储器装置150读取的数据提供给主机102。而且，响应于从主机102接收的编程请求(也称为写入请求)，控制器130可发出写入命令、地址和写入数据，并且可控制存储器装置的操作，其用于将写入数据存储到存储器装置150中。写入数据与写入请求一起从主机102提供到存储器控制器。为此，控制器130可控制存储器装置150的一个或多个操作，包括例如读取操作、写入操作和擦除操作。控制器130还可控制存储器装置150的一个或多个后台操作。
在图1所示的实施例中，控制器130包括主机接口单元132、处理器134、错误校正码(ECC)单元138、电源管理单元(PMU)140、NAND闪速控制器(NFC)142以及存储器144。
主机接口单元132提供主机和控制器130之间的接口。例如，主机接口132可接收和处理从主机102提供的请求、地址和数据。主机接口还可将从存储器装置读取的数据传输到主机。主机接口132可通过诸如以下的各种公知接口协议中的至少一种与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PCI-E)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)以及电子集成驱动器(IDE)。
ECC单元138可在读取操作期间检测并校正从存储器装置150读取的数据中的错误。当错误位的数量大于或等于可校正错误位的阈值数量时，ECC单元138可不校正错误位，并且可输出指示校正错误位失败的错误校正失败信号。
ECC单元138可基于诸如以下的编码调制来执行错误校正操作：低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(Bose-Chaudhuri-Hocquenghem，BCH)码、turbo码、里德-所罗门(Reed-Solomon，RS)码、卷积码、递归系统码(RSC)、网格编码调制(TCM)、分组编码调制(Block coded modulation，BCM)等。ECC单元138可包括用于错误校正操作的所有电路、系统或装置。
PMU 140可提供并管理用于控制器130的电力，即用于包括在控制器130中的组成元件的电力。
NFC 142可用作控制器130和存储器装置150之间的存储器接口，以允许控制器130响应于来自主机102的请求来控制存储器装置150。当存储器装置150包括闪速存储器时并且特别是当存储器装置150包括NAND闪速存储器时，NFC 142可在处理器134的控制下生成用于存储器装置150的控制信号并且处理数据。
存储器144可用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。控制器130可响应于来自主机102的请求来控制存储器装置150。例如，控制器130可将从存储器装置150读取的数据提供至主机102，并将从主机102提供的数据存储在存储器装置150中。当控制器130控制存储器装置150的操作时，存储器144可存储由控制器130和存储器装置150用于诸如读取操作、写入操作、编程操作和擦除操作的操作的数据。
存储器144可利用易失性存储器来实施。存储器144可利用静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实施。如上所述，存储器144可存储由主机102和存储器装置150用于读取操作和写入操作的数据。为存储数据，存储器144可包括程序存储器、数据存储器、写入缓冲器、读取缓冲器、映射缓冲器等。
处理器134可控制存储器系统110的一般操作并且可响应于来自主机102的写入请求或读取请求，控制对存储器装置150的写入操作或读取操作。处理器134可驱动被称为闪存转换层(FTL)的固件，以控制存储器系统110的一般操作。处理器134可利用微处理器或中央处理单元(CPU)来实施。
管理单元(未示出)可被包括在处理器134中，并且可执行存储器装置150的坏块管理。管理单元可发现包括在存储器装置150中的对于进一步使用处于令人不满意状况的坏存储块，并且对坏存储块执行坏块管理。当存储器装置150是闪速存储器，例如NAND闪速存储器时，由于NAND逻辑功能的特性，在写入操作期间，例如在编程操作期间，可能发生编程失败。在坏块管理期间，可将编程失败的存储块或坏存储块的数据编程到新存储块中。而且，由于编程失败导致的坏块使具有3D堆叠结构的存储器装置150的使用效率和存储器系统110的可靠性严重恶化，因此需要可靠的坏块管理。
图2是示出图1的存储器装置150的示意图。
参照图2，存储器装置150可包括多个存储块，例如，第0块210至第(N-1)块240。多个存储块210至240中的每一个可包括多个页面，例如2M个页面(2M页面)，本发明将不限于此。多个页面中的每一个可包括多个存储器单元，其中多个字线电联接到多个存储器单元。
而且，根据每个存储器单元中可存储或表达的位的数量，存储器装置150可包括如单层单元(SLC)存储块和多层单元(MLC)存储块的多个存储块。SLC存储块可包括利用每个能够存储1位数据的存储器单元实施的多个页面。MLC存储块可包括利用每个能够存储多位数据，例如，两位或更多位数据，的存储器单元实施的多个页面。包括利用每个能够存储3位数据的存储器单元实施的多个页面的MLC存储块可被定义为三层单元(TLC)存储块。
多个存储块210至240中的每一个可在写入操作期间存储从主机装置102提供的数据，并且可在读取操作期间将所存储的数据提供到主机102。
图3是示出存储器装置中的存储块的示例的电路图。
参照图3，存储器装置150的存储块330可包括被实现为存储器单元阵列并且分别联接到位线BL0至BLm-1的多个单元串340。每列的单元串340可包括至少一个漏极选择晶体管DST和至少一个源极选择晶体管SST。多个存储器单元或存储器单元晶体管MC0至MCn-1可串联地联接在选择晶体管DST和SST之间。各个存储器单元MC0至MCn-1可由每个存储多个位的数据信息的多层单元(MLC)构成。单元串340可分别电联接到对应的位线BL0至BLm-1。作为参考，在图3中，“DSL”可表示漏极选择线，“SSL”可表示源极选择线，“CSL”可表示共源线。
虽然图3示出了由NAND闪速存储器单元构成的存储块330作为示例，但是应当注意，根据本实施例的存储器装置150的存储块330不限于NAND闪速存储器，并且可由NOR闪速存储器、其中组合至少两种存储器单元的混合闪速存储器或者其中控制器内置在存储器芯片中的1-NAND闪速存储器实现。半导体装置的操作特性不仅可应用于其中电荷存储层由导电浮栅构成的闪速存储器装置，而且可应用于其中电荷存储层由介电层构成的电荷捕获闪存(CTF)。
存储器装置150的电压供应块310可根据操作模式来提供将被供应到各个字线的字线电压(例如编程电压、读取电压和通过电压)，以及提供将被供应到形成有存储器单元的体材料(bulk)(例如阱区)的电压。电压供应块310的电压生成操作可通过控制电路(未示出)的控制来执行。电压供应块310可生成多个可变读取电压以生成多个读取数据，响应于控制电路的控制来选择存储器单元阵列的存储块(或扇区)中的一个，选择所选择的存储块的字线中的一个，并且将字线电压提供给所选择的字线和未选择的字线。
存储器装置150的读取/写入电路320由控制电路控制，并且可根据操作模式用作读出放大器或写入驱动器。例如，在验证/正常读取操作的情况下，读取/写入电路320可用作用于从存储器单元阵列读取数据的读出放大器。此外，在编程操作的情况下，读取/写入电路320可用作根据将存储在存储器单元阵列中的数据来驱动位线的写入驱动器。在编程操作中，读取/写入电路320可从缓冲器(未示出)接收将写入存储器单元阵列中的数据，并且可根据输入的数据来驱动位线。为此，读取/写入电路320可包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器(PB)322、324和326，并且多个锁存器(未示出)可被包括在页面缓冲器322、324和326中的每一个中。
此外，存储器装置150可被实现为二维或三维存储器装置。如图4所示，在将存储器装置150实现为三维非易失性存储器装置的情况下，存储器装置150可包括多个存储块BLK0至BLKN-1。
图4是示出图2所示的存储器装置的存储块的框图，并且存储块BLK0至BLKN-1可被实现为三维结构(或垂直结构)。例如，各个存储块BLK0至BLKN-1可通过包括在第一至第三方向，例如，x轴方向、y轴方向和z轴方向上延伸的结构而被实现为三维结构。
包括在存储器装置150中的各个存储块BLK0至BLKN-1可包括在第二方向上延伸的多个NAND串。多个NAND串可设置在第一方向和第三方向上。每个NAND串可联接到位线、至少一个串选择线、至少一个接地选择线、多个字线、至少一个虚拟字线以及共源线，并且可包括多个晶体管结构。
也就是说，在存储器装置150的多个存储块BLK0至BLKN-1之中，各个存储块BLK0至BLKN-1可联接到多个位线、多个串选择线、多个接地选择线、多个字线、多个虚拟字线以及多个共源线，因此，可包括多个NAND串。此外，在各个存储块BLK0至BLKN-1中，多个NAND串可联接到一个位线，并且可在一个NAND串中实现多个晶体管。每个NAND串的串选择晶体管可联接到相应的位线，并且每个NAND串的接地选择晶体管可联接到共源线。可在每个NAND串的串选择晶体管和接地选择晶体管之间设置存储器单元。也就是说，在存储器装置150的多个存储块BLK0至BLKN-1中，可在存储块BLK0至BLKN-1中的每一个中实现多个存储器单元。
在下文中，将参照图5和图6详细描述关于根据本发明的实施例的存储器系统中的存储器装置150的数据处理。特别地，将描述关于存储器装置150的与从主机102接收的命令对应的命令数据处理操作。
图5是示出根据本发明的实施例的存储器系统的数据处理操作的图。在下文中，为便于解释，将作为示例描述在如下情况下的数据处理：在图1所示的存储器系统110中，在将与从主机102接收的命令对应的命令数据，例如，与写入命令对应的写入数据，存储在包括在控制器130的存储器144中的缓冲器/高速缓冲存储器中后，执行与从主机102接收的命令对应的命令操作。例如，将存储在缓冲器/高速缓冲存储器中的数据写入(即，编程)在包括在存储器装置150中的多个存储块中，然后被编程在存储器装置150中的数据被更新并被重新编程在存储器装置150中。
根据本实施例，为了方便起见，下面将作为示例描述控制器130在存储器系统110中执行数据处理操作，然而，应当注意的是，包括在控制器130中的处理器134可通过例如闪存转换层(FTL)来执行数据处理。而且，在本实施例中，控制器130可首先将与从主机102接收的写入命令对应的用户数据和元数据存储在包括在控制器130的存储器144中的缓冲器中。然后，控制器130将存储在缓冲器中的数据写入并存储在包括在存储器装置150中的多个存储块中的至少一个中，即，执行编程操作。
元数据可包括第一映射数据和第二映射数据。第一映射数据可以是对应于编程操作的存储在存储块中的数据的逻辑到物理信息(以下称为“逻辑信息”或L2P信息)。第二映射数据可以是物理到逻辑信息(以下称为“物理信息”或P2L信息)。而且，元数据可包括关于与从主机102接收的命令对应的命令数据的信息，关于与命令对应的命令操作的信息，关于将对其执行命令操作的存储器装置150的存储块的信息，以及关于与命令操作对应的映射数据的信息。换言之，元数据可包括除了与从主机102接收的命令对应的用户数据之外的所有剩余信息和数据。
在实施例中，在控制器130从主机102接收命令，例如，写入命令，的情况下，控制器130可将与写入命令对应的用户数据写入并存储在存储器装置150的至少一个第一存储块中，并将元数据写入并存储在存储器装置150的至少一个第二存储块中。至少一个第一存储块可不同于至少一个第二存储块。在该实施例的变型中，至少一个第一存储块和至少一个第二存储块可以是相同的。至少一个第一存储块和至少一个第二存储块中的每一个可以是开放或空闲存储块。开放存储块是被部分写入的存储块。空闲存储块是空块，即，其中没有写入任何数据(用户数据或元数据)的存储块。例如，空闲存储块可以是已经执行过擦除操作的存储块。
元数据可包括存储在存储块中的用户数据的逻辑地址和物理地址之间的映射信息，即第一映射数据，其包括其中记录逻辑信息的L2P映射表或L2P映射列表，以及包括其中存储用户数据的存储块的物理地址和逻辑地址之间的映射信息，即第二映射数据，其包括其中记录物理信息的P2L映射表或P2L映射列表。
在操作中，根据本发明的实施例，当从主机102接收到写入命令时，可将与写入命令对应的用户数据写入并存储在至少一个第一开放或空闲存储块中，并且可将元数据存储在至少一个第二开放或空闲存储块中，其中元数据包括存储在至少一个第一开放或空闲存储块中的用户数据的第一映射数据和第二映射数据。例如，用户数据的数据段和元数据的元段可存储在存储器装置150的至少一个第一开放或空闲存储块以及至少一个第二开放或空闲存储块中。例如，元数据的元段可以是映射数据的映射段，即第一映射数据的L2P段和第二映射数据的P2L段。优选地，控制器130可在将用户数据的数据段和元数据的元段存储在存储器装置150中之前，将它们存储在包括在控制器130中的存储器144中。特别地，当将用户数据的数据段存储在存储器装置150的至少一个第一开放存储块或空闲存储块中时，控制器130可生成和更新元段并将它们存储在存储器装置150的至少一个第二开放或空闲存储块中。例如，控制器可执行刷新操作。在下文中，将参照图5更详细地描述根据实施例的存储器系统中的数据处理操作。
参照图5，控制器130可将与从主机102接收的命令对应的数据，例如与写入命令对应的用户数据写入并存储在存储器装置150的存储块552、554、562和564中。进一步地，对应于对存储块552、554、562和564的写入操作，控制器130可生成和更新用户数据的元数据，然后将元数据写入并存储在存储器装置150的存储块552、554、562和564中。
控制器130还可生成和更新指示用户数据存储在包括在存储器装置150的存储块552、554、562和564中的页面中的信息，例如第一映射数据和第二映射数据，换言之，生成和更新第一映射数据的逻辑段，即L2P段，以及第二映射数据的物理段，即P2L段，然后执行刷新操作并将所更新的元段存储在存储器装置150和主机102的主存储器510中。具体地，控制器130通过刷新操作将映射数据的映射段，特别是L2P段，写入并存储在包括在存储器装置150的存储块552、554、562和564中的页面中，并且还将映射数据的映射段，特别是L2P段存储在包括在主机102中的主存储器510中，例如存储在主存储器510的统一存储器(UM)区域512中。在实施例中，主存储器510可包括易失性存储器。例如，主存储器510可以是DRAM、SDRAM、DDRSDRAM(双倍数据速率SDRAM)、LPDDR SDRAM(低功率DDRRAM)和GRAM。在实施例中，主存储器510可以是DRAM。
控制器130可将与从主机102接收的写入命令对应的用户数据缓存和缓冲在包括在控制器130的存储器144中的第一缓冲器520中，即将用户数据的数据段522存储在用作数据缓冲器/高速缓冲存储器的第一缓冲器520中，然后将存储在第一缓冲器520中的数据段522写入并存储在包括在存储器装置150的存储块552、554、562和564中的页面中。
当与从主机102接收的写入命令对应的用户数据的数据段522被写入并存储在包括在存储器装置150的存储块552、554、562和564中的页面中时，控制器130可生成并更新第一映射数据和第二映射数据，并将它们存储在包括在控制器130的存储器144中的第二缓冲器530中，即，将用户数据的包括第一映射数据的L2P段和第二映射数据的P2L段的元段532存储在用作映射缓冲器/高速缓冲存储器的第二缓冲器530中。在这点上，如上所述，第一映射数据的L2P段和第二映射数据的P2L段可被存储在控制器130的存储器144的第二缓冲器530中，或者第一映射数据的L2P段的映射列表和第二映射数据的P2L段的映射列表可被存储在第二缓冲器530中。
另外，控制器130可通过刷新操作将存储在第二缓冲器530中的元段532，例如第一映射数据的L2P段和第二映射数据的P2L段，写入并存储在包括在存储器装置150的存储块552、554、562和564中的页面中。此外，控制器130可通过刷新操作将存储在第二缓冲器530中的元段532，例如第一映射数据的L2P段和第二映射数据的P2L段，写入并存储在包括在主机102中的主存储器510的UM区域512中。
在本实施例中，作为示例，描述了如下情况：用户数据的数据段522和包括第一映射数据的L2P段和第二映射数据的P2L段的元段532被存储在存储器装置150的存储块552、554、562和564中的不同存储块中。例如，存储块552、554、562和564可被划分为数据存储块和映射存储块，使得数据段522存储在数据存储块中，元段532(包括第一映射数据的L2P段和第二映射数据的P2L段)存储在映射存储块中。然而，应当理解的是，在该实施例的变型中，用户数据的数据段522和元段532可存储在存储器装置150的存储块552、554、562和564中的相同存储块中，即，没有将存储块划分为数据存储块和映射存储块。
存储器装置150可包括多个存储器管芯。每个存储器管芯可包括多个平面(plane)，并且每个平面可包括多个存储块，例如，如上面参照图2所描述的，N个块Block0、Block1……BlockN-1，每个存储块包括多个页面，例如2M个页面(2M页面)。存储器装置150的多个存储器管芯中的任意存储器管芯可联接到同一通道。
如上所述，图5所示的根据实施例的控制器130可将与从主机102接收的A写入命令对应的用户数据的数据段存储在包括在控制器130的存储器144中的第一缓冲器520中，并通过与写入命令对应的编程操作，将存储在第一缓冲器520中的数据段写入并存储在存储器装置150的存储块中，例如写入并存储在包括在存储块0 552中的页面中。在这点上，通过控制器130的编程操作，可将存储在第一缓冲器520中的数据段522写入并存储在包括在存储块0 552中的页面中，例如从页面0开始。
此外，当通过编程操作将存储在第一缓冲器520中的数据段522写入并存储在包括在存储块0 552中的页面中时，根据本实施例的控制器130可对应于将数据段522存储在存储块0 552中，换言之，对应于编程操作，而生成和更新元数据。更具体地，控制器130可生成和更新元数据的元段532，并将元段532存储在包括在控制器130的存储器144中的第二缓冲器530中。如上所述，元段532可包括存储在存储块0 552中的数据段522的第一映射数据和第二映射数据的映射段，即L2P段和P2L段。
控制器130可通过刷新操作将存储在第二缓冲器530中的元段532写入并存储在存储器装置150的存储块中，例如写入并存储在包括在存储块1 554中的页面中，并且还将元段532存储在包括在主机102的主存储器510中的UM区域512中。也就是说，通过控制器130的刷新操作，存储在第二缓冲器530中的元段532可被存储在包括在存储块1554中的页面中，例如从页面0开始，并且还可被存储在包括在主机102中的主存储器510的UM区域512中。特别地，控制器130可执行将存储在第二缓冲器530中的元段532存储在存储器装置150的存储块1554中的第一刷新操作，以及将元段532存储在主机102的主存储器510中的第二刷新操作，换言之，对存储在第二缓冲器530中的元段532执行双重刷新操作。因此，存储在第二缓冲器530中的元段532可分别存储在包括在存储器装置150的存储块1 554中的页面中和包括在主机102的主存储器510中的UM区域512中。
在这点上，如上所述，控制器130可对应于存储器装置150中的程序尺寸(programsize)通过第一刷新操作来将存储在第二缓冲器530中的元段532存储在包括在存储器装置150中的存储块中的至少一个中。例如，控制器130可通过第一刷新操作以页面为基础，例如，以从页面0开始的顺序，来将存储在第二缓冲器530中的元段532存储在包括在存储块1554中的页面中，或者可以多平面为基础、以多存储器管芯为基础或以多通道为基础来将段532存储在例如包括第一存储块和第二存储块的超级存储块的多个存储块的页面中。
在这点上，对应于存储器装置150中的程序尺寸，控制器130可通过编程操作来将存储在第一缓冲器520中的数据段522以页面为基础存储在包括在存储块0 552中的页面中，或者以多平面为基础、以多存储器管芯为基础或以多通道为基础存储在包括至少两个存储块的超级存储块的页面中。因此，存储在第二缓冲器530中的元段532可以多平面为基础、以多存储器管芯为基础或以多通道为基础通过第一刷新操作而被存储。
超级存储块的每个可包括多个存储块，例如至少第一存储块和第二存储块。在第一存储块是包括在多个存储器管芯中的第一存储器管芯的第一平面中的任意存储块的情况下，第二存储块可以是包括在第一存储器管芯的第一平面中的另一个任意存储块、可以是包括在第一存储器管芯的第二平面中的任意存储块、或者可以是包括在多个存储器管芯中的第二存储器管芯的多个平面中的任意存储块。也就是说，第二存储块可以是包括在与第一存储块的存储器管芯和平面相同的存储器管芯和平面中的存储块、可以是包括在与第一存储块的存储器管芯相同的存储器管芯的不同平面中的存储块、或者可以是包括在与第一存储块的存储器管芯不同的存储器管芯中的存储块。此外，如上所述，每个超级存储块可包括两个或更多个存储块。每个超级存储块中的存储块可以是包括在相同存储器管芯的相同平面中的存储块、可以是包括在相同存储器管芯的不同平面中的存储块、或者可以是包括在不同存储器管芯中的存储块。
对应于元段532通过第一刷新操作被存储在存储器装置150的存储块中的尺寸，控制器130可将存储在第二缓冲器530中的元段532存储在包括在主机102中的主存储器510的UM区域512中。也就是说，控制器130可在存储元段532的操作中，使元段532通过第一刷新操作被存储在存储器装置150中的尺寸与元段532通过第二刷新操作被存储在主机102中的尺寸彼此相同。例如，如上所述，当以页面为基础、以多平面为基础、以多存储器管芯为基础或以多通道为基础通过第一刷新操作将元段532存储在存储器装置150中时，以页面为基础、以多平面为基础、以多存储器管芯为基础或以多通道为基础通过第二刷新操作将元段532存储在包括在主机102中的主存储器510的UM区域512中。
在图5的实施例中，除了主存储器510之外，主机102可包括其中存储用于主机102的系统，例如文件系统或操作系统，的数据、程序信息等的系统存储器500。例如，主存储器510可以是当利用存储器系统110执行命令操作时数据存储在其中的数据存储器或缓冲存储器。如图5所示，主存储器510可进一步包含UM 512。如上所述，在元段532已经被存储在控制器130的第二缓冲器530中之后，其可通过控制器130的刷新操作被存储在包括在主机102的主存储器510中的UM区域512中，并且还可被存储在存储器装置150的存储块的至少一个开放或空闲存储块中。刷新操作可以是双重刷新操作，其表示可包括第一刷新操作和第二刷新操作，其中第一刷新操作包括在元段532已经被存储在控制器130的存储器的第二缓冲器530中之后，将其存储到存储器装置150的至少一个存储块中，以及第二刷新操作包括在元段532已经被存储在控制器130的存储器的第二缓冲器530中之后，将其存储到主机102的UM 512中。
另外，如上所述，在通过编程操作将存储在第一缓冲器520中的数据段522写入并存储在包括在存储器装置150的存储块0 552中的页面中之后，从主机102重新接收到写入命令并重新执行对存储在存储块0 552的页面中的数据段的命令操作，即，编程操作，的情况下，根据本实施例的控制器130可将与写入命令对应的数据段522存储在第一缓冲器520中，并将存储在第一缓冲器520中的数据段522写入并存储在存储器装置150的存储块中，例如，存储块0 552的其它页面或包括在存储块2 562中的页面中。以下，为便于解释，作为示例，将对如下情况进行详细描述：通过与从主机102接收的写入命令对应的编程操作，特别是程序更新操作，将存储在存储块0 552的页面中的数据段存储在存储块2 562的页面中。
因此，控制器130可以首先将与从主机102接收的写入命令对应的数据段522存储在第一缓冲器520中。控制器130然后可通过程序更新操作将存储在第一缓冲器520中的数据段522写入并存储在包括在存储器装置150的存储块2 562中的页面中，例如从存储块2562的页面0开始。在这点上，由于通过程序更新操作将存储在存储块0 552的页面中的数据段存储在存储块2 562的页面中，所以存储在存储块0 552的页面中的数据段变为无效数据段，并且存储在存储块2 562的页面中的数据段变为有效数据段。
由于通过程序更新操作，将存储在控制器130的第一缓冲器520中的数据段522存储在存储块2 562的页面中，特别是将存储在存储块0 552的页面中的数据段存储在存储块2 562的页面中，所以控制器130还可执行更新存储在存储块2 562的页面中的数据段的元数据的操作。特别地，控制器130还可执行更新第一映射数据的操作。也就是说，控制器130可执行更新元数据的操作，其中元数据对应于将存储在存储块0 552的页面中的数据段存储在存储块2 562的页面中的操作，并且可将对应于程序更新操作的数据段的元段加载到控制器130的第二缓冲器530上，特别是将包括在元段中的映射段之中的L2P段加载到控制器130的第二缓冲器530上。
然后，由于如上所述，与将存储在第一缓冲器520中的数据段522存储在存储块0552的页面中的操作对应的元段532通过刷新操作被存储在包括在主机102的主存储器510中的UM区域512中，所以在执行更新元数据的操作的情况下，控制器130可将存储在主机102的主存储器510的UM区域512中的元段514加载到控制器130的第二缓冲器530上。也就是说，在执行更新对应于程序更新操作的数据段的元数据的操作的情况下，控制器130可将来自包括在主机102中的主存储器510的UM区域512的元数据的元段514加载到包括在控制器130中的存储器144的第二缓冲器530上。
控制器130可更新从包括在主机102中的主存储器510的UM区域512加载到包括在控制器130中的存储器144的第二缓冲器530上的元段532，然后通过双重刷新操作将所更新的元段532存储在存储器装置150的存储块中，例如存储在存储块1 554的其它页面或存储块3 564的页面中，以及存储在包括在主机102中的主存储器510的UM区域512中。
此外，在如上所述程序更新操作已经被执行之后，在执行更新对应于程序更新操作的元数据的操作，特别是更新第一映射数据的操作之前，在存储器系统110和主机102中发生断电的情况下，特别是在将对应于程序更新操作的数据段的元段加载到控制器130的第二缓冲器530上的操作期间发生突然断电的情况下，控制器130可当存储器系统110和主机102通电时，将存储在存储器装置150的存储块中的元段加载到控制器130的第二缓冲器530上。
换言之，当在更新元数据的操作期间已经断电的存储器系统110和主机102被再次通电时，控制器130可执行更新元数据的操作，其中元数据对应于将存储在存储块0 522的页面中的数据段存储在存储块2562的页面中的操作，即对应于程序更新操作，并可将对应于程序更新操作的数据段的元段从存储器装置150的存储块1加载到控制器130的第二缓冲器530上，特别是将包括在元段中的映射段之中的L2P段加载到控制器130的第二缓冲器530上。
在如上所述，当通过刷新操作将元段532存储在存储块1 554的页面中时，其中元段532与将存储在第一缓冲器520中的数据段522存储在存储块0 552的页面中的操作对应，控制器130执行更新元数据的操作的情况下，控制器130可将存储在存储块1 554的页面中的元段加载到控制器130的第二缓冲器530上。也就是说，在执行更新与程序更新操作对应的数据段的元数据的操作期间发生断电的情况下，由于元段514不存在于包括在主机102中的主存储器510的UM区域512中，所以控制器130可将元数据的元段从存储器装置150的存储块，例如，从存储块1 554的页面，加载到包括在控制器130中的存储器144的第二缓冲器530上。
控制器130可更新从包括在存储器装置150中的存储块1 554的页面加载到包括在控制器130中的存储器144的第二缓冲器530上的元段532，然后通过双重刷新操作将所更新的元段532存储在存储器装置150的存储块中，例如存储在存储块1 554的其它页面或存储块3 564的页面中，以及存储在包括在主机102中的主存储器510的UM区域512中。
在根据本实施例的存储器系统中，通过命令操作，例如，编程操作，与从主机102接收的命令对应的用户数据可被存储在包括在存储器装置150中的存储块中。此外，在生成和更新与命令操作对应的元数据之后，可通过双重刷新操作将元数据存储在存储器装置150的存储块中以及主机102的主存储器510中，特别是存储在UM区域512中。在将元数据加载到控制器130上以对元数据执行更新操作的情况下，可将存储在主机102的主存储器510中的元数据加载到控制器130上。在这种情况下，由于元数据从主机102的主存储器510被加载到控制器130上，所以元数据可被快速地加载到控制器130上，因此可对元数据快速地执行更新操作。在下文中，将参照图6更详细地描述在根据本实施例的存储器系统中处理数据的操作。
图6是根据本发明的实施例的在存储器系统中处理数据的操作进程的流程图。
参照图6，在存储器系统中，在步骤610中，在从主机102接收到写入命令的情况下，存储器系统可将与所接收的写入命令对应的用户数据写入在存储器系统的存储器装置150中。更具体地，如前所述，写入操作(也称为编程操作)可包括首先将用于写入操作的用户数据的数据段存储在存储器系统的控制器130的存储器144中，特别是存储在包括在存储器144中的第一缓冲器520中，然后，可将存储在第一缓冲器520中的数据段写入并存储在存储器装置150的至少一个第一开放或空闲存储块中。
该操作可进一步包括，在步骤620中，对应于将用户数据存储在存储器装置150的至少第一开放或空闲存储块中，生成和更新用户数据的元数据，特别是映射数据。
该操作进一步包括，在步骤630中，写入元数据(所更新的元数据)。更具体地，写入元数据的步骤630可包括首先将元数据存储在控制器130的存储器144中。特别地，包括所生成和更新的映射数据的元数据的元段可存储在包括在存储器144中的第二缓冲器530中。然后，可通过刷新操作将存储在第二缓冲器530中的元段存储在存储器装置150的至少一个第二存储块中，并且还存储在主机102的主存储器中，特别是存储在主存储器的UM区域中。刷新操作可以是双重刷新操作。至少一个第一存储块和第二存储块可不同。至少一个第一存储块和第二存储块可相同。
上面已经参照图5提供了对上述操作的步骤的详细描述，包括在执行与从主机接收的命令对应的命令操作的情况下，存储命令操作的用户数据的数据段和元数据的元段的操作，特别是通过双重刷新操作将元数据的元段存储在存储器装置的存储块和主机的主存储器中的操作，以及将元数据更新操作的元数据的元段加载到控制器上的操作，特别是加载存储在主机的主存储器中的元段或者由于断电而加载存储在存储器装置的存储块中的元段的操作；因此，将省略其进一步的详细描述。
在下文中，将参照图7至图12，对根据本发明的各个实施例的采用存储器系统的各种电子装置进行详细描述。
图7是示出包括根据实施例的存储器系统的数据处理系统的图。图7是示出根据本发明的实施例的存储卡系统的图。
参照图7，存储卡系统6100包括存储器控制器6120、存储器装置6130和连接器6110。
详细地，存储器控制器6120可与存储器装置6130连接，并且可访问存储器装置6130。在一些实施例中，存储器装置6130可利用非易失性存储器(NVM)来实施。例如，存储器控制器6120可控制对存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可提供存储器装置6130与主机(未示出)之间的接口，并且可驱动用于控制存储器装置6130的固件。例如，存储器控制器6120可对应于上面参照图1描述的存储器系统110中的控制器130，并且存储器装置6130可对应于上面参照图1描述的存储器系统110中的存储器装置150。
因此，存储器控制器6120可包括诸如如图1所示的随机存取存储器(RAM)、处理单元、主机接口、存储器接口和错误校正单元的组件。
存储器控制器6120可通过连接器6110与外部装置(例如，上面参照图1描述的主机102)通信。例如，如上面参照图1所述，存储器控制器6120可配置为通过诸如以下的各种通信协议中的至少一种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、火线、通用闪速存储器(UFS)、无线保真(WI-FI)以及蓝牙。因此，根据实施例的存储器系统和数据处理系统可应用于有线/无线电子设备，例如，移动电子设备。
存储器装置6130可利用非易失性存储器来实施。例如，存储器装置6130可利用诸如以下的各种非易失性存储器装置来实施：电可擦除可编程ROM(EPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)以及自旋转移力矩磁性RAM(STT-MRAM)。
存储器控制器6120和存储器装置6130可集成到单个半导体装置中。例如，存储器控制器6120和存储器装置6130可通过集成到单个半导体装置中来构造固态驱动器(SSD)。存储器控制器6120和存储器装置6130可构造诸如以下的存储卡：PC卡(PCMCIA：个人计算机存储卡国际协会)、标准闪存卡(CF)、智能媒体卡(SM和SMC)、记忆棒、多媒体卡(MMC、RS-MMC、MMC微型和eMMC)、SD卡(例如，SD、迷你SD、微型SD和SDHC)以及通用闪速存储器(UFS)。
图8是示出根据本发明的实施例的数据处理系统的框图。
参照图8，数据处理系统6200包括：存储器装置6230，其可利用至少一个非易失性存储器(NVM)实施；以及存储器控制器6220，其用于控制存储器装置6230。如上面参照图1所描述的，数据处理系统6200可以是诸如存储卡(例如，CF、SD和微型SD)的存储介质。存储器装置6230可对应于上面参照图1描述的存储器系统110中的存储器装置150，并且存储器控制器6220可对应于上面参照图1描述的存储器系统110中的控制器130。
存储器控制器6220可响应于从主机6210接收的请求来控制对存储器装置6230的操作，包括读取操作、写入操作和擦除操作。存储器控制器6220可包括中央处理单元(CPU)6221、作为缓冲存储器的随机存取存储器(RAM)6222、错误校正码(ECC)电路6223、主机接口6224以及作为存储器接口的NVM接口6225，其全部经由内部总线联接。
CPU 6221可控制对存储器装置6230的操作，诸如读取、写入、文件系统管理、坏页面管理等。RAM 6222可根据CPU 6221的控制来操作，并且可用作工作存储器、缓冲存储器、高速缓冲存储器等。在RAM 6222被用作工作存储器的情况下，由CPU 6221处理的数据临时存储在RAM 6222中。在RAM 6222被用作缓冲存储器的情况下，RAM 6222用于缓冲将从主机6210传输到存储器装置6230或从存储器装置6230传输到主机6210的数据。在RAM 6222被用作高速缓冲存储器的情况下，RAM 6222可用于使具有低速的存储器装置6230能够以高速操作。
ECC电路6223对应于上面参照图1描述的控制器130的ECC单元138。如上参照图1所述的，ECC电路6223可生成用于校正从存储器装置6230接收的数据中的失效位或错误位的错误校正码(ECC)。ECC电路6223可对待提供给存储器装置6230的数据执行错误校正编码，并且可生成添加有奇偶校验位的数据。奇偶校验位可存储在存储器装置6230中。ECC电路6223可对从存储器装置6230输出的数据执行错误校正解码。此时，ECC电路6223可通过使用奇偶校验位来校正错误。例如，如上参照图1所述，ECC电路6223可通过使用诸如以下的各种编码调制来校正错误：低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(BCH)码、turbo码、里德-所罗门(RS)码、卷积码、递归系统码(RSC)、网格编码调制(TCM)以及分组编码调制(BCM)。
存储器控制器6220通过主机接口6224向主机6210传输数据以及从主机6210接收数据，并且通过NVM接口6225向存储器装置6230传输数据以及从存储器装置6230接收数据。主机接口6224可通过诸如以下的各种接口协议中的至少一种与主机6210连接：并行高级技术附件(PATA)总线、串行高级技术附件(SATA)总线、小型计算机系统接口(SCSI)、通用串行总线(USB)、高速外围组件互连(PCIe)或NAND接口。进一步地，由于诸如无线保真(WI-FI)或长期演进(LTE)的无线通信功能或移动通信协议被实现，因此存储器控制器6220可通过与诸如主机6210的外部装置或除主机6210之外的另一外部装置连接来发送和接收数据。特别地，由于存储器控制器6220配置为通过各种通信协议中的至少一种与外部装置通信，因此根据实施例的存储器系统和数据处理系统可应用于有线/无线电子设备，例如，移动电子设备。
图9是示出根据本发明的实施例的固态驱动器(SSD)的框图。
参照图9，SSD 6300可包括存储器装置6340和控制器6320，其中存储器装置6340可包括多个非易失性存储器NVM。控制器6320可对应于上面参照图1描述的存储器系统110中的控制器130，并且存储器装置6340可对应于上面参照图1描述的存储器系统110中的存储器装置150。
详细地，控制器6320可通过多个通道CH1、CH2、CH3……CHi与存储器装置6340连接。控制器6320可包括经由内部总线联接的处理器6321、缓冲存储器6325、错误校正码(ECC)电路6322、主机接口6324和作为存储器接口的非易失性存储器(NVM)接口6326。
缓冲存储器6325临时存储从主机6310接收的数据或从包括在存储器装置6340中的多个非易失性存储器NVM接收的数据，或者临时存储多个非易失性存储器NVM的元数据。例如，元数据可包括含有映射表的映射数据。缓冲存储器6325可利用易失性存储器或非易失性存储器来实施，其中易失性存储器诸如但不限于动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、双倍数据速率(DDR)SDRAM、低功率双倍数据速率(LPDDR)SDRAM以及图形随机存取存储器(GRAM)，非易失性存储器诸如但不限于铁电随机存取存储器(FRAM)、电阻式随机存取存储器(ReRAM)、自旋转移力矩磁性随机存取存储器(STT-MRAM)以及相变随机存取存储器(PRAM)。虽然为便于解释在图9中示出了缓冲存储器6325设置在控制器6320内部，但是应当注意的是，缓冲存储器6325可设置在控制器6320外部。
ECC电路6322在编程操作中计算将被编程在存储器装置6340中的数据的错误校正码值，在读取操作中基于错误校正码值对从存储器装置6340读取的数据执行错误校正操作，并且在对失效数据的恢复操作中对从存储器装置6340恢复的数据执行错误校正操作。
主机接口6324提供关于诸如主机6310的外部装置的接口功能。非易失性存储器接口6326提供关于存储器装置6340的接口功能，存储器装置6340通过多个通道CH1、CH2、CH3……Chi被连接。
由于每个应用上面参照图1描述的存储器系统110的多个SSD 6300被使用，因此可实施诸如独立磁盘冗余阵列(RAID)系统的数据处理系统。在RAID系统中，可包括多个SSD6300和用于控制多个SSD 6300的RAID控制器。在通过从主机6310接收写入命令来执行编程操作的情况下，RAID控制器可响应于从主机6310接收的写入命令的RAID级别信息，在多个RAID级别(例如，多个SSD 6300)之中选择至少一个存储器系统(例如，至少一个SSD 6300)，并且可向所选择的SSD 6300输出对应于写入命令的数据。在通过从主机6310接收读取命令来执行读取操作的情况下，RAID控制器可响应于从主机6310接收的写入命令的RAID级别信息，在多个RAID级别(例如，多个SSD 6300)之中选择至少一个存储器系统(例如，至少一个SSD 6300)，并且可将从所选择的SSD 6300输出的数据提供至主机6310。
图10是示出包括根据本发明的实施例的存储器系统的数据处理系统的另一示例的图。图10是示意性示出根据本发明的实施例的嵌入式多媒体卡(eMMC)的框图。
参照图10，eMMC 6400包括利用至少一个NAND闪速存储器来实施的存储器装置6440和控制器6430。控制器6430可对应于上面参照图1描述的存储器系统110中的控制器130，并且存储器装置6440可对应于上面参照图1描述的存储器系统110中的存储器装置150。
详细地，控制器6430可通过多个通道与存储器装置6440连接。控制器6430可包括核心(core)6432、主机接口6431和诸如NAND接口6433的存储器接口。
核心6432可控制eMMC 6400的操作。主机接口6431可提供控制器6430和主机6410之间的接口功能。NAND接口6433可提供存储器装置6440和控制器6430之间的接口功能。例如，主机接口6431可以是诸如上面参照图1所述的MMC接口的并行接口，或者是诸如超高速等级1(UHS-I)/UHS等级2(UHS-II)和通用闪速存储器(UFS)接口的串行接口。
图11是示出包括根据本发明的实施例的存储器系统的数据处理系统的另一示例的图。图11是示出根据本发明的实施例的通用闪速存储器(UFS)的框图。
参照图11，UFS系统6500可包括UFS主机6510、多个UFS装置6520和6530、嵌入式UFS装置6540和可移除UFS卡6550。UFS主机6510可以是有线/无线电子设备,例如移动电子设备，的应用处理器。
UFS主机6510、UFS装置6520和6530、嵌入式UFS装置6540和可移除UFS卡6550可分别通过UFS协议与诸如有线/无线电子设备(例如，移动电子设备)的外部装置通信。例如，UFS装置6520和6530、嵌入式UFS装置6540和可移除UFS卡6550可利用上面参照图1描述的存储器系统110被实施为上面参照图7描述的存储卡系统6100。嵌入式UFS装置6540和可移除UFS卡6550可通过除UFS协议之外的另一协议通信。例如，嵌入式UFS装置6540和可移除UFS卡6550可通过诸如但不限于以下的各种卡协议进行通信：USB闪存驱动器(UFD)、多媒体卡(MMC)、安全数字(SD)、迷你SD和微型SD。
图12是示出包括根据本发明的实施例的存储器系统的数据处理系统的示例的图。图12是示意性示出根据本发明的实施例的包括存储器系统的用户系统的框图。
参照图12，用户系统6600可包括应用处理器6630、存储器模块6620、网络模块6640、存储模块6650和用户接口6610。
应用处理器6630可驱动包括在用户系统6600中的组件和操作系统(OS)。例如，应用处理器6630可包括用于控制包括在用户系统6600中的组件的控制器、接口、图形引擎等。应用处理器6630可通过片上系统(SoC)提供。
存储器模块6620可作为用户系统6600的主存储器、工作存储器、缓冲存储器或高速缓冲存储器操作。存储器模块6620可包括诸如动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、双倍数据速率(DDR)SDRAM、DDR2SDRAM、DDR3SDRAM、低功率双倍数据速率(LPDDR)SDRAM、LPDDR2SDRAM和LPDDR3SDRAM的易失性随机存取存储器，或诸如相变随机存取存储器(PRAM)、电阻式随机存取存储器(ReRAM)、磁性随机存取存储器(MRAM)和铁电随机存取存储器(FRAM)的非易失性随机存取存储器。例如，应用处理器6630和存储器模块6620可通过基于堆叠封装(POP)被封装来安装。
网络模块6640可与外部装置通信。例如，网络模块6640不仅可支持有线通信，而且可支持诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、全球微波接入互操作性(WiMAX)、无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显示器(WI-DI)等的各种无线通信，并且因此可与例如移动电子设备的有线/无线电子设备通信。根据这一事实，根据实施例的存储器系统和数据处理系统可应用于有线/无线电子设备。网络模块6640可包括在应用处理器6630中。
存储模块6650可存储诸如从应用处理器6630接收的数据的数据，并将存储在其中的数据传输到应用处理器6630。存储模块6650可由诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(ReRAM)、NAND闪速存储器、NOR闪速存储器以及三维NAND闪速存储器的非易失性半导体存储器装置来实现。存储模块6650可被设置为诸如用户系统6600的存储卡和外部驱动器的可移除存储介质。例如，存储模块6650可对应于上面参照图1描述的存储器系统110，并且可利用上面参照图9至图11描述的SSD、eMMC和UFS来实施。
用户接口6610可包括用于将数据或命令输入到应用处理器6630或者用于将数据输出到外部装置的接口。例如，用户接口6610可包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口，以及诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、发光二极管(LED)、扬声器和电动机的用户输出接口。
在根据实施例的将上面参照图1描述的存储器系统110应用于用户系统6600的移动电子设备的情况下，如上所述，应用处理器6630可控制移动电子设备的操作，并且作为通信模块的网络模块6640可控制与外部装置的有线/无线通信。作为移动电子设备的显示/触摸模块的用户接口6610显示由应用处理器6630处理的数据或者支持来自触摸面板的数据的输入。
根据本发明的各个实施例的存储器系统及其操作方法不太复杂，表现出较少的性能退化，并且提高了存储器装置的使用效率，从而关于存储器装置更快速且稳定地处理数据。
虽然为了说明的目的已经描述了各种实施例，但是对于本领域技术人员将显而易见的是，在不脱离如权利要求中所限定的本发明的精神和范围的情况下，可进行各种改变和修改。

Claims (18)

1.一种存储器系统，其包括：
存储器装置，其包括多个页面、多个存储块、多个平面以及多个存储器管芯，其中所述多个页面包括联接到多个字线的多个存储器单元并且数据存储在所述多个页面中，所述页面包括在所述多个存储块中，所述多个平面包括所述存储块，并且所述平面包括在所述多个存储器管芯中；以及
控制器，其包括第一存储器，所述控制器配置为执行命令操作以将用于所述命令操作的用户数据的数据段存储在所述存储块中，以及将用于所述命令操作的元数据的元段存储在所述存储块和包括在主机中的第二存储器中，
其中所述控制器通过双重刷新操作将用于所述命令操作的所述元数据的元段存储在所述存储块和所述第二存储器的统一存储器区域即UM区域中。
2.根据权利要求1所述的存储器系统，所述控制器将存储在所述第二存储器的UM区域中的元段加载到所述第一存储器上，并执行对所述元数据的更新操作。
3.根据权利要求2所述的存储器系统，其中，在已经执行所述双重刷新操作之后，在所述主机和所述存储器系统中发生断电的情况下，所述控制器当所述存储器系统改变为通电状态时，将元段从所述存储块加载到所述第一存储器上并执行对所述元数据的更新操作。
4.根据权利要求1所述的存储器系统，其中所述控制器通过所述命令操作的编程操作将所述数据段存储在包括在所述存储块之中的第一存储块和第二存储块中的页面中。
5.根据权利要求4所述的存储器系统，其中对应于所述编程操作的尺寸，所述控制器分别将所述元段存储在所述第一存储块和所述第二存储块的页面以及所述第二存储器的UM区域中。
6.根据权利要求5所述的存储器系统，其中对应于所述编程操作的尺寸，所述控制器以页面为基础、以多平面为基础、以多存储器管芯为基础或以多通道为基础来存储所述元段的每个。
7.根据权利要求5所述的存储器系统，其中所述第一存储块是包括在所述存储器管芯之中的第一存储器管芯的第一平面中的存储块之中的任意存储块。
8.根据权利要求7所述的存储器系统，其中所述第二存储块是包括在所述存储器管芯之中的所述第一存储器管芯的第一平面中的所述存储块之中的不同于所述任意存储块的另一个任意存储块和包括在所述第一存储器管芯的第二平面中的存储块之中的任意存储块中的至少一个。
9.根据权利要求7所述的存储器系统，其中所述第二存储块是包括在所述存储器管芯之中的第二存储器管芯的多个平面中的存储块之中的任意存储块。
10.一种存储器系统的操作方法，其包括：
针对多个页面从主机接收命令，其中所述多个页面包括在存储器装置的多个存储块的每个中，并且所述多个页面包括联接到多个字线的多个存储器单元；
在所述存储器装置的控制器和所述存储块之间执行对应于所述命令的命令操作，其中所述存储块包括在所述存储器装置中包括的多个存储器管芯中的多个平面中；以及
将用于所述命令操作的用户数据的数据段存储在所述存储块中，并将用于所述命令操作的元数据的元段存储在所述存储块和包括在所述主机中的第二存储器中，
其中存储所述元段包括通过双重刷新操作将用于所述命令操作的所述元段存储在所述存储块和所述第二存储器的统一存储器区域即UM区域中。
11.根据权利要求10所述的操作方法，其进一步包括：
将存储在所述第二存储器的UM区域中的所述元段加载到包括在所述存储器装置的控制器中的第一存储器上，并执行对所述元数据的更新操作。
12.根据权利要求11所述的操作方法，其进一步包括：
当在已经执行所述双重刷新操作之后，在所述主机和所述存储器系统中已经发生断电之后，所述存储器系统改变为通电状态时，将所述元段从所述存储块加载到所述第一存储器上并执行对所述元数据的更新操作。
13.根据权利要求10所述的操作方法，其中存储所述数据段包括通过所述命令操作的编程操作来将所述数据段存储在包括在所述存储块之中的第一存储块和第二存储块中的页面中。
14.根据权利要求13所述的操作方法，其中存储所述元段包括对应于所述编程操作的尺寸，分别将所述元段存储在所述第一存储块和所述第二存储块的页面以及所述第二存储器的UM区域中。
15.根据权利要求14所述的操作方法，其中存储所述元段包括对应于所述编程操作的尺寸，以页面为基础、以多平面为基础、以多存储器管芯为基础或以多通道为基础来存储所述元段的每个。
16.根据权利要求14所述的操作方法，其中所述第一存储块是包括在所述存储器管芯之中的第一存储器管芯的第一平面中的存储块之中的任意存储块。
17.根据权利要求16所述的操作方法，其中所述第二存储块是包括在所述存储器管芯之中的所述第一存储器管芯的第一平面中的所述存储块之中的不同于所述任意存储块的另一个任意存储块和包括在所述第一存储器管芯的第二平面中的存储块之中的任意存储块中的至少一个。
18.根据权利要求16所述的操作方法，其中所述第二存储块是包括在所述存储器管芯之中的第二存储器管芯的多个平面中的存储块之中的任意存储块。
CN201710204229.0A 2016-06-30 2017-03-30 存储器系统及其操作方法 Active CN107562649B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160082771A KR102651425B1 (ko) 2016-06-30 2016-06-30 메모리 시스템 및 메모리 시스템의 동작 방법
KR10-2016-0082771 2016-06-30

Publications (2)

Publication Number Publication Date
CN107562649A CN107562649A (zh) 2018-01-09
CN107562649B true CN107562649B (zh) 2021-02-02

Family

ID=60807532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710204229.0A Active CN107562649B (zh) 2016-06-30 2017-03-30 存储器系统及其操作方法

Country Status (3)

Country Link
US (1) US9927994B2 (zh)
KR (1) KR102651425B1 (zh)
CN (1) CN107562649B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180111157A (ko) * 2017-03-31 2018-10-11 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작 방법
KR20190106228A (ko) * 2018-03-08 2019-09-18 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102559528B1 (ko) * 2018-03-20 2023-07-26 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR20190113443A (ko) * 2018-03-28 2019-10-08 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN110459256A (zh) 2018-05-08 2019-11-15 美光科技公司 动态p2l异步功率损耗降低
KR102605205B1 (ko) * 2018-07-25 2023-11-24 에스케이하이닉스 주식회사 메모리 장치 및 프로세싱 시스템
CN109002265B (zh) * 2018-07-26 2021-12-17 浪潮电子信息产业股份有限公司 一种数据处理的方法以及相关装置
CN110781098B (zh) * 2018-07-31 2023-03-28 爱思开海力士有限公司 用于彼此接合多个存储器系统的设备和方法
US11249919B2 (en) 2018-07-31 2022-02-15 SK Hynix Inc. Apparatus and method for managing meta data for engagement of plural memory system to store data
US11157207B2 (en) 2018-07-31 2021-10-26 SK Hynix Inc. Apparatus and method for engaging plural memory system with each other to store data
KR20200076923A (ko) * 2018-12-20 2020-06-30 에스케이하이닉스 주식회사 저장 장치, 컨트롤러 및 저장 장치의 동작 방법
KR20200087487A (ko) * 2019-01-11 2020-07-21 에스케이하이닉스 주식회사 메모리 시스템에서의 유효 데이터 체크 방법 및 장치
KR20200122086A (ko) 2019-04-17 2020-10-27 에스케이하이닉스 주식회사 메모리 시스템에서 맵 세그먼트를 전송하는 방법 및 장치
KR20210001546A (ko) 2019-06-28 2021-01-06 에스케이하이닉스 주식회사 슬립모드에서 메모리 시스템의 내부데이터를 전송하는 장치 및 방법
KR20200139913A (ko) 2019-06-05 2020-12-15 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 메타 정보 저장 장치
WO2021102673A1 (en) * 2019-11-26 2021-06-03 Citrix Systems, Inc. Document storage and management
KR20210109593A (ko) * 2020-02-20 2021-09-06 양쯔 메모리 테크놀로지스 씨오., 엘티디. 다중 평면 메모리 소자를 프로그래밍하는 방법
CN113342272B (zh) * 2021-06-07 2023-02-10 深圳数联天下智能科技有限公司 一种坐姿数据的存储方法、展示方法、智能坐垫和系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102955751A (zh) * 2011-08-17 2013-03-06 群联电子股份有限公司 存储器储存装置、存储器控制器与数据写入方法
CN103219040A (zh) * 2012-01-19 2013-07-24 三星电子株式会社 非易失性存储器件和存储器系统及其编程方法和控制方法
US9298650B2 (en) * 2013-05-07 2016-03-29 SK Hynix Inc. Memory system, semiconductor memory device and operating method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7631138B2 (en) * 2003-12-30 2009-12-08 Sandisk Corporation Adaptive mode switching of flash memory address mapping based on host usage characteristics
JP2010501915A (ja) 2006-08-22 2010-01-21 モサイド・テクノロジーズ・インコーポレーテッド メモリ用モジュールコマンド構造およびメモリシステム
KR100889781B1 (ko) * 2007-04-30 2009-03-20 삼성전자주식회사 멀티-비트 데이터를 저장하는 메모리 시스템, 그것의프로그램 방법, 그것을 포함한 컴퓨팅 시스템
US9471418B2 (en) * 2007-06-19 2016-10-18 Samsung Electronics Co., Ltd. Memory system that detects bit errors due to read disturbance and methods thereof
US9373182B2 (en) 2012-08-17 2016-06-21 Intel Corporation Memory sharing via a unified memory architecture
US8966203B2 (en) 2013-01-04 2015-02-24 Microsoft Corporation Shared and managed memory unified access
KR20140113103A (ko) 2013-03-15 2014-09-24 삼성전자주식회사 호스트 및 메모리 시스템을 포함하는 사용자 시스템의 동작 방법
KR101369408B1 (ko) 2013-03-15 2014-03-04 주식회사 디에이아이오 스토리지 시스템 및 이의 데이터 전송 방법
KR102025180B1 (ko) 2013-08-08 2019-09-26 삼성전자주식회사 스토리지 시스템 및 그것의 쓰기 방법
KR20170056767A (ko) * 2015-11-13 2017-05-24 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102955751A (zh) * 2011-08-17 2013-03-06 群联电子股份有限公司 存储器储存装置、存储器控制器与数据写入方法
CN103219040A (zh) * 2012-01-19 2013-07-24 三星电子株式会社 非易失性存储器件和存储器系统及其编程方法和控制方法
US9298650B2 (en) * 2013-05-07 2016-03-29 SK Hynix Inc. Memory system, semiconductor memory device and operating method thereof

Also Published As

Publication number Publication date
US9927994B2 (en) 2018-03-27
CN107562649A (zh) 2018-01-09
US20180004440A1 (en) 2018-01-04
KR102651425B1 (ko) 2024-03-28
KR20180003712A (ko) 2018-01-10

Similar Documents

Publication Publication Date Title
CN107562649B (zh) 存储器系统及其操作方法
CN107643985B (zh) 存储器系统及其操作方法
CN107766257B (zh) 存储器系统及其操作方法
CN108304141B (zh) 存储器系统及其操作方法
CN107797882B (zh) 存储器系统及其操作方法
CN107957849B (zh) 存储器系统及其操作方法
US10157007B2 (en) Memory system and operating method thereof
CN107491396B (zh) 存储器系统及其操作方法
CN109947358B (zh) 存储器系统及其操作方法
CN107346214B (zh) 存储器系统及其操作方法
CN107450845B (zh) 存储器系统及其操作方法
CN108268212B (zh) 控制器及操作方法
CN108694138B (zh) 控制器及其操作方法
CN108108308B (zh) 存储器系统及其操作方法
US10956320B2 (en) Memory system and operating method thereof
US10303361B2 (en) Memory system and method for buffering and storing data
US20180012666A1 (en) Memory system and operating method thereof
CN109697171B (zh) 控制器及其操作方法
CN107562653B (zh) 存储器系统及其操作方法
US10042568B2 (en) Memory system and operating method thereof
US20180081551A1 (en) Memory system and operating method thereof
US10296244B2 (en) Memory system and operating method thereof
US10331346B2 (en) Memory system using burst command for handling plural commands and operating method thereof
CN110825316A (zh) 控制器及该控制器的操作方法
CN107728932B (zh) 存储器系统及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant