CN107562653B - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN107562653B
CN107562653B CN201710204230.3A CN201710204230A CN107562653B CN 107562653 B CN107562653 B CN 107562653B CN 201710204230 A CN201710204230 A CN 201710204230A CN 107562653 B CN107562653 B CN 107562653B
Authority
CN
China
Prior art keywords
segment
memory
page
data
meta
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710204230.3A
Other languages
English (en)
Other versions
CN107562653A (zh
Inventor
边谕俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN107562653A publication Critical patent/CN107562653A/zh
Application granted granted Critical
Publication of CN107562653B publication Critical patent/CN107562653B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Computer Security & Cryptography (AREA)

Abstract

一种存储器系统可以包括：存储器装置，其包括多个存储块，每个存储块包括多个页面，每个页面包括可操作地联接到字线的用于存储数据的多个存储器单元；以及包括存储器的控制器，该控制器适于执行对应于从主机接收的命令的命令操作、将用于命令操作的用户数据的数据段和元数据的元段存储在存储器中、将数据段存储在包括在存储块之中的第一存储块中的第一页面组中、将元段存储在包括在第一存储块中的第二页面组中并且将用于元段的段信息存储在第二页面组的备用区域中。

Description

存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2016年6月30日向韩国知识产权局(KIPO)提交的申请号为10-2016-0082818的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
本发明的示例性实施例涉及一种处理关于存储器装置的数据的存储器系统及其操作方法。
背景技术
计算机环境范例已经转变为可以在任何时间和任何地点使用的无所不在的计算系统。因此，诸如移动电话、数码相机以及笔记本计算机的便携式电子装置的使用已经迅速增加。这些便携式电子装置通常使用具有用于存储数据的一个或多个存储器装置的存储器系统。存储器系统可以用作便携式电子装置的主存储器装置或辅助存储器装置。
由于使用存储器装置的存储器系统不具有移动部件，因此其提供极好的稳定性、耐久性、高信息存取速度以及低功率消耗。具有这种优点的存储器系统的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡以及固态驱动器(SSD)。
发明内容
各种实施例涉及一种存储器系统及其操作方法，其能够最小化存储器系统的复杂性和性能退化并能够最大化存储器装置的使用效率，从而能够快速且稳定地处理关于存储器装置的数据。
在本发明的示例性实施例中，存储器系统可以包括：存储器装置，其包括多个存储块，每个存储块包括多个页面，每个页面包括可操作地联接到字线的用于存储数据的多个存储器单元；以及包括存储器的控制器，该控制器适于执行对应于从主机接收的命令的命令操作、将用于命令操作的用户数据的数据段和元数据的元段存储在存储器中、将数据段存储在包括在存储块之中的第一存储块中的第一页面组中、将元段存储在包括在第一存储块中的第二页面组中并且将用于元段的段信息存储在第二页面组的备用区域中。
控制器可以将数据段之中的第一数据段存储在第一页面组之中的第三页面中，并且将元段之中的用于第一数据段的第一元段存储在第二页面组之中的第三页面的下一个的第四页面中。
控制器可以将数据段之中的第二数据段存储在第四页面的下一个的第五页面中，并且将元数据段之中的用于第二数据段的第二元段存储在第五页面的下一个的第六页面中。
控制器可以将用于第一元段的第一段信息存储在备用区域之中的第六页面的第一备用区域中。
当将第二元段存储在第六页面中时，如果在存储器系统中发生断电，并且然后存储器系统变为通电状态，则控制器可以将第二元段存储在第六页面的下一个的第七页面中。
当将第二数据段存储在第五页面中时，如果在存储器系统中发生断电，并且然后存储器系统变为通电状态，则控制器可以将第二数据段存储在第六页面中并且可以将第二元段存储在第六页面的下一个的第七页面中。
段链接可以通过存储在第二页面组的备用区域中的段信息而形成在存储在第二页面组中的元段之间。
控制器可以通过段链接顺序地检查元段。
段信息可以是其中存储元段的第二页面组的位置信息。
第二页面组可以用作指示数据段被完全存储在第一页面组中的检查点。
在本发明的示例性实施例中，一种用于操作存储器系统的方法可以包括：从主机接收用于多个页面的命令，该多个页面包括在存储器系统的存储器装置的多个存储块的每一个中；在存储器装置的控制器和存储块之间执行对应于命令的命令操作；将用于命令操作的用户数据的数据段和元数据的元段存储在控制器的存储器中；将数据段存储在包括在存储块之中的第一存储块中的第一页面组中；并且将元段存储在包括在第一存储块中的第二页面组中，并将用于元段的段信息存储在第二页面组的备用区域中。
在第一页面组中的存储可以包括：将数据段之中的第一数据段存储在第一页面组之中的第三页面中，并且在第二页面组中的存储可以包括：将元段之中的用于第一数据段的第一元段存储在第二页面组之中的第三页面的下一个的第四页面中。
在第一页面组中的存储可以包括：将数据段之中的第二数据段存储在第四页面的下一个的第五页面中，并且在第二页面组中的存储可以包括：将元段之中的用于第二数据段的第二元段存储在第五页面的下一个的第六页面中。
在备用区域中的存储可以包括：将用于第一元段的第一段信息存储在备用区域之中的第六页面的第一备用区域中。
该方法可以进一步包括：如果当将第二元段存储在第六页面中时，在存储器系统中发生断电，并且然后存储器系统变为通电状态，则将第二元段存储在第六页面的下一个的第七页面中。
该方法可以进一步包括：如果当将第二数据段存储在第五页面中时，在存储器系统中发生断电，并且然后存储器系统变为通电状态，则将第二数据段存储在第六页面中并将第二元段存储在第六页面的下一个的第七页面中。
段链接可以通过存储在第二页面组的备用区域中的段信息而形成在存储在第二页面组中的元段之间。
该方法可以进一步包括：通过段链接顺序地检查元段。
段信息可以是其中存储元段的第二页面组的位置信息。
第二页面组可以用作指示数据段被完全存储在第一页面组中的检查点。
在本发明的示例性实施例中，一种用于操作存储器系统的方法可以包括：提供存储器装置和可操作地联接到存储器装置的控制器，该存储器装置包括多个页面；将用户数据的第一数据段存储在第一页面中；将用于第一数据段的第一元段存储在第二页面中；将用户数据的第二数据段存储在第三页面中；将用于第二数据段的第二元段存储在第四页面中；以及将用于第一元段的第一段信息存储在第四页面的第一备用区域中，其中多个页面中的每一个包括可操作地与多个字线联接的多个存储器单元。
用户数据的第三数据段可以存储在第五页面中。用于第三数据段的第三元段可以存储在第六页面中。用于第二元段的第二段信息可以存储在第六页面的第二备用区域中。
附图说明
从以下参照附图的详细描述中，本发明的这些和其他特征和优点对于本领域技术人员将变得显而易见，在附图中：
图1是示出根据本发明的实施例的包括联接到主机的存储器系统的数据处理系统的简图。
图2是示出在图1的存储器系统中采用的存储器装置的配置示例的简图。
图3是示意性地示出根据本发明的实施例的存储器装置中的存储块的存储器单元阵列电路的简图。
图4是示意性地示出根据本发明的实施例的存储器装置的3-D配置的简图。
图5和图6是帮助说明关于根据本发明实施例的存储器系统中的存储器装置的数据处理操作的简图。
图7是根据本发明实施例的存储器系统中的数据处理操作的流程图。
图8至图13是示意性地示出根据本发明的各种实施例的存储器系统的简图。
具体实施方式
尽管下文参照附图更详细地描述了各种实施例，然而，注意到本发明可以以不同的形式实施，并且不应被解释为仅限于本文所阐述的实施例。相反，提供所描述的实施例以使得本公开更为全面和完整并将本发明充分传达给本发明所属领域的技术人员。贯穿本公开，在本发明的全部的各个附图和实施例中，相同的附图标记表示相同的部件。
应当理解到，尽管在此可以使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不受这些术语限制。这些术语用于将一个元件与另一个元件区分开。因此，在不脱离本发明的精神和范围的情况下，下面描述的第一元件也可以被称为第二或第三元件。
附图不必须按比例绘制，并且在一些情况下，可以放大比例以便清楚地示出实施例的特征。
将进一步理解的是当元件被称为“连接到”或“联接到”另一元件时，其可以直接处于另一元件上、连接到或联接到另一元件，或者可以存在一个或多个中间元件。另外，还将理解到，当元件被称为在两个元件“之间”时，其可以是两个元件之间的唯一元件，或者也可以存在一个或多个中间元件。
本文所使用的术语仅用于描述特定实施例，而不意在限制本发明。
如本文所使用的，除非上下文另有明确指示，否则单数形式也旨在包括复数形式。
将进一步理解到，当在本说明书中使用术语“包括”、“包含”、“包括有”、“包含有”时，其说明所述元件的存在，并且不排除存在或添加一个或多个其它元件。如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任何和所有组合。
除非另有定义，否则包括本文使用的技术和科学术语的所有术语具有与本发明所属领域中的普通技术人员根据本公开所通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在本公开的上下文和相关技术中的含义相一致的含义，并且将不被理解为理想化的或过度正式的意义，除非本文中明确地这样定义。
进一步注意到，在以下的描述中，阐述了大量具体细节以提供对本发明的全面理解。然而，正如对于相关领域的技术人员将显而易见的，本发明可以在没有这些具体细节中的一些或全部的情况下被实施。在其它情况下，没有详细描述公知的过程结构和/或过程，以免不必要地使本发明难以理解。
还应注意到，在一些情况下，如相关领域的技术人员将显而易见的，结合一个实施例描述的特征或元件可单独使用或与另一实施例的其它特征或元件组合使用，除非另有具体说明。
在下文中，将参照附图描述本发明的各种实施例。
图1示出根据本发明实施例的包括存储器系统110的数据处理系统100。
参照图1，数据处理系统100可以包括可操作地联接到存储器系统110的主机102。
主机102可以包括例如诸如移动电话、MP3播放器和膝上型计算机等的便携式电子装置或诸如台式计算机、游戏机、电视机和投影机等的非便携式电子装置。
存储器系统110可以响应于从主机102接收的请求而操作。例如，存储器系统110可以存储待被主机102访问的数据。存储器系统110可以被用作主机102的主存储器系统或辅助存储器系统。根据待与主机102电联接的主机接口的协议，存储器系统110可以使用诸如以下的各种存储装置中的任何一个而被实施：固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、缩小尺寸的MMC(RS-MMC)、微型MMC、安全数字(SD)卡、迷你SD、微型SD、通用串行总线(USB)存储装置、通用闪速存储(UFS)装置、标准闪存(CF)卡、智能媒体(SM)卡、记忆棒等。
用于存储器系统110的存储装置可以使用诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)的易失性存储器装置或者诸如只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电随机存取存储器(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻RAM(RRAM)和闪速存储器的非易失性存储器装置来实施。
存储器系统110可以包括：存储器装置150，其用于存储待由主机102访问的数据；以及控制器130，其可操作地联接到存储器装置150以控制存储器装置150中数据的存储和所存储的数据从存储器装置到主机的传递。
控制器130和存储器装置150可以集成到单个半导体装置中。例如，控制器130和存储器装置150可以集成到被配置为固态驱动器(SSD)的单个半导体装置中。当存储器系统110用作SSD时，可以显著增加与存储器系统110电联接的主机102的操作速度。
控制器130和存储器装置150可以集成到被配置为存储卡的诸如以下的单个半导体器件中：个人计算机存储卡国际协会(PCMCIA)卡、标准闪存(CF)卡、智能媒体卡(SMC)、记忆棒、多媒体卡(MMC)、RS-MMC、微型MMC、安全数字(SD)卡、迷你SD、微型SD、SDHC以及通用闪速存储(UFS)装置。
对于另一个实例，存储器系统110可以配置为以下装置的一部分：计算机、超级移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航装置、黑盒、数码相机、数字多媒体广播(DMB)播放器、三维(3D)电视、智能电视、数字音频记录器、数字音频播放器、数字图像记录器、数字图像播放器、数字视频记录器、数字视频播放器、配置数据中心的存储器、能够在无线环境下发送和接收信息的装置、配置家庭网络的各种电子装置中的一个、配置计算机网络的各种电子装置中的一个、配置远程信息处理网络的各种电子装置中的一个、RFID装置或配置计算系统的各种组件元件中的一个。
存储器系统110的存储器装置150可以在对装置的电力供应中断时保留存储的数据，并且特别地，可以在写入操作期间存储从主机102提供的数据并在读取操作期间将所存储的数据提供给主机102。存储器装置150可以包括多个存储块，例如存储块152、154和156。存储块152、154和156中的每一个可以包括多个页面。页面中的每一个可以包括联接到字线(WL)的多个存储器单元。存储器装置150可以是例如闪速存储器的非易失性存储器装置。闪速存储器可以具有三维(3D)堆叠结构。稍后将描述存储器装置150的结构和存储器装置150的三维(3D)堆叠结构。
存储器系统110的控制器130可以响应于来自主机102的请求来控制存储器装置150。例如，在从主机102接收到读取请求时，控制器130可以向存储器装置发出读取命令和地址以用于读取存储在存储器装置中的所请求的地址中的数据，且可以将从存储器装置150读取的数据提供给主机102。另外，响应于来自主机102的编程请求(也称为写入请求)，控制器130可以发出写入命令、地址和写入数据，并且可以控制存储器装置的操作以用于将写入数据存储到存储器装置150中。写入数据连同写入请求一起从主机102被提供给存储器控制器。为此，控制器130可以控制存储器装置150的一个或多个操作，这些操作包括诸如读取操作、写入操作和擦除操作。控制器130还可以控制存储器装置150的一个或多个后台操作。
在图1所示的实施例中，控制器130包括主机接口(主机I/F)132、处理器134、错误校正码(ECC)单元138、电源管理单元(PMU)140、NAND闪存控制器(NFC)142以及存储器144。
主机接口132提供主机和控制器130之间的接口。例如，主机接口132可以接收并处理从主机102提供的请求、地址和数据。主机接口也可以将读取的数据从存储器装置传输到主机。主机接口132可以通过诸如以下的各种公知的接口协议中的至少一个而与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、快速外围组件互连(PCI-E)、串行附接SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)以及电子集成驱动器(IDE)等。
ECC单元138可在读取操作期间检测并校正从存储器装置150读取的数据中的错误。当错误位的数量大于或等于可校正错误位的阈值数量时，ECC单元138不能校正错误位，并且可以输出指示校正错误位失败的错误校正失败信号。
ECC单元138可以基于诸如以下的编码调制来执行错误校正操作：低密度奇偶校验(LDPC)码、博斯－乔赫里－霍克文黑姆(BCH)码、turbo码、里德-所罗门(RS)码、卷积码、递归系统码(RSC)、网格编码调制(TCM)、块编码调制(BCM)等。ECC单元138可以包括用于错误校正操作的所有电路、系统或装置。
PMU 140可以提供并管理用于控制器130的电力，即用于包括在控制器130中的组件元件的电力。
NFC 142可以用作控制器130和存储器装置150之间的存储器接口，以允许控制器130响应于来自主机102的请求来控制存储器装置150。当存储器装置150包括闪速存储器，并且特别地当存储器装置150包括NAND闪速存储器时，NFC 142可以产生用于存储器装置150的控制信号并在处理器134的控制下处理数据。
存储器144可以用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。控制器130可以响应于来自主机102的请求来控制存储器装置150。例如，控制器130可以将从存储器装置150读取的数据提供给主机102，并将从主机102提供的数据存储在存储器装置150中。当控制器130控制存储器装置150的操作时，存储器144可以存储被控制器130和存储器装置150用于诸如读取操作、写入操作、编程操作和擦除操作等操作的数据。
存储器144可以使用易失性存储器来实施。存储器144可以用静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实施。如上所述，存储器144可以存储主机102和存储器装置150用于读取和写入操作的数据。为了存储数据，存储器144可以包括程序存储器、数据存储器、写入缓冲器、读取缓冲器、映射缓冲器等。
处理器134可以响应于来自主机102的写入请求或读取请求来控制存储器系统110的一般操作以及用于存储器装置150的写入操作或读取操作。处理器134可以驱动被称为闪存转换层(FTL)的固件以控制存储器系统110的一般操作。处理器134可以使用微处理器或中央处理单元(CPU)来实施。
管理单元(未示出)可以被包括在处理器134中，并且可以执行存储器装置150的坏块管理。管理单元可以发现包含在存储器装置150中的不满足进一步使用的条件的坏的存储块并对坏的存储块执行坏块管理。当存储器装置150是诸如NAND闪速存储器的闪速存储器时，由于NAND逻辑功能的特性，在写入操作期间，例如在编程操作期间，可能发生编程故障。在坏块管理期间，可以将编程失败的存储块或坏的存储块的数据编程到新的存储块中。另外，由于编程故障导致的坏块严重降低了具有3D堆叠结构的存储器装置150的利用效率和存储器系统100的可靠性，因此需要可靠的坏块管理。
图2是示出图1的存储器装置150的简图。
参照图2，存储器装置150可以包括多个存储块，例如第零块210至第(N-1)块240。多个存储块210至240中的每一个可以包括多个页面，例如2M个页面(2M页面)，但本发明不限于此。多个页面中的每一个可以包括多个字线与其电联接的多个存储器单元。
另外，根据每个存储器单元中可以存储或表示的位的数量，存储器装置150可以包括多个存储块，如单层单元(SLC)存储块和多层单元(MLC)存储块。SLC存储块可以包括使用每个能够存储1位数据的存储器单元来实施的多个页面。MLC存储块可以包括使用每个能够存储多位数据，例如两位或更多位数据，的存储器单元来实施的多个页面。包括使用每个能够存储3位数据的存储器单元来实施的多个页面的MLC存储块可以定义为三层单元(TLC)存储块。
多个存储块210至240中的每一个可以在写入操作期间存储从主机102提供的数据，并且可以在读取操作期间将存储的数据提供给主机102。
图3是示出存储器装置中的存储块的示例的电路图。
参照图3，存储器装置150的存储块330可以包括被实现为存储器单元阵列并且被分别联接到位线BL0至BLm-1的多个单元串340。单元串340的每一列可以包括至少一个漏极选择晶体管DST和至少一个源极选择晶体管SST。多个存储器单元或存储器单元晶体管MC0至MCn-1可以串联联接在选择晶体管DST和SST之间。各个的存储器单元MC0至MCn-1可以由多层单元(MLC)构成，多层单元(MLC)中的每一个存储多个位的数据信息。单元串340可以分别电联接到对应的位线BL0至BLm-1。作为参考，在图3中，“DSL”可以表示漏极选择线，“SSL”可以表示源极选择线，“CSL”可以表示共源线。
虽然图3作为示例示出了由NAND闪速存储器单元构成的存储块330，但是应当注意到，根据实施例的存储器装置150的存储块330不限于NAND闪速存储器，并且可以由NOR闪速存储器、其中组合了至少两种存储器单元的混合闪速存储器或其中控制器被内置在存储器芯片中的一个NAND闪速存储器来实施。半导体器件的操作特性不仅可以应用于其中电荷存储层由导电浮栅构成的闪速存储器装置，而且可以应用于其中电荷存储层由介电层构成的电荷捕获闪存(CTF)。
存储器装置150的电压供应块310可以根据操作模式提供待被供应到各个字线的字线电压(例如，编程电压、读取电压和通过电压)，并且可以提供待被供应到形成有存储器单元的块(例如，阱区)的电压。电压供应块310的电压产生操作可以通过控制电路(未示出)的控制来执行。电压供应块310可以产生多个可变读取电压以产生多个读取数据、响应于控制电路的控制选择存储器单元阵列的存储块(或扇区)中的一个、选择所选择的存储块的字线中的一个、并将字线电压提供给所选择的字线和未选择的字线。
存储器装置150的读取/写入电路320由控制电路控制，并且可以根据操作模式操作为读出放大器或写入驱动器。例如，在验证/正常读取操作的情况下，读取/写入电路320可以操作为用于从存储器单元阵列读取数据的读出放大器。此外，在编程操作的情况下，读取/写入电路320可以根据待被存储在存储器单元阵列中的数据而操作为驱动位线的写入驱动器。在编程操作中，读取/写入电路320可以从缓冲器(未示出)接收待写入存储器单元阵列中的数据，并且可以根据输入的数据驱动位线。为此，读取/写入电路320可以包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器(PB)322、324和326，并且多个锁存器(未示出)可以包括在页面缓冲器322、324和326中的每一个中。
此外，存储器装置150可以实施为二维或三维存储器装置。如图4所示，在存储器装置150实施为三维非易失性存储器装置的情况下，存储器装置150可以包括多个存储块BLK0至BLKN-1。
图4是示出图2中所示的存储器装置的存储块的简图，并且存储块BLK0至BLKN-1可以实施为3维结构(或垂直结构)。例如，通过包括在第一至第三方向，例如x轴方向、y轴方向和z轴方向，延伸的结构，各个存储块BLK0至BLKN-1可以被实施为三维结构。
包括在存储器装置150中的各个的存储块BLK0至BLKN-1可以包括在第二方向上延伸的多个NAND串。多个NAND串可以设置在第一方向和第三方向上。每个NAND串可以联接到位线、至少一个串选择线、至少一个接地选择线、多个字线、至少一个虚拟字线以及共源线，并且可以包括多个晶体管结构。
也就是说，在存储器装置150的多个存储块BLK0至BLKN-1中，各个存储块BLK0至BLKN-1可以联接到多个位线、多个串选择线、多个接地选择线、多个字线、多个虚拟字线以及多个共源线，并且因此可以包括多个NAND串。此外，在各个存储块BLK0至BLKN-1中，多个NAND串可以联接到一个位线，并且多个晶体管可以实施在一个NAND串中。每个NAND串的串选择晶体管可以联接到对应的位线，并且每个NAND串的接地选择晶体管可以联接到共源线。存储器单元可以设置在每个NAND串的串选择晶体管和接地选择晶体管之间。也就是说，在存储器装置150的多个存储块BLK0至BLKN-1中，多个存储器单元可以被实施在存储块BLK0至BLKN-1中的每一个中。
下面，将参照图5至图7详细描述关于根据本发明实施例的存储器系统中的存储器装置150的数据处理操作。特别地，将描述关于存储器装置150的对应于从主机102接收的命令的命令数据处理操作。
图5和图6是帮助解释根据本发明的实施例的关于图1的存储器系统110中的存储器装置150的数据处理操作的简图。在图1所示的存储器系统110中的数据处理操作可以包括：首先将对应于从主机102接收的命令的命令数据存储在包括在控制器130的存储器144中的缓冲器/高速缓冲存储器中，并且然后执行对应于所接收的命令的命令操作。例如，命令可以是写入命令，在这种情况下命令数据是与写入命令一起接收的写入数据。在接收的命令是写入命令的情况下，执行写入命令包括将存储在缓冲器/高速缓冲存储器中的写入数据写入(即，编程)到包括在存储器装置150中的多个存储块中的至少一个中。然后，在存储器装置150中编程的数据在存储器装置150中更新并重新编程。写入数据可以包括用户数据和元数据。
控制器130可以在存储器系统110中执行数据处理操作。例如，包括在控制器130中的处理器134可以通过例如FTL(闪存转换层)来执行数据处理。例如，控制器130首先将对应于所接收的写入命令的写入数据存储在包括在控制器130的存储器144中的缓冲器中。写入数据可以包括对应于从主机102接收的写入命令的用户数据和元数据。然后，在将写入数据存储在存储器144的缓冲器中之后，控制器130将存储在缓冲器中的写入数据写入并存储在包括在存储器装置150中的多个存储块中的至少一个中。
元数据可以包括除了对应于从主机102接收的命令的用户数据之外的所有剩余信息和数据。例如，对于存储在存储块中的对应于编程操作的数据，元数据可以包括第一映射数据，其包括逻辑/物理(L2P：逻辑到物理)信息(以下称为“逻辑信息”)；以及第二映射数据，其包括物理/逻辑(P2L：物理到逻辑)信息(以下称为“物理信息”)。
此外，元数据可以包括关于对应于从主机102接收的命令的命令数据的信息、关于对应于从主机102接收的命令的命令操作的信息、关于将为其执行命令操作的存储器装置150的至少一个存储块的信息以及关于对应于命令操作的映射数据的信息。
在实施例中，当控制器130从主机102接收例如写入命令的命令时，将对应于写入命令的用户数据写入并存储在存储器装置150的至少一个第一存储块中。例如，用户数据可以写入并存储在至少一个开放存储块或空闲存储块中。开放存储块是仅具有写有数据的其存储器的第一部分和空的其存储器的第二部分的存储块。空闲存储块是具有其存储器全部为空的存储块。空闲存储块可以是诸如已经经历擦除操作的存储块。用户数据的元数据被写入并存储在至少一个第二存储块中。至少一个第一和第二存储块可以相同或不同。元数据可以包括存储在至少一个第一存储块中的用户数据的逻辑地址和物理地址之间的映射信息，即，包括其中记录逻辑信息的L2P映射表的第一映射数据；以及其中存储用户数据的至少一个存储块的物理地址和逻辑地址之间的映射信息，即，包括其中记录物理信息的P2L映射表的第二映射数据，元数据写入并存储在至少第二存储块中。至少第二存储块可以是存储器装置150的存储块之中的开放存储块或空闲存储块。至少第二存储块可以与至少第一存储块相同或不同。
在本公开的实施例中，当从主机102接收写入命令时，对应于写入命令的用户数据被写入并存储在多个第一存储块中，并且包括存储在多个第一存储块中的用户数据的第一映射数据和第二映射数据被存储在多个第二存储块中。此时，可以将用户数据的数据段和元数据的元段的数据段，即作为映射数据的映射段的第一映射数据的L2P段和第二映射数据的P2L段可以被存储在存储器装置150的多个第二存储块中。在控制器130将用户数据的数据段和元数据的元段存储在包括在控制器130中的存储器144中之后，控制器130将用户数据的数据段和元数据的元段存储在存储器装置150的多个第一存储块和第二存储块中。特别地，当用户数据的数据段被存储在存储器装置150的多个第一存储块中时，控制器130生成并更新元段并且将更新的元段存储在存储器装置150的多个第二存储块中。多个第一和第二存储块可以相同或者可以不同，并且可以是开放存储块或空闲存储块。当多个第一和第二存储块不同时，存储器装置150的存储块被划分为数据存储块和元数据存储块。
在下文中，将参照图5和图6描述根据实施例的存储器系统中的数据处理操作。
首先，参照图5，控制器130将对应于从主机102接收的命令的数据，例如对应于写入命令的用户数据，写入并存储在存储器装置150的存储块552、554、562和564中。此外，对应于对存储块552、554、562和564的写入操作，控制器130生成并更新用户数据的元数据，并且将元数据写入并存储在存储器装置150的存储块552、554、562和564中。
控制器130可以生成并更新指示将用户数据存储在包括在存储器装置150的存储块552、554、562和564中的页面组中的信息，例如第一映射数据和第二映射数据，即生成并更新第一映射数据的逻辑段(即L2P段)和第二映射数据的物理段(即P2L段)，并且然后将L2P段和P2L段写入并存储在存储器装置150的存储块552、554、562和564中。
例如，控制器130可以将对应于从主机102接收的写入命令的用户数据缓存并缓冲在包括在控制器130的存储器144中的第一缓冲器510中，即将用户数据的数据段512存储在作为数据缓冲器/高速缓冲存储器的第一缓冲器510中。然后，控制器130可以将存储在第一缓冲器510中的数据段512写入并存储在包括在存储器装置150的存储块552、554、562和564中的页面中。
当将对应于从主机102接收的写入命令的用户数据的数据段512写入并存储在包括在存储器装置150的存储块552、554、562和564中的页面中时，控制器130可以生成第一映射数据和第二映射数据，并且将第一映射数据和第二映射数据存储在包括在控制器130的存储器144中的第二缓冲器520中。即，控制器130可以将用于用户数据的第一映射数据的L2P段522和用于用户数据的第二映射数据的P2L段524存储在作为映射缓冲器/高速缓冲存储器的第二缓冲器520中。在控制器130的存储器144中的第二缓冲器520中，如上所述，可以存储第一映射数据的L2P段522和第二映射数据的P2L段524，或者可以存储用于第一映射数据的L2P段522的映射列表以及用于第二映射数据的P2L段524的映射列表。
控制器130可以将存储在第二缓冲器520中的第一映射数据的L2P段522和第二映射数据的P2L段524写入并存储在包括在存储器装置150的存储块552、554、562和564中的页面中。尽管在本公开的实施例中将示例性地描述，为了方便解释，数据段512和第一映射数据的L2P段522以及第二映射数据的P2L段524被存储在存储器装置150的存储块552、554、562和564之中的相同的可选存储块中，而不被划分为数据存储块和映射存储块，但是应当注意到，数据段512和第一映射数据的L2P段522以及第二映射数据的P2L段524可以存储在存储器装置150的存储块552、554、562和564之中的不同存储块中。也就是说，在将存储块552、554、562和564划分为数据存储块和映射存储块之后，数据段512可以存储在数据存储块中，并且第一映射数据的L2P段522和第二映射数据的P2L段524可以存储在映射存储块中。
存储器装置150可以包括多个存储器管芯，并且包括在存储器装置150中的存储器管芯中的每一个可以包括多个平面。进一步地，存储器装置150的每个平面可以包括多个存储块552、554、562和564，例如，每个包括多个页面，例如如上参照图2所述的2M个页面的N个块Block0、Block1，...和BlockN-1。在下文中，将参考图6对在根据实施例的存储器系统中，将对应于从主机102接收的写入命令的用户数据和元数据写入并存储在包括在存储器装置150中的多个存储块中的操作进行详细描述。
参照图6，控制器130可以将诸如对应于写入命令的用户数据等对应于从主机102接收的命令的数据写入并存储在存储器装置150的存储块552、554、562和564之中的存储块2 562中。对应于对存储块2 562的写入操作，控制器130可生成并更新用于用户数据的元数据，并且将元数据写入并存储在存储器装置150的存储块552、554、562和564之中的存储块2562中。
控制器130可以生成并更新指示用户数据被存储在存储器装置150的存储块552、554、562和564之中的存储块2 562中的信息，例如第一映射数据和第二映射数据，即生成并更新第一映射数据的逻辑段(即L2P段)和第二映射数据的物理段(即P2L段)，并且然后将L2P段和P2L段写入并存储在包括在存储器装置150的存储块2 562中的页面中。
换言之，控制器130可以将对应于从主机102接收的写入命令的用户数据缓存并缓冲在包括在控制器130的存储器144中的第一缓冲器510中，即将用户数据的数据段600存储在作为数据缓冲器/高速缓冲存储器的第一缓冲器510中。然后，控制器130可以将存储在第一缓冲器510中的数据段600写入并存储在包括在存储器装置150的存储块2 562中的页面中。
当对应于从主机102接收的写入命令的用户数据的数据段600被写入并存储在包括在存储器装置150的存储块2 562中的页面中时，控制器130可以生成元数据，并且将元数据存储在包括在控制器130的存储器144中的第二缓冲器520中。也就是说，控制器130可以生成用于对应于写入命令的用户数据的数据段600的第一映射数据和第二映射数据，并且将第一映射数据和第二映射数据存储在第二缓冲器520中。特别地，控制器130可以将用于用户数据的数据段600的第二映射数据的P2L段620存储在作为映射缓冲器/高速缓冲存储器的第二缓冲器520中。如上所述，在控制器130的存储器144中的第二缓冲器520中，可以存储第一映射数据的L2P段和第二映射数据的P2L段620，或者可以存储用于第一映射数据的L2P段的映射列表和用于第二映射数据的P2L段620的映射列表。
控制器130可以将存储在第二缓冲器520中的元数据的元段，特别地，第二映射数据的P2L段620，写入并存储在包括在存储器装置150的存储块2 562中的页面中。控制器130可以将用于被存储在存储器装置150的存储块2 562中的元段(特别地，P2L段620)的段信息(SI)写入并存储在其中存储有元段(特别地，第二映射数据的P2L段620)的页面组的备用区域中。在段信息中，可以包括关于其中元段(特别地，P2L段620)被存储在存储器装置150的存储块2 562中的位置的信息。控制器130可以通过被存储在存储块2 562的备用区域(特别地，存储块2 562的页面之中的存储P2L段620的页面的备用区域)中的段信息来管理元段(特别地，P2L段620)被存储在存储器装置150的存储块2 562中的位置。通过检查存储在备用区域中的段信息，控制器130可以容易地检查存储在存储块2 562中的元段，特别地，P2L段620。
当通过示例来进行详细描述时，控制器130可以将对应于从主机102接收的写入命令的用户数据的数据段600，即数据段0 602、数据段1 604、数据段2 606和数据段3 608，存储在包括在控制器130的存储器144中的第一缓冲器510中。控制器130可以将存储在第一缓冲器510中的数据段600写入并存储在包括在存储器装置150的存储块2 562中的页面中。
也就是说，控制器130可以将存储在第一缓冲器510中的数据段0 602写入并存储在包括在存储块2 562中的页面0 650中。控制器130可以生成并更新对应于数据段0 602在存储块2 562的页面0 650中的存储的元数据的元段0，即用于数据段0 602的元段0，并且将元段0存储在包括在控制器130的存储器144中的第二缓冲器520中。特别地，控制器130可以生成并更新用于数据段0 602的P2L段0 622，并且将P2L段0 622存储在第二缓冲器520中。控制器130可以将存储在第二缓冲器520中的P2L段0 622写入并存储在包括在存储块2 562中的页面1 652中。
用于数据段0 602的P2L段0 622在存储块2 562中被存储在存储数据段0 602的页面0 650的下一页面中，即页面1 652。因此，其中存储P2L段0 622的页面1 652用作指示数据段0 602完全存储在存储器装置150的存储块2 562中的检查点。控制器130可以通过其中存储P2L段0 622的页面1 652检查对数据段0 602的写入或编程操作正常完成，即对数据段0 602的写入成功。
控制器130可以将存储在第一缓冲器510中的数据段1 604写入并存储在包括在存储块2 562中的页面2 654中。控制器130可以生成并更新对应于在存储块2 562的页面2654中数据段1 604的存储的元数据的元段1，即用于数据段1 604的元段1，并且将元段1存储在包括在控制器130的存储器144中的第二缓冲器520中。特别地，控制器130可以生成并更新用于数据段1 604的P2L段1 624，并且将P2L段1 624存储在第二缓冲器520中。控制器130可以将存储在第二缓冲器520中的P2L段1 624写入并存储在包括在存储块2 562中的页面3 656中。
控制器130可以将用于被存储在存储块2 562中的元数据的元段0的段信息0 660(特别地，用于存储在存储块2 562的页面1 652中的P2L段0 622的段信息0 660)写入并存储在其中存储P2L段1 624的存储块2 562的页面3 656中的备用区域0 658中。如上所述，当关于存储P2L段0 622的位置的信息，即，作为存储块2 562的页面1 652的位置信息的页面1652的地址信息，被包括在存储在存储块2 562的备用区域0 658中的段信息0 660中时，控制器130可以通过存储在页面3 656的备用区域0 658中的段信息0 660来管理存储在存储块2 562的页面1 652中的P2L段0 622的位置信息。此外，通过检查存储在备用区域0 658中的段信息0 660，控制器130可以容易地检查存储在存储块2 562的页面1 652中的P2L段0622。特别地，当通过页面3 656的备用区域0 658可以在存储在存储块2 562的页面1 652中的P2L段0 622和存储在存储块2 562的页面3 656中的P2L段1 624之间形成段链接时，控制器130可以容易地管理并检查存储在存储块2 562中的P2L段620。也就是说，控制器130可以通过段链接容易地管理并检查存储在存储器装置150中的元数据的元段，特别地，P2L段620。
用于数据段1 604的P2L段1 624可以在存储块2 562中、在其中存储数据段1 604的页面2 654的下一页面中，即页面3 656中。因此，其中存储P2L段1 624的页面3 656可以用作指示数据段1 604完全存储在存储器装置150的存储块2 562中的检查点。控制器130可以通过其中存储P2L段1 624的页面3 656来检查对于数据段1 604的写入或编程操作正常完成，即对数据段1 604的写入成功。
控制器130可以将存储在第一缓冲器510中的数据段2 606写入并存储在包括在存储块2 562中的页面4 662中。控制器130可以生成并更新对应于数据段2 606在存储块2562的页面4 662中的存储的元数据的元段2，即用于数据段2 606的元段2，并且将元段2存储在包括在控制器130的存储器144中的第二缓冲器520中。特别地，控制器130可以生成并更新用于数据段2 606的P2L段2 626，并且将P2L段2 626存储在第二缓冲器520中。控制器130可以将存储在第二缓冲器520中的P2L段2 626写入并存储在包括在存储块2 562中的页面5 664中。
在存储器系统110从通电状态变为断电状态的情况下，特别地，在将存储在第二缓冲器520中的P2L段2 626写入存储块2 562的页面5 664中时发生突然断电的情况下，在存储器系统110从断电状态改变为通电状态时，控制器130可以检查关于存储块2 562的页面5664的P2L段2 626的写入失败666，并且将存储在第二缓冲器520中的P2L段2 626写入并存储在其中发生写入失败666的页面5 664的下一页面中，即，存储块2 562的页面6 668中。在包括在存储块2 562中的页面4 662中写入被存储在第一缓冲器510中的数据段2 606的同时发生突然断电的情况下，控制器130可以检查关于存储块2 562的页面4 662的数据段2606的写入失败，并且然后将存储在第一缓冲器510中的数据段2 606写入并存储在其中发生写入失败的页面4 662的下一页面中，即，存储块2 562的页面5 664中。
控制器130可以将用于存储在存储块2 562中的元数据的元段1的段信息1 672，(特别地，存储在存储块2 562的页面3 656中的P2L段1 624的段信息1 672)写入并存储在其中存储P2L段2 626的存储块2 562的页面6 668中的备用区域1 670中。如上所述，当关于存储P2L段1 624的位置的信息，即，作为用于存储块2 562的页面3 656的位置信息的页面3656的地址信息被包括在存储在存储块2 562的备用区域1 670中的段信息1 672中时，控制器130可以通过存储在页面6 668的备用区域1 670中的段信息1 672来管理存储在存储块2562的页面3 656中的P2L段1 624的位置信息。此外，通过检查存储在备用区域1 670中的段信息1 672，控制器130可以容易地检查存储在存储块2 562的页面3 656中的P2L段1 624。特别地，当通过页面6 668的备用区域1 670在存储在存储块2 562的页面3 656中的P2L段1624和存储在存储块2 562的页面6 668中的P2L段2 626之间形成段链接时，控制器130可以容易地管理并检查存储在存储块2 562中的P2L段620。也就是说，控制器130可以通过段链接容易地管理并检查存储在存储器装置150中的元数据的元段，特别地，P2L段620。
用于数据段2 606的P2L段2 626被存储在存储块2 562中、其中存储数据段2 606的页面4 662的下一正常页面中，即页面6 668中。因此，其中存储P2L段2 626的页面6 668可以用作指示数据段2 606完全存储在存储器装置150的存储块2 562中的检查点。控制器130可以通过其中存储P2L段2 626的页面6 668检查对于数据段2 606的写入或编程操作正常完成，即对数据段2 606的写入成功。
控制器130可以将存储在第一缓冲器510中的数据段3 608写入并存储在包括在存储块2 562中的页面7 674中。控制器130可以生成并更新对应于数据段3 608在存储块2562的页面7674中的存储的元数据的元段3，即数据段3 608的元段3，并且将元段3存储在包括在控制器130的存储器144中的第二缓冲器520中。特别地，控制器130可以生成并更新用于数据段3 608的P2L段3 628，并且将P2L段3 628存储在第二缓冲器520中。控制器130可以将存储在第二缓冲器520中的P2L段3 628写入并存储在包括在存储块2 562中的页面8 676中。
控制器130可以将用于存储在存储块2 562中的元数据的元段3的段信息2 680，特别地，用于存储在存储块2 562的页面6 668中的P2L段2 626的段信息2 680，写入并存储在其中存储P2L段3 628的存储块2 562的页面8 676中的备用区域2 678中。如上所述，当关于存储P2L段2 626的位置的信息，即，作为用于存储块2 562的页面6 668的位置信息的页面6668的地址信息可以包括在被存储在存储块2 562的备用区域1 670中的段信息1 672中时，控制器130可以通过存储在页面8 676的备用区域2 678中的段信息2 680来管理存储在存储块2 562的页面6 668中的P2L段2 626的位置信息。此外，通过检查存储在备用区域2 678中的段信息2 680，控制器130可以容易地检查存储在存储块2 562的页面6 668中的P2L段2626。特别地，当通过页面8 676的备用区域2 678在存储在存储块2 562的页面6 668中的P2L段2 626和存储在存储块2 562的页面8 676中的P2L段3 628之间形成段链接时，控制器130可以容易地管理并检查存储在存储块2 562中的P2L段620。也就是说，控制器130可以通过段链接容易地管理并检查存储在存储器装置150中的元数据的元段，特别地，P2L段620。
例如，控制器130可以通过形成在存储块2 562中的段链接顺序检查存储在存储块2 562中的P2L段620。也就是说，在检查存储在页面8 676中的P2L段3 628之后，控制器130可以通过存储在备用区域2 678中的段信息2 680来检查存储在页面6 668中的P2L段2626、通过存储在备用区域1 670中的段信息1 672来检查存储在页面3 656中的P2L段1624、并通过存储在备用区域0 658中的段信息0 660来检查存储在页面1 652中的P2L段0622。
用于数据段3 608的P2L段3 628可以存储在存储块2 562中、其中存储数据段3608的页面7 674的下一页面中，即页面8 676中。因此，其中存储P2L段3 628的页面8 676可以用作指示数据段3 608完全存储在存储器装置150的存储块2 562中的检查点。控制器130可以通过其中存储P2L段3 628的页面8 676检查对于数据段3 608的写入或编程操作正常完成，即对数据段3 608的写入成功。
以这种方式，在根据实施例的存储器系统中，在将对应于从主机102接收的命令的用户数据的数据段存储在控制器130的存储器144中之后，存储在存储器144中的数据段被写入并存储在包括在存储器装置150的存储块中的页面中。此外，用于数据段的元数据的元段，特别地，第二映射数据的P2L段，被存储在位于其中存储相应数据段的页面的下一个页面中。用于元段的段信息，特别地，关于P2L段被存储在存储器装置150的存储块中的位置的信息，被写入并存储在存储P2L段的下一页面的备用区域中。因此，在根据实施例的存储器系统中，不需要使用额外的存储器来管理并存储元段的段信息(特别地，P2L段的位置信息)。此外，不需要生成并保留用于元段的段信息的额外的数据结构。通过在存储在存储器装置的存储块中的P2L段之间形成段链接，可以更容易地管理并检查存储在存储器装置的存储块中的P2L段。特别地，在根据本发明的实施例的存储器系统中，在检查存储在存储器装置150的存储块中的P2L段的情况下，例如，在根据发生突然断电或写入失败来检查P2L段的情况下，检查P2L段的位置信息，并且通过段链接顺序检查P2L段存储在存储器装置150的存储块中的位置。也就是说，通过段链接顺序检查存储在存储块中的P2L段。因此，可以快速检查存储在存储器装置150的存储块中的P2L段。在下文中，将参照图7详细描述根据示例性实施例的用于在存储器系统中的数据处理操作。
图7是根据本发明实施例的存储器系统中的数据处理操作的流程图。
参照图7，数据处理操作可以包括根据步骤710将用户数据写入存储器装置的存储块中。更具体地，在将对应于从主机102接收的命令的用户数据的数据段存储在控制器130的存储器144之后，在步骤710中，存储在存储器144中的数据段可以写入并存储在包括在存储器装置150的一个或多个存储块中的页面中。
在步骤720中，对应于存储在存储器144的数据段的存储，在包括在存储器装置150的一个或多个存储块中的页面中，可以生成并更新用于数据段的元数据的元段。更新的元段可以存储在控制器130的存储器144中。如上所述，元数据的元段可以包括用于数据段的第一映射数据的L2P段和第二映射数据的P2L段。
在步骤730中，存储在控制器130的存储器144中的元数据的元段可以写入并存储在包括在存储器装置150的一个或多个存储块中的页面中。其中写入元段的存储器装置150的一个或多个存储块可以与存储用户数据的存储器装置的一个或多个块相同。用于元段的段信息，即，指示存储元段的位置的位置信息可以写入并存储在包括在存储器装置150的存储块中的页面的备用区域中，特别地，其中存储元段的页面组的备用区域中。数据处理操作可以包括参照图5和6详细描述的步骤中的任何一个。
在实施例中，数据处理操作可以包括写入并存储与写入命令一起从主机102接收的用户数据的操作。用户数据可以存储在存储器装置的一个或多个存储块中。数据处理操作还可以包括生成、更新并存储用于用户数据的元数据。元数据可以包括第二映射数据，其可以存储在包括在存储器装置的一个或多个存储块中的页面组中。存储元数据可以包括将诸如关于第二映射数据存储在一个或多个存储块中的位置的信息等用于第二映射数据的段信息存储其中存储有第二映射数据的页面组的备用区域中。存储用户数据的一个或多个存储块可以与存储元数据的一个或多个存储块相同。例如，数据段可以存储在包括在一个或多个存储块之中的第一存储块中的第一页面中，元段可以存储在包括在第一存储块中的第二页面中，并且用于元段的段信息可以存储在第二页面的备用区域中。
在下文中，根据实施例，将参照图8至图13详细描述应用了包括上文参照图1至图7所描述的存储器装置150和控制器130的存储器系统110的数据处理系统和电子器件。
图8是示出根据实施例的包括存储器系统的数据处理系统的简图。图8是示意性地示出应用根据实施例的存储器系统的存储卡系统的图。
参照图8，存储卡系统6100包括存储器控制器6120、存储器装置6130以及连接器6110。
详细地，存储器控制器6120可以与存储器装置6130连接，并且可以访问存储器装置6130。在一些实施例中，存储器装置6130可以用非易失性存储器(NVM)来实施。例如，存储器控制器6120可以控制对于存储器装置6130的读取、写入、擦除和后台操作。存储器控制器6120可以提供存储器装置6130与主机(未示出)之间的接口，并且可以驱动用于控制存储器装置6130的固件。例如，存储器控制器6120可以对应于上文参照图1所描述的存储器系统110中的控制器130，且存储器装置6130可对应于上文参照图1所描述的存储器系统110中的存储器装置150。
因此，存储器控制器6120可以包括如图1所示的诸如随机存取存储器(RAM)、处理单元、主机接口、存储器接口和错误校正单元等组件。
存储器控制器6120可以通过连接器6110与外部装置(例如，上面参照图1所描述的主机102)通信。例如，如上文参照图1所描述的，存储器控制器6120可以配置为通过诸如以下的各种通信协议中的至少一个与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、快速PCI(PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、火线、通用闪速存储(UFS)、无线保真(WI-FI)以及蓝牙。因此，根据实施例的存储器系统和数据处理系统可以应用于有线/无线电子器件，例如，移动电子器件。
存储器装置6130可以使用非易失性存储器来实施。例如，存储器装置6130可以使用诸如以下的各种非易失性存储器装置来实施：电可擦除可编程ROM(EPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻RAM(ReRAM)、铁电RAM(FRAM)以及自旋扭矩转移磁性RAM(STT-MRAM)等。
存储器控制器6120和存储器装置6130可以集成到单个半导体器件中。例如，存储器控制器6120和存储器装置6130可以通过被集成到单个半导体器件中来构建固态驱动器(SSD)。存储器控制器6120和存储器装置6130可以构造诸如PC卡(PCMCIA：个人计算机存储卡国际协会)、标准闪存卡(CF)、智能媒体卡(SM和SMC)、记忆棒、多媒体卡(MMC、RS-MMC、微型MMC和eMMC)、SD卡(例如SD、迷你SD、微型SD和SDHC)以及通用闪速存储器(UFS)的存储卡。
图9是示意性地示出包括根据本发明的实施例的存储器系统的数据处理系统的示例的图。
参照图9，数据处理系统6200包括可以使用至少一个非易失性存储器(NVM)实施的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。如上文参照图1所述，数据处理系统6200可以是诸如存储卡(例如，CF、SD和微型SD)等存储媒介。存储器装置6230可对应于上文参照图1所述的存储器系统110中的存储器装置150，并且存储器控制器6220可以对应于上文参照图1所描述的存储器系统110中的控制器130。
存储器控制器6220可以响应于从主机6210接收的请求而控制包括对于存储器装置6230的读取、写入和擦除操作的操作。存储器控制器6220可以包括中央处理单元(CPU)6221、作为缓冲存储器6222的随机存取存储器(RAM)、错误校正码(ECC)电路6223、主机接口6224以及作为存储器接口的NVM接口6225，它们都经由内部总线联接。
CPU 6221可以控制对于存储器装置6230的诸如读取、写入、文件系统管理、坏页面管理等操作。RAM 6222可以根据CPU 6221的控制而操作，并且可以用作工作存储器、缓冲存储器、高速缓冲存储器等。在RAM 6222用作工作存储器的情况下，由CPU 6221处理的数据临时存储在RAM 6222中。在RAM 6222用作缓冲存储器的情况下，RAM 6222用于缓冲待从主机6210传输到存储器装置6230或从存储器装置6230传输到主机6210的数据。在RAM 6222用作高速缓冲存储器的情况下，RAM 6222可以用于使低速的存储器装置6230能以高速操作。
ECC电路6223对应于上文参照图1所述的控制器130的ECC单元138。如上文参照图1所描述的，ECC电路6223可以生成用于校正从存储器装置6230接收的数据中的失败位或错误位的错误校正码(ECC)。ECC电路6223可以对将提供给存储器装置6230的数据执行错误校正编码，并且可以生成增加有奇偶校验位的数据。奇偶校验位可以存储在存储器装置6230中。ECC电路6223可以对从存储器装置6230输出的数据执行错误校正解码。此时，ECC电路6223可以通过使用奇偶校验位来校正错误。例如，如上文参照图1所述，ECC电路6223可以通过使用诸如以下的各种编码调制来校正错误：低密度奇偶校验(LDPC)码、博斯－乔赫里－霍克文黑姆(BCH)码，turbo码、里德-所罗门(RS)码、卷积码、递归系统码(RSC)、网格编码调制(TCM)和块编码调制(BCM)。
存储器控制器6220通过主机接口6224向主机6210传输数据并从主机6210接收数据，并且通过NVM接口6225向存储器装置6230传输数据并从存储器装置6230接收数据。主机接口6224可以通过诸如以下的各种接口协议中的至少一个而与主机6210连接：并行高级技术附件(PATA)总线、串行高级技术附件(SATA)总线、小型计算机系统接口(SCSI)、通用串行总线(USB)、快速外围组件互连(PCIe)或NAND接口。进一步地，随着诸如无线保真(WI-FI)或长期演进(LTE)的无线通信功能或移动通信协议的实现，存储器控制器6220可以通过与诸如主机6210等外部装置或与除主机6210之外的另一外部装置连接来传输并接收数据。具体地，当存储器控制器6220配置为通过各种通信协议之中的至少一个与外部装置通信时，根据实施例的存储器系统和数据处理系统可应用于有线/无线电子器件，例如，移动电子器件。
图10是示出包括根据本发明的实施例的存储器系统的数据处理系统的示例的简图。图10所示的可以是固态驱动器(SSD)。
参照图10，SSD 6300可以包括存储器装置6340以及控制器6320，其中存储器装置可以包括多个非易失性存储器NVM。控制器6320可以对应于上文参照图1所述的存储器系统110中的控制器130，并且存储器装置6340可以对应于上文参照图1所述的存储器系统110中的存储器装置150。
详细地，控制器6320可以通过多个通道CH1、CH2、CH3、...和CHi而与存储器装置6340连接。控制器6320可以包括处理器6321、缓冲存储器6325、错误校正码(ECC)电路6322、主机接口6324以及作为经由内部总线联接的存储器接口的非易失性存储器(NVM)接口6326。
缓冲存储器6325临时存储从主机6310接收的数据或从包括在存储器装置6340中的多个非易失性存储器NVM接收的数据，或者临时存储多个非易失性存储器NVM的元数据。例如，元数据可以包括包含映射表的映射数据。缓冲存储器6325可以使用诸如以下但不限于此的动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、双倍数据速率(DDR)SDRAM、低功率双倍数据速率(LPDDR)SDRAM以及图形随机存取存储器(GRAM)的易失性存储器或者诸如以下但不限于此的铁电随机存取存储器(FRAM)、电阻随机存取存储器(ReRAM)、自旋扭矩转移磁性随机存取存储器(STT-MRAM)以及相变随机存取存储器(PRAM)的非易失性存储器来实施。虽然为了便于解释在图10中示出缓冲存储器6325设置在控制器6320内部，但是应当注意到，缓冲存储器6325可以设置在控制器6320外部。
ECC电路6322在编程操作中计算将在存储器装置6340中编程的数据的错误校正码值、基于错误校正码值对在读取操作中从存储器装置6340读取的数据执行错误校正操作并且在对失败的数据的恢复操作中对从存储器装置6340恢复的数据执行错误校正操作。
主机接口6324提供关于诸如主机6310的外部装置的接口功能。非易失性存储器接口6326提供关于存储器装置6340的接口功能，该存储器装置6340通过多个通道CH1、CH2、CH3、...和CHi连接。
当使用其中每一个都应用上文参照图1所描述的存储器系统110的多个SSD 6300时，可以实施诸如独立磁盘冗余阵列(RAID)系统的数据处理系统。在RAID系统中，可以包括多个SSD 6300以及用于控制多个SSD 6300的RAID控制器。在通过从主机6310接收写入命令来执行编程操作的情况下，RAID控制器可以在多个RAID级别(例如，多个SSD 6300)之中响应于从主机6310接收到的写入命令的RAID级别信息来选择至少一个存储器系统(例如，至少一个SSD 6300)，并且可以向选择的SSD 6300输出对应于写入命令的数据。在通过从主机6310接收读取命令来执行读取操作的情况下，RAID控制器可以在多个RAID级别(例如，多个SSD 6300)之中响应于从主机6310接收的写入命令的RAID级别信息选择至少一个存储器系统(例如，至少一个SSD 6300)，并且可以将从选择的SSD 6300输出的数据提供给主机6310。
图11是示出包括根据本发明实施例的存储器系统的数据处理系统的另一示例的简图。图11是示意性地示出应用根据实施例的存储器系统的嵌入式多媒体卡(eMMC)的图。
参照图11，eMMC 6400包括使用至少一个NAND闪速存储器来实施的存储器装置6440以及控制器6430。控制器6430可以对应于上文参照图1所描述的存储器系统110中的控制器130，并且存储器装置6440可以对应于上文参照图1所描述的存储器系统110中的存储器装置150。
详细地，控制器6430可以通过多个通道与存储器装置6440连接。控制器6430可以包括内核6432、主机接口(主机I/F)6431以及诸如NAND接口(NAND I/F)6433的存储器接口。
内核6432可以控制eMMC 6400的操作。主机接口6431可以提供控制器6430和主机6410之间的接口功能。NAND接口6433可以提供存储器装置6440和控制器6430之间的接口功能。例如，主机接口6431可以是如上文参照图1所描述的诸如MMC接口的并行接口或者是诸如超高速1级(UHS-I)/UHS2级(UHS-II)和通用闪速存储(UFS)接口的串行接口。
图12是示出包括根据本发明的实施例的存储器系统的数据处理系统的另一示例的图。图12是示意性地示出应用根据实施例的存储器系统的通用闪速存储(UFS)系统的图。
参照图12，UFS系统6500可以包括UFS主机6510、多个UFS装置6520和6530、嵌入式UFS装置6540以及可移动UFS卡6550。UFS主机6510可以是诸如移动电子器件的有线/无线电子器件的应用处理器。
UFS主机6510、UFS装置6520和6530、嵌入式UFS装置6540和可移动UFS卡6550可以通过UFS协议分别与诸如有线/无线电子器件(例如，移动电子器件)的外部装置通信。UFS装置6520和6530、嵌入式UFS装置6540和可移动UFS卡6550可以使用上文参照图1所述的存储器系统110来实施为诸如上文参照图8所描述的存储卡系统6100。嵌入式UFS装置6540和可移动UFS卡6550可以通过与UFS协议不同的另一协议进行通信。例如，嵌入式UFS装置6540和可移动UFS卡6550可以通过诸如以下但不限于此的USB闪速驱动器(UFD)、多媒体卡(MMC)、安全数字(SD)、迷你SD和微型SD的各种卡协议来通信。
图13是示出包括根据本发明实施例的存储器系统的数据处理系统的示例的简图。图13是示意性地示出应用根据实施例的存储器系统的用户系统的图。
参照图13，用户系统6600可以包括应用处理器6630、存储器模块6620、网络模块6640、存储模块6650以及用户接口6610。
应用处理器6630可以驱动包括在用户系统6600中的组件以及操作系统(OS)。例如，应用处理器6630可以包括用于控制包括在用户系统6600中的组件、接口、图形引擎等的控制器。应用处理器6630可以由片上系统(SoC)提供。
存储器模块6620可以作为用户系统6600的主存储器、工作存储器、缓冲存储器或高速缓冲存储器来操作。存储器模块6620可以包括诸如以下的易失性随机存取存储器：动态随机存储器(DRAM)、同步动态随机存取存储器(SDRAM)、双倍数据速率(DDR)SDRAM、DDR2SDRAM、DDR3 SDRAM、低功率双倍数据速率(LPDDR)SDRAM、LPDDR2 SDRAM和LPDDR SDRAM；或诸如以下的非易失性随机存取存储器：相变随机存取存储器(PRAM)、电阻随机存取存储器(ReRAM)、磁性随机存取存储器(MRAM)和铁电随机存取存储器(FRAM)。例如，应用处理器6630和存储器模块6620可以通过基于叠层封装(POP)被封装来安装。
网络模块6640可以与外部装置通信。例如，网络模块6640不仅可以支持有线通信，而且可以支持诸如以下的各种无线通信：码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA 2000、时分多址(TDMA)、长期演进(LTE)、全球微波互联接入(WiMAX)、无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显示(WI-DI)等，并且因此可以与诸如移动电子器件的有线/无线电子器件通信。根据该事实，根据实施例的存储器系统和数据处理系统可以应用于有线/无线电子器件。网络模块6640可以包括在应用处理器6630中。
存储模块6650可以存储诸如从应用处理器6530接收的数据的数据，并将存储在其中的数据传输到应用处理器6530。存储模块6650可以由诸如以下的非易失性半导体存储器装置实现：相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(ReRAM)、NAND闪速存储器、NOR闪速存储器和3维NAND闪速存储器等。存储模块6650可以提供为诸如用户系统6600的存储卡和外部驱动器的可移动存储媒介。例如，存储模块6650可以对应于上文参照图1所描述的存储器系统110，并且可以使用上文参照图10至图12所描述的SSD、eMMC和UFS来实施。
用户接口6610可以包括用于向应用处理器6630输入数据或命令或者用于将数据输出到外部装置的接口。例如，用户接口6610可以包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口以及诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、发光二极管(LED)扬声器和电动机的用户输出接口。
在上文参照图1所描述的存储器系统110应用于根据实施例的用户系统6600的移动电子器件的情况下，应用处理器6630可以控制移动电子器件的操作，并且如上所述作为通信模块的网络模块6640可以控制与外部装置的有线/无线通信。作为移动电子器件的显示/触摸模块的用户接口6610显示由应用处理器6630处理的数据或者支持来自触摸面板的数据输入。
根据所描述的实施例的存储器系统及其操作方法可以降低存储器系统的复杂性和性能劣化并且提高存储器装置的使用效率，从而更快速并更稳定地处理关于存储器装置的数据。
虽然为了说明已经描述了各种实施例，但是对于本领域技术人员来说显而易见的是，在不脱离权利要求所限定的本发明的精神和范围的情况下，可以进行各种其它改变和修改。

Claims (18)

1.一种存储器系统，其包括：
存储器装置，其包括多个存储块，每个存储块包括多个页面，每个页面包括可操作地联接到字线的用于存储数据的多个存储器单元；以及
包括存储器的控制器，所述控制器适于执行对应于从主机接收的命令的命令操作、将用于所述命令操作的用户数据的数据段和元数据的元段存储在所述存储器中、将所述数据段存储在包括在所述存储块之中的第一存储块中的第一页面组中、将所述元段存储在包括在所述第一存储块中的第二页面组中并且将用于所述元段的段信息存储在第二页面组的备用区域中，
其中通过存储在所述第二页面组的备用区域中的所述段信息，在存储在所述第二页面组中的不同页面中的元段之间形成段链接。
2.根据权利要求1所述的存储器系统，其中所述控制器将所述数据段之中的第一数据段存储在所述第一页面组之中的第三页面中，并且将所述元段之中的用于所述第一数据段的第一元段存储在所述第二页面组之中的第四页面中，所述第三页面的下一个为所述第四页面。
3.根据权利要求2所述的存储器系统，其中所述控制器将所述数据段之中的第二数据段存储在所述第四页面的下一个的第五页面中，并且将所述元段之中的用于所述第二数据段的第二元段存储在所述第五页面的下一个的第六页面中。
4.根据权利要求3所述的存储器系统，其中所述控制器将用于所述第一元段的第一段信息存储在所述备用区域之中的所述第六页面的第一备用区域中。
5.根据权利要求3所述的存储器系统，其中，当将所述第二元段存储在所述第六页面中时，如果在所述存储器系统中发生断电，并且然后所述存储器系统变为通电状态，则所述控制器将所述第二元段存储在所述第六页面的下一个的第七页面中。
6.根据权利要求3所述的存储器系统，其中，当将所述第二数据段存储在所述第五页面中时，如果在所述存储器系统中发生断电，并且然后所述存储器系统变为通电状态，则所述控制器将所述第二数据段存储在所述第六页面中并且将所述第二元段存储在所述第六页面的下一个的第七页面中。
7.根据权利要求1所述的存储器系统，其中，所述控制器通过所述段链接顺序地检查所述元段。
8.根据权利要求1所述的存储器系统，其中，所述段信息是其中存储所述元段的所述第二页面组的位置信息。
9.根据权利要求1所述的存储器系统，其中，所述第二页面组用作指示所述数据段被完全存储在所述第一页面组中的检查点。
10.一种用于操作存储器系统的方法，其包括：
从主机接收用于多个页面的命令，所述多个页面被包括在所述存储器系统的存储器装置的多个存储块的每一个中；
在所述存储器系统的控制器和所述存储块之间执行对应于所述命令的命令操作；
将用于命令操作的用户数据的数据段和元数据的元段存储在所述控制器的存储器中；
将所述数据段存储在包括在所述存储块之中的第一存储块中的第一页面组中；并且
将所述元段存储在包括在所述第一存储块中的第二页面组中，并将用于所述元段的段信息存储在所述第二页面组的备用区域中,
其中通过存储在所述第二页面组的备用区域中的所述段信息，在存储在所述第二页面组中的不同页面中的元段之间形成段链接。
11.根据权利要求10所述的方法，其中在所述第一页面组中的存储包括：
将所述数据段之中的第一数据段存储在所述第一页面组之中的第三页面中，并且
其中，在所述第二页面组中的存储包括：
将所述元段之中的用于所述第一数据段的第一元段存储在所述第二页面组之中的第四页面中，所述第三页面的下一个为所述第四页面。
12.根据权利要求11所述的方法，其中在所述第一页面组中的存储包括：
将所述数据段之中的第二数据段存储在所述第四页面的下一个的第五页面中，并且
其中，在所述第二页面组中的存储包括：
将所述元段之中的用于所述第二数据段的第二元段存储在所述第五页面的下一个的第六页面中。
13.根据权利要求12所述的方法，其中，在所述备用区域中的存储包括：
将用于所述第一元段的第一段信息存储在所述备用区域之中的所述第六页面的第一备用区域中。
14.根据权利要求12所述的方法，其进一步包括：
如果当将所述第二元段存储在所述第六页面中时，在所述存储器系统中发生断电，并且然后所述存储器系统变为通电状态，则将所述第二元段存储在所述第六页面的下一个的第七页面中。
15.根据权利要求12所述的方法，其进一步包括：
如果当将所述第二数据段存储在所述第五页面中时，在所述存储器系统中发生断电，并且然后所述存储器系统变为通电状态，则将所述第二数据段存储在所述第六页面中并将所述第二元段存储在所述第六页面的下一个的第七页面中。
16.根据权利要求10所述的方法，其进一步包括：通过所述段链接顺序地检查所述元段。
17.根据权利要求10所述的方法，其中所述段信息是其中存储所述元段的所述第二页面组的位置信息。
18.根据权利要求10所述的方法，其中，所述第二页面组用作指示所述数据段被完全存储在所述第一页面组中的检查点。
CN201710204230.3A 2016-06-30 2017-03-30 存储器系统及其操作方法 Active CN107562653B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0082818 2016-06-30
KR1020160082818A KR102653389B1 (ko) 2016-06-30 2016-06-30 메모리 시스템 및 메모리 시스템의 동작 방법

Publications (2)

Publication Number Publication Date
CN107562653A CN107562653A (zh) 2018-01-09
CN107562653B true CN107562653B (zh) 2021-07-09

Family

ID=60807534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710204230.3A Active CN107562653B (zh) 2016-06-30 2017-03-30 存储器系统及其操作方法

Country Status (3)

Country Link
US (1) US10466929B2 (zh)
KR (1) KR102653389B1 (zh)
CN (1) CN107562653B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102711037B1 (ko) * 2016-09-19 2024-09-30 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US20180260319A1 (en) * 2017-03-10 2018-09-13 Toshiba Memory Corporation Writing ssd system data
US11132044B2 (en) 2018-05-08 2021-09-28 Micron Technology, Inc. Dynamic P2L asynchronous power loss mitigation
KR102617411B1 (ko) * 2018-08-31 2023-12-26 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102645740B1 (ko) * 2018-10-30 2024-03-11 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US12013825B2 (en) 2022-03-01 2024-06-18 Bank Of America Corporation Predictive value engine for logical map generation and injection
CN114664238B (zh) * 2022-03-23 2023-09-19 无锡力芯微电子股份有限公司 一种用于led显示的pwm数据同步方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377500B1 (en) * 1999-11-11 2002-04-23 Kabushiki Kaisha Toshiba Memory system with a non-volatile memory, having address translating function
US7533214B2 (en) * 2002-02-27 2009-05-12 Microsoft Corporation Open architecture flash driver
US8732388B2 (en) * 2008-09-16 2014-05-20 Micron Technology, Inc. Embedded mapping information for memory devices
CN101751339B (zh) * 2008-12-19 2012-01-11 慧国(上海)软件科技有限公司 快闪存储器装置及其数据管理方法
CN101957799B (zh) * 2009-07-16 2012-07-04 群联电子股份有限公司 用于闪速存储器的数据写入方法及其控制电路与存储系统
US8370567B1 (en) * 2012-03-23 2013-02-05 DSSD, Inc. Storage system with self describing data
KR101979392B1 (ko) 2012-05-17 2019-05-16 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR20150053092A (ko) 2013-11-07 2015-05-15 에스케이하이닉스 주식회사 데이터 저장 시스템 및 그것의 동작 방법
KR102272228B1 (ko) 2014-05-13 2021-07-06 삼성전자주식회사 불휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
KR20160074237A (ko) * 2014-12-18 2016-06-28 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
CN107562653A (zh) 2018-01-09
US20180004439A1 (en) 2018-01-04
KR20180003715A (ko) 2018-01-10
US10466929B2 (en) 2019-11-05
KR102653389B1 (ko) 2024-04-03

Similar Documents

Publication Publication Date Title
CN107562649B (zh) 存储器系统及其操作方法
CN107643985B (zh) 存储器系统及其操作方法
CN107766257B (zh) 存储器系统及其操作方法
CN109947358B (zh) 存储器系统及其操作方法
CN107491396B (zh) 存储器系统及其操作方法
US10514863B2 (en) Memory system and operation method for the same
CN107346214B (zh) 存储器系统及其操作方法
CN107450845B (zh) 存储器系统及其操作方法
CN108694138B (zh) 控制器及其操作方法
CN110347330B (zh) 存储器系统及其操作方法
CN108108308B (zh) 存储器系统及其操作方法
CN108268212B (zh) 控制器及操作方法
US20180101454A1 (en) Memory system and operation method for the same
US10303361B2 (en) Memory system and method for buffering and storing data
CN107562653B (zh) 存储器系统及其操作方法
CN109032501B (zh) 存储器系统及其操作方法
US20180012666A1 (en) Memory system and operating method thereof
CN109697171B (zh) 控制器及其操作方法
US10042568B2 (en) Memory system and operating method thereof
CN107807887B (zh) 存储器系统及其操作方法
US10331346B2 (en) Memory system using burst command for handling plural commands and operating method thereof
CN108241470B (zh) 控制器及其操作方法
CN107728932B (zh) 存储器系统及其操作方法
CN110825316A (zh) 控制器及该控制器的操作方法
CN110968521B (zh) 存储器系统及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant