CN101751339B - 快闪存储器装置及其数据管理方法 - Google Patents
快闪存储器装置及其数据管理方法 Download PDFInfo
- Publication number
- CN101751339B CN101751339B CN2008102073514A CN200810207351A CN101751339B CN 101751339 B CN101751339 B CN 101751339B CN 2008102073514 A CN2008102073514 A CN 2008102073514A CN 200810207351 A CN200810207351 A CN 200810207351A CN 101751339 B CN101751339 B CN 101751339B
- Authority
- CN
- China
- Prior art keywords
- flash memory
- block
- memory chip
- data
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
本发明是一种快闪存储器装置及其数据管理方法，所述数据管理方法包括提供多个快闪存储芯片、分别致能所述快闪存储芯片、以及对所述快闪存储芯片中的一第一快闪存储芯片的一第一区块的一第一数据进行更新操作，其中更新操作还包括将对应所述第一数据的一第一更新数据写入所述快闪存储芯片中的一第二快闪存储芯片的一第二区块、以及对所述第一区块及所述第二区块数据进行整并操作，其中所述第一更新数据与所述第一数据对应至一第一逻辑区块地址。
Description
技术领域
本发明是关于快闪存储器装置，特别是关于快闪存储器装置的数据管理方法。
背景技术
快闪存储器是近年来发展迅速的存储器，属于非挥发性存储器(断电时数据仍能保存)，它具有低功耗、体积小、可靠性高等优点，已成为一般计算机系统的辅助存储器使用。图1为快闪存储器装置的架构示意图。快闪存储器装置100包括一控制器102及一快闪存储芯片104，用以与一主机110传输数据。其中，控制器102以一控制线106致能所述快闪存储芯片104，以使所述快闪芯片104得以接收控制器102的存取。此外，熟悉本技术人士可知，控制器102又存有一转换表(TranslationTable)，具有将逻辑区块位置(Logical Block Address)转换成实体区块位置(PhysicalBlock Address)的功能。因此，主机110透过控制器102可将来自主机110且对应至逻辑区块位置L00～L04(图未示)的数据D0～D4分别储存于快闪存储芯片104的区块A的多个实体区块地址A00～A04中。
补充说明的是，快闪存储芯片104还具有以下特点：(1)其以页(page)为读取或写入操作的最小单位，1页具有2K个字节(2KB)；(2)但由于快闪存储器无法直接覆写，因此必需以区块(block)为单位进行删除(erase)操作，若以1区块包含64页为例，则1区块单位约为128千字节(128KB)。基于上述限制，使得快闪存储器在使用时，所需考量之处甚多。因此，如何有效管理快闪存储器就显得特别重要。
图2为快闪存储器进行更新操作的示意图。请一并参照图1，当进行“更新”操作时，快闪存储器装置100接收自主机110传输而来且对应至逻辑地址L01的一更新数据D1’，并欲以所述更新数据D1’取代原区块A中同属逻辑地址L01的数据D1。但由于原先储存于区块A实体页面地址A01的数据D1无法被直接覆写，亦无法直接被清除，其必须先做标记成“虚拟删除(Pseudo Erased)”，待往后适当时机再加以删除。此外，控制器102会在快闪存储芯片104中另外建立一新区块B而将更新数据D1’写入其中(举例而言，写入实体页面地址B01中)，并修改转换表中逻辑区块地址与实体区块地址的对应关系。
值得注意的是，完整的更新操作还需包括将区块A中未被更新的数据D0、D2～D4与区块B中的更新数据D1’进行“整并”(merge)操作(方法繁多，容后再述)，并于整并操作后将区块A进行“实体删除”(Real Erase)以释出快闪存储芯片104的空间。然而，进行实体删除时，快闪存储器装置100无法同时进行写入、读取或其它动作，此将导致效能变差。因此，一种能改善更新操作效能的快闪存储器管理方法亟为人们所需。
发明内容
本发明的目的是提供一种一种能改善更新操作效能的快闪存储器装置及其数据管理方法。
本发明揭露一种快闪存储器装置的数据管理方法，包括提供多个快闪存储芯片、分别致能所述快闪存储芯片、以及对所述快闪存储芯片中的一第一快闪存储芯片的一第一区块的一第一数据进行更新操作，其中更新操作还包括将对应所述第一数据的一第一更新数据写入所述快闪存储芯片中的一第二快闪存储芯片的一第二区块、以及对所述第一区块及所述第二区块数据进行整并操作，其中所述第一更新数据与所述第一数据对应至一第一逻辑区块地址。
本发明也揭露一种快闪存储器装置，包括多个快闪存储芯片以及一控制器，其中所述控制器用以分别致能所述快闪存储芯片、以及对所述快闪存储芯片中的一第一快闪存储芯片的一第一区块的一第一数据进行更新操作，其中更新操作还包括将对应所述第一数据的一第一更新数据写入所述快闪存储芯片中的一第二快闪存储芯片的一第二区块；以及对所述第一区块及所述第二区块进行整并操作，其中所述第一区块与所述第二区块对应至一第一逻辑区块地址。。
附图说明
为了让本发明的上述和其它目的、特征、和优点能更明显易懂，下面将配合附图对本发明的较佳实施例作详细说明，其中：
图1为快闪存储器装置的架构示意图；
图2为快闪存储器装置进行更新操作的示意图；
图3为依据本发明的一快闪存储器装置架构图；
图4为依据本发明的快闪存储器装置的数据管理方法流程图；
图5为于更新操作S406时执行母子区块配对模式示意图；
图6为更新操作S410时执行文件分配表模式示意图。
具体实施方式
前文已对本发明做各特征的摘要，请参考本文及附图，于此将做更详细的描述。本发明配合附图做详细的描述，然而非用以限制本发明。相反的，在不脱离本发明的范围及精神的前提下，本发明当可做出所有型式的等同的改变或替换。
图3为依据本发明的一快闪存储器装置架构图。快闪存储器装置300包括一控制器302、第一快闪存储芯片321、第二快闪存储芯片322、第三快闪存储芯片323、第四快闪存储芯片324，本发明以四个快闪存储芯片为例，但数量不限于此。其中所述控制器302以多个控制线331～334分别致能所述快闪存储芯片321～324，以使所述快闪存储芯片321～324得以接收控制器302的存取。重要的是，本发明的控制器302可依据本发明实施一特别的功能，请见下段说明。
图4为依据本发明的快闪存储器装置的数据管理方法流程图。请一并参照图3。如前所述，本发明如步骤S402所示，提供多个快闪存储芯片321～324；并于步骤S404所示，分别对所述快闪存储芯片321～324致能。在步骤S406中，控制器302还进行一更新操作，举例而言，其更新的对象为第一快闪存储芯片321的区块E，而所述区块E又包含分别存于实体页面地址E00～04的数据D0～D4，且数据D0～D4则分别对应至逻辑地址为L00～L04(图未示)。在本发明中，完整的更新操作S406还需包含写入操作S408、整并操作S410及删除操作S412。举例而言，若快闪存储器装置300自主机310接收对应至逻辑地址L01的一更新数据D1’，目的在取代数据D1并进而更新第一快闪存储芯片321的区块E时，则本发明于步骤S408，除了如同先前技术中所示将所述数据D1所在的实体页面地址E01标记为虚拟删除外，本发明的控制器302又会将更新数据D1’写入第二快闪存储芯片322的区块F中。其后，于步骤S410，控制器302将第一快闪存储芯片321的区块E及第二快闪存储芯片322的区块F进行整并操作。最后，于步骤S412中将不再使用的区块进行实体删除，详如后述。
本发明对快闪存储器进行更新操作的方法包含各种实施例，例如：母子区块(Mother/Child)配对模式，以及文件分配表(File Allocation Table，FAT)模式。图5为于更新操作S406时执行母子区块配对模式示意图。以母子区块配对模式为例，若区块E(标记为母区块)在其实体页面地址E00～E04上分别具有数据D0～D4，并接收对应至逻辑地址L01的一更新数据D1’时，则本发明进行写入操作S408，控制器302分别将未被更新的数据D0及更新数据D1’写入区块F(子区块)的实体页面地址F00及F01中。在进行整并操作S410时，再将未被更新的数据D2～D4及剩余页面数据一起复制至实体页面地址F02～F04及剩余页面中，接着区块F的标记由子区块修改为母区块。在此情况下，在当进行删除操作S412时，本发明可直接将第一快闪存储芯片321的区块E(母区块)予以实体删除。依照本发明，在删除第一快闪存储芯片321的区块E的同时，其它快闪存储芯片如第二快闪存储芯片322、第三快闪存储芯片323及第四快闪存储芯片324等仍可被存取，不会因为快闪存储器装置300对特定快闪存储芯片执行删除操作而影响其它快闪存储芯片的操作，进而达到提升快闪存储器装置整体效能的目的。另外，因为母区块E与配对的子区块F位于不同的存储芯片，于整并操作时，读取第一快闪存储芯片321中母区块内的旧数据并写入至第二快闪存储芯片322中的子区块亦可以同时进行，藉此增加整并操作的效率。
然而，本发明在文件分配表模式则与前述母子区块配对模式稍有不同。图6为更新操作S410时执行文件分配表模式示意图。同样地，若区块E在其实体页面地址E00～E04上分别具有数据D0～D4，并接收对应至逻辑地址L01的一更新数据D1’时，在文件分配表模式下进行写入操作S408，则控制器302仅会将被更新的数据D1’写入区块F的实体页面地址F00，而其它未被更新的数据D0、D2～D4仍被保留于区块E中，并在区块F的实体页面地址F01上建立一文件分配表FAT0，分别记录各逻辑页面地址对应的实体页面地址，如文件分配表FAT0表示逻辑页面地址L00将对应至实体页面地址F00。而进行整并操作S410时，则控制器302将第一快闪存储芯片321的区块E中的未被更新的数据D0、D2～D4与第二快闪存储芯片322的区块F中的更新数据D1’分别写入第三快闪存储芯片323的区块G的实体页面地址G00、G02～G04及G01中。在此情况下，当进行删除操作S412时，本发明可直接将第一快闪存储芯片321的区块E及第二快闪存储芯片322的区块F予以实体删除。在删除区块E及区块F的同时，其它快闪存储芯片如第三快闪存储芯片323及第四快闪存储芯片324仍可被存取，相对先前技术而言，此模式下亦具有提升快闪存储器装置整体效能的功用。另外，因为母区块E与配对的FAT区块F以及用于整并的新区块G皆位于不同的存储芯片，于整并操作时，读取第一快闪存储芯片321中母区块E内的旧数据以及第二快闪存储芯片322中的FAT区块并写入至第三快闪存储芯片323中的新区块便可以同时间进行，藉此提高整并操作的效率。
值得注意的是，上述所述区块E、F、G皆包含多个页，并以页为最小的写入单位。在本发明中，页除了可供存取数据(如数据D0～D4)外，亦包括备用信息，可用以记录各种讯息。其中讯息除了如上述实体区块地址、逻辑区块地址及逻辑页面地址外，亦可记录一序列号，其中所述序列号可用以表示记录所述备用信息的页所属区块被建立的次序。就上述的母子区块配对模式而言，当母区块被赋予序列号0时，则较晚建立的子区块被赋予序列号1。当所述子区块被进行更新操作而成为母区块并保留序列号1时，则于其对应的新的子区块产生后，将所述新的子区块的序列号定为2。通过判断序列号的大小，可轻易判断在母子区块配对模式下，何者为母区块，而何者为相对应的子区块。
在本发明的范围内，将包含所有修饰及改变，将由所附的本申请权利要求所限定的范围所保护。
Claims (16)
1.一种快闪存储器装置的数据管理方法，其特征在于，包括：
提供多个快闪存储芯片；
分别致能所述快闪存储芯片；
对所述快闪存储芯片中的一第一快闪存储芯片的一第一区块的一第一数据进行更新操作，还包括：
将对应所述第一数据的一第一更新数据写入所述快闪存储芯片中的一第二快闪存储芯片的一第二区块；
对所述第一快闪存储芯片中的所述第一区块及所述第二快闪存储芯片中的所述第二区块数据进行整并操作，于整并操作时读取所述第一区块中的旧数据并写入至所述第二区块是同时进行的；
其中所述第一更新数据与所述第一数据对应至一第一逻辑区块地址。
2.根据权利要求1所述的快闪存储器装置的数据管理方法，其特征在于，还包括于进行整并操作时将所述第一区块及所述第二区块整并于所述第二区块。
3.根据权利要求1所述的快闪存储器装置的数据管理方法，其特征在于，还包括于进行整并操作时将所述第一区块及所述第二区块整并于所述快闪存储芯片中的一第三快闪存储芯片的一第三区块。
4.根据权利要求2所述的快闪存储器装置的数据管理方法，其特征在于，还包括在进行整并操作后删除所述第一区块，并于删除所述第一区块的同时存取所述第一快闪存储芯片以外的其它快闪存储芯片。
5.根据权利要求3所述的快闪存储器装置的数据管理方法，其特征在于，还包括在进行整并操作后删除所述第一、第二区块，并于删除所述第一、第二区块的同时存取所述第一、第二快闪存储芯片以外的其它快闪存储芯片。
6.根据权利要求3所述的快闪存储器装置的数据管理方法，其特征在于，所述第一、第二及第三区块皆包括多个页，而所述快闪存储器以各页为一最小读写单位，各页又包括一备用信息。
7.根据权利要求6所述的快闪存储器装置的数据管理方法，其特征在于，所述备用信息记录所述页的一逻辑页面地址。
8.根据权利要求6所述的快闪存储器装置的数据管理方法，其特征在于，所述备用信息记录一序列号，用以判断记录所述备用信息的页所属区块被建立的次序。
9.一种快闪存储器装置的数据管理系统，其特征在于，包括：
用于提供多个快闪存储芯片的装置；
用于分别致能所述快闪存储芯片的装置；
用于对所述快闪存储芯片中的一第一快闪存储芯片的一第一区块的一第一数据进行更新操作的模块，该模块进一步包括：
用于将对应所述第一数据的一第一更新数据写入所述快闪存储芯片中的一第二快闪存储芯片的一第二区块的装置和用于对所述第一快闪存储芯片中的所述第一区块及所述第二快闪存储芯片中的所述第二区块数据进行整并操作，于整并操作时读取所述第一区块中的旧数据并写入至所述第二区块是同时进行的装置；
所述数据管理系统还包括用于使所述第一更新数据与所述第一数据对应至一第一逻辑区块地址的装置。
10.根据权利要求9所述的快闪存储器装置的数据管理系统，其特征在于，还包括：
用于进行整并操作时将所述第一区块及所述第二区块整并于所述第二区块的装置。
11.根据权利要求9所述的快闪存储器装置的数据管理系统，其特征在于，还包括：
用于进行整并操作时将所述第一区块及所述第二区块整并于所述快闪存储芯片中的一第三快闪存储芯片的一第三区块的装置。
12.根据权利要求10所述的快闪存储器装置的数据管理系统，其特征在于，还包括：
用于在进行整并操作后删除所述第一区块，并于删除所述第一区块的同时存取所述第一快闪存储芯片以外的其它快闪存储芯片的装置。
13.根据权利要求11所述的快闪存储器装置的数据管理系统，其特征在于，还包括：
用于在进行整并操作后删除所述第一、第二区块，并于删除所述第一、第二区块的同时存取所述第一、第二快闪存储芯片以外的其它快闪存储芯片的装置。
14.根据权利要求11所述的快闪存储器装置的数据管理系统，其特征在于，所述第一、第二及第三区块皆包括多个页，而所述快闪存储器以各页为一最小读写单位，各页又包括一备用信息。
15.根据权利要求14所述的快闪存储器装置的数据管理系统，其特征在于，所述备用信息记录所述页的一逻辑页面地址。
16.根据权利要求14所述的快闪存储器装置的数据管理系统，其特征在于，所述备用信息记录一序列号，用以判断记录所述备用信息的页所属区块被建立的次序。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102073514A CN101751339B (zh) | 2008-12-19 | 2008-12-19 | 快闪存储器装置及其数据管理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102073514A CN101751339B (zh) | 2008-12-19 | 2008-12-19 | 快闪存储器装置及其数据管理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101751339A CN101751339A (zh) | 2010-06-23 |
| CN101751339B true CN101751339B (zh) | 2012-01-11 |
Family
ID=42478344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008102073514A Active CN101751339B (zh) | 2008-12-19 | 2008-12-19 | 快闪存储器装置及其数据管理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101751339B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102393835B (zh) * | 2011-11-24 | 2016-03-09 | 上海华虹宏力半导体制造有限公司 | 闪存及其数据更新方法 |
| JP2015082166A (ja) * | 2013-10-22 | 2015-04-27 | ルネサスエレクトロニクス株式会社 | データ格納用フラッシュメモリの管理方法およびそのプログラム |
| CN107092560B (zh) * | 2016-02-17 | 2020-06-16 | 建兴储存科技(广州)有限公司 | 固态储存装置及运用于其中的快闪转换层对应表重建方法 |
| KR102653389B1 (ko) * | 2016-06-30 | 2024-04-03 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2434460A (en) * | 2006-01-24 | 2007-07-25 | Phison Electronics Corp | Method for utilizing more storage space on scarped flash memory chips by dividing the usable space into two or more logical areas of standard sizes |
-
2008
- 2008-12-19 CN CN2008102073514A patent/CN101751339B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2434460A (en) * | 2006-01-24 | 2007-07-25 | Phison Electronics Corp | Method for utilizing more storage space on scarped flash memory chips by dividing the usable space into two or more logical areas of standard sizes |
Non-Patent Citations (1)
| Title |
|---|
| JP特开2006-127234A 2006.05.18 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101751339A (zh) | 2010-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2673434C (en) | Memory device performance enhancement through pre-erase mechanism | |
| US20080282024A1 (en) | Management of erase operations in storage devices based on flash memories | |
| CN101727295B (zh) | 一种基于虚拟块闪存地址映射的数据写入及读出方法 | |
| CN106469122B (zh) | 有效数据合并方法、存储器控制器与存储器储存装置 | |
| CN101556555B (zh) | 用于闪存的区块管理方法、其控制器与储存系统 | |
| KR20070005730A (ko) | 불휘발성 기억장치 및 데이터 기록방법 | |
| CN103744614A (zh) | 固态硬盘访问的方法及其固态硬盘 | |
| CN106557432B (zh) | 缓冲存储器管理方法、存储器控制电路单元及存储装置 | |
| CN104793891B (zh) | 数据写入方法、存储器控制电路单元与存储器存储装置 | |
| CN101751339B (zh) | 快闪存储器装置及其数据管理方法 | |
| CN106354658B (zh) | 一种降低混合映射算法中映射表内存资源占用的方法 | |
| CN101630233B (zh) | 用于闪存的数据存取方法、储存系统与控制器 | |
| CN103268294A (zh) | 一种存取数据的操作方法和数据处理设备 | |
| CN102609218A (zh) | 并行闪存转换层方法与系统 | |
| CN101661431B (zh) | 用于快闪存储器的区块管理方法、快闪储存系统及控制器 | |
| CN103377155B (zh) | 存储器储存装置及其存储器控制器与电源控制方法 | |
| CN101025711B (zh) | 控制闪存的设备和方法 | |
| CN108733577A (zh) | 存储器管理方法、存储器控制电路单元及存储器存储装置 | |
| CN107357520A (zh) | 整理指令处理方法、存储器控制电路单元及其存储装置 | |
| CN101408864A (zh) | 用于断电时的数据保护方法及使用此方法的控制器 | |
| CN102200946B (zh) | 资料存取方法、记忆体控制器与储存系统 | |
| CN102890653B (zh) | 指令执行方法、存储器控制器与存储器储存装置 | |
| CN104133774A (zh) | 管理非易失性存储器的方法及其非易失性存储装置 | |
| CN102650971B (zh) | 存储器管理方法、存储器控制器与存储器储存装置 | |
| CN101661432B (zh) | 闪存区块管理方法、闪存储存系统及控制器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |