CN103377155B - 存储器储存装置及其存储器控制器与电源控制方法 - Google Patents

Abstract

本发明提供一种存储器储存装置及其存储器控制器与电源控制方法。该存储器储存装置包括可复写式非易失性存储器模块、第一电路、存储器控制器与电源管理电路。第一电路输出状态信号，其中当第一电路被使能时，第一电路将状态信号维持在第一状态，以及在预置状态成立后，第一电路将状态信号维持在第二状态。当存储器控制器从主机系统中接收第一信号时，电源管理电路会停止供应输出电压。此外，当存储器控制器被使能时，存储器控制器会判断状态信号是否处于第一状态，其中当状态信号处于第一状态时，存储器控制器执行第一程序，并且当状态信号非处于第一状态时，存储器控制器执行第二程序。

Description

存储器储存装置及其存储器控制器与电源控制方法

技术领域

本发明是有关于一种可复写式非易失性存储器储存装置及其存储器控制器与电源控制方法。

背景技术

由于可复写式非易失性存储器(rewritable non-volatile memory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，因此，近年可复写式非易失性存储器产业成为电子产业中相当热门的一环。例如，以闪速存储器作为储存介质的固态硬盘已广泛应用作为电脑主机的硬盘，以提升电脑的存取效能。当使用者进行休眠模式(sleep mode)时，主机系统会如同关机一般中断存储器储存装置与缓冲存储器的供电。此外，当使用者欲从休眠模式恢复到正常工作时，存储器储存装置无法得知要执行正常开机程序或休眠唤醒程序，因此，一种能够使存储器储存装置快速地从休眠模式中被唤醒又可分辨存储器储存装置所处状态的机制是有必要的。

发明内容

本发明提供一种存储器储存装置、存储器控制器与电源控制方法，其能够在进入休眠模式时有效地降低电源消耗并且在休眠模式中被唤醒时快速地恢复工作状态。

本发明实施例提出一种存储器储存装置，其包括可复写式非易失性存储器模块、第一电路、存储器控制器与电源管理电路。可复写式非易失性存储器模块具有多个实体区块。第一电路输出状态信号，其中当第一电路被使能时，第一电路将状态信号维持在第一状态，以及在预置状态成立后，第一电路将状态信号由第一状态改变至第二状态且维持状态信号处于第二状态。存储器控制器电性连接至第一电路与可复写式非易失性存储器模块，用以从第一电路中接收状态信号。电源管理电路电性连接至第一电路与存储器控制器，用以在存储器储存装置上电后接收输入电压并且供应输出电压给存储器控制器与可复写式非易失性存储器模块。在一实施例中，当存储器控制器从主机系统中接收第一信号时，存储器控制器会输出第二信号，并且当存储器控制器输出第二信号时，电源管理电路停止供应输出电压。此外，当存储器控制器被使能时，存储器控制器会判断状态信号是否处于第一状态，其中当状态信号处于第一状态时，存储器控制器执行第一程序，并且当状态信号非处于第一状态时，存储器控制器执行第二程序。

在本发明的一实施例中，上述的存储器控制器包括第一通用输入端、第二通用输入端与通用输出端。第一通用输入端电性连接至主机系统的装置休眠接口，以接收第一信号。第二通用输入端电性连接至第一电路的输出端，用以接收状态信号。通用输出端电性连接至电源管理电路，用以输出第二信号。

在本发明的一实施例中，上述的电源管理电路包括与门、与非门与开关电路。与门具有第一输入端、第二输入端与输出端，其中与门的第一输入端电性连接至第一电路的输出端，并且与门的第二输入端电性连接至存储器控制器的通用输出端。与非门具有第一输入端、第二输入端与输出端，其中与非门的第一输入端电性连接至主机系统的装置休眠接口并且与非门的第二输入端电性连接至与门的输出端。开关电路电性连接至与非门的输出端与存储器控制器，并用以接收输入电压。在此，主机系统维持装置休眠接口处于第二状态以输出上述的第一信号，并且存储器控制器维持通用输出端处于第二状态以输出第二信号。此外，当从与非门的输出端接收到处于第二状态的信号时，开关电路输出上述的输出电压，并且当从与非门的输出端接收到处于第一状态的信号时，开关电路停止输出上述的输出电压。

在本发明的一实施例中，上述的电源管理电路还包括第一电压维持电路与第二电压维持电路。第一电压维持电路的一端电性连接至与非门的第一输入端与存储器控制器的第一通用输入端，其中当主机系统未维持装置休眠接口处于第一状态时，第一电压维持电路维持与非门的第一输入端与第一通用输入端处于第二状态。第二电压维持电路的一端电性连接至与门的第二输入端与存储器控制器的通用输出端，其中当存储器控制器未维持通用输出端处于第一状态时，第二电压维持电路维持与门的第二输入端处于第二状态。

在本发明的一实施例中，上述的存储器储存装置还包括一缓冲存储器电性连接至存储器控制器与电源管理电路。此外，上述的存储器控制器在输出第二信号之前，将暂存于缓冲存储器中的使用者数据写入至可复写式非易失性存储器模块，并且将对应此些实体区块的映射信息与变数表储存至可复写式非易失性存储器模块。

在本发明的一实施例中，上述的存储器控制器执行第一程序以扫描可复写式非易失性存储器模块的实体区块的冗余比特区并且根据记录在可复写式非易失性存储器模块的实体区块的冗余比特区中的信息来更新对应实体区块的映射信息与变数表。

在本发明的一实施例中，上述的存储器控制器执行第二程序以从可复写式非易失性存储器模块中载入对应实体区块的映射信息与变数表。

在本发明的一实施例中，上述的预置状态为在输出状态信号一预置时间之后。

在本发明的一实施例中，上述的预置状态为在第二电压维持电路维持通用输出端处于第一状态之后。

在本发明的一实施例中，主机系统不维持装置休眠接口处于该第一状态时，存储器控制器的第一通用输入端会检测到装置休眠接口处于第二状态并且不维持通用输出端处于第一状态来进入一休眠模式。

本发明实施例提供一种存储器控制器，配置于一存储器储存装置中，其中此存储器储存装置具有第一电路、电源管理电路与可复写式非易失性存储器模块，并且可复写式非易失性存储器模块具有多个实体区块。本存储器控制器包括主机接口、存储器接口与存储器管理电路。主机接口用以电性连接至主机系统。存储器接口用以电性连接至可复写式非易失性存储器模块。存储器管理电路电性连接至主机接口、存储器接口与第一电路。当从主机系统中接收第一信号时，存储器管理电路会输出第二信号，并且当存储器控制器输出第二信号时，电源管理电路停止供应输出电压给存储器控制器与可复写式非易失性存储器模块。此外，当第一电路被使能时，第一电路输出状态信号并维持状态信号在第一状态，以及在预置状态成立后，第一电路将状态信号由第一状态改变至第二状态且维持状态信号处于第二状态。再者，当存储器管理电路被使能时，存储器管理电路判断状态信号是否处于第一状态，当状态信号处于第一状态时，存储器管理电路执行第一程序，并且当状态信号非处于第一状态时，存储器管理电路执行第二程序。

在本发明的一实施例中，上述的存储器储存装置还包括一缓冲存储器，电性连接至存储器管理电路与电源管理电路。此外，存储器管理电路在输出第二信号之前，将暂存于缓冲存储器中的使用者数据写入到可复写式非易失性存储器模块，并且将对应实体区块的映射信息与变数表储存到可复写式非易失性存储器模块。

在本发明的一实施例中，上述的存储器管理电路执行第一程序以扫描可复写式非易失性存储器模块的实体区块的冗余比特区并且根据记录在可复写式非易失性存储器模块的实体区块的冗余比特区中的信息来更新对应实体区块的映射信息与变数表。

在本发明的一实施例中，上述的存储器管理电路执行第二程序以从可复写式非易失性存储器模块中载入对应实体区块的映射信息与变数表。

在本发明的一实施例中，上述的预置状态为在输出状态信号一预置时间之后。

在本发明的一实施例中，上述的存储器控制器还包括第一通用输入端、第二通用输入端与通用输出端。第一通用输入端电性连接至主机系统的装置休眠接口，以接收上述第一信号。第二通用输入端电性连接至第一电路的输出端，用以接收上述状态信号。通用输出端电性连接至电源管理电路，用以输出上述第二信号，其中上述预置状态为在通用输出端处于第一状态之后。

本发明实施例提供一种电源控制方法，用于存储器储存装置，其中此存储器储存装置具有存储器控制器、第一电路、电源管理电路与可复写式非易失性存储器模块，且可复写式非易失性存储器模块具有多个实体区块。本电源控制方法包括：当存储器储存装置被使能时，由第一电路输出状态信号并维持状态信号在第一状态，以及在预置状态成立后，由第一电路将状态信号由第一状态改变至第二状态且维持状态信号处于该第二状态。本电源控制方法还包括：当从主机系统中接收到第一信号时，由存储器控制器输出第二信号，其中当存储器控制器输出第二信号时，电源管理电路停止供应输出电压给存储器控制器与可复写式非易失性存储器模块。本电源控制方法也包括：当存储器储存装置被使能时，由存储器控制器判断状态信号是否处于该第一状态；当状态信号处于第一状态时，由存储器控制器执行第一程序；以及当状态信号非处于第一状态时，由存储器控制器执行第二程序。

在本发明的一实施例中，上述的电源控制方法还包括：在输出该第二信号之前，由存储器控制器将暂存于缓冲存储器中的使用者数据写入至可复写式非易失性存储器模块，并且将对应实体区块的映射信息与变数表储存至可复写式非易失性存储器模块。

在本发明的一实施例中，上述的执行第一程序的步骤包括：扫描可复写式非易失性存储器模块的实体区块的冗余比特区；以及根据记录在可复写式非易失性存储器模块的实体区块的冗余比特区中的信息来更新对应实体区块的映射信息与变数表。

在本发明的一实施例中，上述的执行第二程序的步骤包括：从可复写式非易失性存储器模块中载入对应实体区块的映射信息与变数表。

在本发明的一实施例中，上述的预置状态为在输出上述状态信号一预置时间之后。

在本发明的一实施例中，上述的存储器控制器包括电性连接至主机系统的装置休眠接口的第一通用输入端、电性连接至第一电路之输出端的第二通用输入端以及电性连接至电源管理电路的通用输出端，其中第一信号是通过第一通用输入端输入至存储器控制器，状态信号是通过第二通用输入端输入至存储器控制器，并且第二信号是通过通用输出端来输出。并且，上述的预置状态为在通用输出端处于第一状态之后。

综上所述，本发明实施例的存储器储存装置、存储器控制器与电源控制方法，其通过停止供电给存储器储存装置内的元件，从此更有效地省电。此外，本发明实施例的存储器储存装置、存储器控制器与电源控制方法根据第一电路的状态信号，能有效地分辨出休眠唤醒程序与正常开机程序，并且缩短从休眠模式中恢复正常工作所需的时间。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A是根据本发明一实施例所绘示的主机系统与存储器储存装置方框图；

图1B是根据本发明一实施例所绘示的电脑、输入/输出装置与存储器储存装置的示意图；

图1C是根据本发明另一实施例所绘示的主机系统与存储器储存装置的示意图；

图2是绘示图1A所示的存储器储存装置的概要方块图；

图3是根据本发明一实施例所绘示的存储器控制器的概要方块图；

图4A与图4B是根据本发明一实施例所绘示管理可复写式非易失性存储器模块的实体区块的示意图；

图5～图6是根据一实施例所绘示的使用替换实体区块来写入更新数据的示意图；

图7是根据一实施例所绘示的执行数据合并的示意图；

图8是根据本实施例的电源控制方法所绘示的进入休眠状态的流程图；

图9是根据本实施例的电源控制方法所绘示的重新启动的流程图；

图10是根据本发明一实施例所绘示的电源管理电路的详细逻辑电路及其与存储器控制器、状态可变电路与主机系统电性连接的示意图；

图11是根据本发明另一实施例所绘示的电源管理电路的详细逻辑电路及其与存储器控制器、状态可变电路与主机系统电性连接的示意图。

附图标记说明：

1000：主机系统；

1100：电脑；

1102：微处理器；

1104：随机存取存储器；

1106：输入/输出装置；

1108：系统总线；

1110：数据传输接口；

1209：鼠标；

1210：键盘；

1211：显示器；

1208：打印机；

1212：随身盘；

1214：存储卡；

1216：固态硬盘；

1310：数字相机；

1312：SD卡；

1314：MMC卡；

1316：记忆棒；

1318：CF卡；

1320：嵌入式储存装置；

100：存储器储存装置；

102：存储器控制器；

104：可复写式非易失性存储器模块；

106：缓冲存储器；

108：状态可变电路；

110：电源管理电路；

302：存储器管理电路；

304：主机接口；

306：存储器接口；

308：错误检查与校正电路；

502：数据区；

504：闲置区；

506：系统区；

508：取代区；

410(0)～410(N)：实体区块；

610(0)～610(H)：逻辑区块；

710(0)～710(K)：逻辑存取地址；

S801、S803、S805、S807、S809、S901、S903、S905：电源控制方法的步骤；

102a：第一通用输入端；

102b：第二通用输入端；

102c：通用输出端；

108a：状态可变电路的输出端；

1002：装置休眠接口；

1004：电源；

110a：与门；

110b：与非门；

110c：开关电路；

1201：第一输入端；

1202：第二输入端；

1203：输出端；

1204：第一输入端；

1205：第二输入端；

1206：输出端；

110d：第一电压维持电路；

110e：第二电压维持电路。

具体实施方式

一般而言，存储器储存装置(也称，存储器储存系统)包括可复写式非易失性存储器模块与控制器(也称，控制电路)。通常存储器储存装置是与主机系统一起使用，以使主机系统可将数据写入到存储器储存装置或从存储器储存装置中读取数据。

图1A是根据本发明一实施例所绘示的主机系统与存储器储存装置的方框图。

请参照图1A，主机系统1000一般包括电脑1100与输入/输出(input/output，I/O)装置1106。电脑1100包括微处理器1102、随机存取存储器(random access memory，RAM)1104、系统总线1108与数据传输接1110。输入/输出装置1106包括如图1B的鼠标1209、键盘1210、显示器1211与打印机1208。必须了解的是，图1B所示的装置非限制输入/输出装置1106，输入/输出装置1106可还包括其他装置。

在本发明实施例中，存储器储存装置100是通过数据传输接口1110与主机系统1000的其他元件电性连接。通过微处理器1102、随机存取存储器1104与输入/输出装置1106的工作可将数据写入到存储器储存装置100或从存储器储存装置100中读取数据。例如，存储器储存装置100可以是如图1B所示的随身盘1212、存储卡1214或固态硬盘(Solid StateDrive，SSD)1216等的可复写式非易失性存储器储存装置。

一般而言，主机系统1000可实质地为可与存储器储存装置100配合以储存数据的任意系统。虽然在本实施例中，主机系统1000是以电脑系统来作说明，然而，在本发明另一实施例中主机系统1000可以是数字相机、摄影机、通信装置、音频播放器或视频播放器等系统。例如，在主机系统1000为数字相机1310时，可复写式非易失性存储器储存装置则为其所使用的SD卡1312、MMC卡1314、记忆棒(memory stick)1316、CF卡1318或嵌入式储存装置1320(如图1C所示)。嵌入式储存装置1320包括嵌入式多媒体卡(Embedded MMC，eMMC)。值得一提的是，嵌入式多媒体卡是直接电性连接在主机系统的基板上。

图2是绘示图1A所示的存储器储存装置的概要方块图。

请参照图2，存储器储存装置100包括存储器控制器102、可复写式非易失性存储器模块104、缓冲存储器106、状态可变电路108与电源管理电路110。

存储器控制器102用以执行以硬件形式或软件形式实现的多个逻辑门或控制指令，并且根据主机系统1000的指令在可复写式非易失性存储器模块104中进行数据的写入、读取、擦除与合并等工作。

可复写式非易失性存储器模块104是电性连接至存储器控制器102，并且具有多个实体区块以储存主机系统1000所写入的数据。在本实施例中，每一实体区块分别具有多个实体页面，其中属于同一个实体区块的实体页面可被独立地写入且被同时地擦除。例如，每一实体区块是由128个实体页面所组成，并且每一实体页面的容量为4千字节(Kilobyte，KB)。然而，必须了解的是，本发明不限于此。

更详细来说，实体区块为擦除的最小单位。也就是，每一实体区块含有最小数目的一并被擦除的存储单元。实体页面为编程的最小单元。即，实体页面为更新数据的最小单元。然而，必须了解的是，在本发明另一实施例中，更新数据的最小单位也可以是实体扇区或其他大小。每一实体页面通常包括数据比特区与冗余比特区。数据比特区用以储存使用者的数据，而冗余比特区用以储存系统的数据(例如，错误检查与校正码、所映射的逻辑区块等信息)。

在本实施例中，可复写式非易失性存储器模块104为多阶存储单元(Multi Level Cell，MLC)NAND闪速存储器模块。然而，本发明不限于此，可复写式非易失性存储器模块104也可是单阶存储单元(SingleLevel Cell，SLC)NAND闪速存储器模块、多阶存储单元(Trinary LevelCell，TLC)NAND型闪速存储器模块、其他闪速存储器模块或其他具有相同特性的存储器模块。

缓冲存储器106是电性连接至存储器控制器102并且用以暂存来自于主机系统1000的数据与指令或来自于可复写式非易失性存储器模块104的数据。例如，缓冲存储器106可以是静态随机存取存储器、动态随机存取存储器等。

状态可变电路108是电性连接至存储器控制器102并且用以输出状态信号。具体来说，在本发明实施例中，当存储器储存装置100上电而使能状态可变电路108时，状态可变电路108会输出状态信号并且维持状态信号处于第一状态，以及在存储器储存装置100上电一预置时间(例如，100毫秒)后，状态可变电路108会将状态信号由第一状态改变至第二状态且维持状态信号处于第二状态。在此，状态信号为一逻辑信号，并且第一状态为低电平(即，逻辑‘0’)而第二状态为高电平(即，逻辑‘1’)。然而，必须了解的是，本发明不限于此，第一状态也可为高电平(即，逻辑‘1’)而第二状态也可为低电平(即，逻辑‘0’)。例如，状态可变电路108可以是复位集成电路(reset IC)、触发器(FLIP-FLOP)或寄存器(Register)。

特别是，在本实施例中，当存储器控制器102被使能时，存储器控制器102会根据状态可变电路108所输出的状态信号的状态识别存储器储存装置100是刚上电而被启动还是从暂停工作(例如，休眠模式)中被唤醒。倘若存储器储存装置100是刚上电而被启动时，存储器控制器102会执行第一程序来进行初始化；并且，反之，存储器控制器102会执行第二程序来快速进入工作模式。稍后将配合附图作更详细地说明关于第一程序与第二程序的工作。

电源管理电路110是电性连接至状态可变电路108与存储器控制器102并且用以控制存储器储存装置100的电源。具体来说，电源管理电路110用以接收输入电压并且提供输出电压给存储器储存装置100中的元件(例如，存储器控制器102、缓冲存储器106与可复写式非易失性存储器模块104)。特别是，在本发明实施例中，当从主机系统1000接收到第一信号时，存储器控制器102会输出第二信号，并且当第二信号被输出时，电源管理电路110会停止供应输出电压给存储器控制器102、缓冲存储器106与可复写式非易失性存储器模块104。在此，主机系统1000通过第一信号指示存储器储存装置100进入休眠模式。

图3是根据本发明一实施例所绘示的存储器控制器的概要方块图。必须了解的是，图3所绘示的存储器控制器仅为一个实施例，本发明不限于此。

请参照图3，存储器控制器102包括存储器管理电路302、主机接口304、存储器接口306与错误检查与校正电路308。

存储器管理电路302用以控制存储器控制器102的整体工作。具体来说，存储器管理电路302具有多个控制指令，并且在存储器储存装置100工作时，此些控制指令会被执行以进行数据的写入、读取与擦除等工作。

在本实施例中，存储器管理电路302的控制指令是以软件形式来实现。例如，存储器管理电路302具有微处理器单元(未绘示)与只读存储器(未绘示)，并且此些控制指令是被烧录至此只读存储器中。当存储器储存装置100工作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与擦除等工作。

在本发明另一实施例中，存储器管理电路302的控制指令也可以程序代码形式储存于可复写式非易失性存储器模块104的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路302具有微处理器单元(未绘示)、只读存储器(未绘示)及随机存取存储器(未绘示)。特别是，此只读存储器具有驱动代码，并且当存储器控制器102被使能时，微处理器单元会先执行此驱动代码来将储存于可复写式非易失性存储器模块104中的控制指令载入至存储器管理电路302的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与擦除等工作。

此外，在本发明另一实施例中，存储器管理电路302的控制指令也可以一硬件形式来实现。例如，存储器管理电路302包括微控制器、存储器管理单元、存储器写入单元、存储器读取单元、存储器擦除单元与数据处理单元。存储器管理单元、存储器写入单元、存储器读取单元、存储器擦除单元与数据处理单元是电性连接至微控制器。其中，存储器管理单元用以管理可复写式非易失性存储器模块104的实体区块；存储器写入单元用以对可复写式非易失性存储器模块104下达写入指令以将数据写入至可复写式非易失性存储器模块104中；存储器读取单元用以对可复写式非易失性存储器模块104下达读取指令以从可复写式非易失性存储器模块104中读取数据；存储器擦除单元用以对可复写式非易失性存储器模块104下达擦除指令以将数据从可复写式非易失性存储器模块104中擦除；而数据处理单元用以处理欲写入至可复写式非易失性存储器模块104的数据以及从可复写式非易失性存储器模块104中读取的数据。

主机接口304是电性连接至存储器管理电路302并且用以接收与识别主机系统1000所传送的指令与数据。在本实施例中，主机接口304是符合串行高级技术附件(Serial Advanced Technology Attachment，SATA)标准。然而，必须了解的是，本发明不限于此，主机接口304也可以是符合电气和电子工程师协会(Institute of Electrical andElectronic Engineers，IEEE)1394标准、并行高级技术附件(ParallelAdvanced Technology Attachment，PATA)标准、外设部件互联接口(Peripheral Component Interconnect Express，PCI Express)标准、通用串行总线(Universal Serial Bus，USB)标准、安全数字(Secure Digital，SD)接口标准、记忆棒(Memory Stick，MS)接口标准、多媒体储存卡(Multi Media Card，MMC)接口标准、小型快闪(Compact Flash，CF)接口标准、集成磁盘电子接口(Integrated Device Electronics，IDE)标准或其他适合的标准。

存储器接口306是电性连接至存储器管理电路302并且用以存取可复写式非易失性存储器模块104。也就是说，欲写入至可复写式非易失性存储器模块104的数据会经由存储器接口306转换为可复写式非易失性存储器模块104所能接受的格式。

错误检查与校正电路308是电性连接至存储器管理电路302并且用以执行一错误校正程序以确保数据的正确性。具体来说，当主机接口304从主机系统1000中接收到主机写入指令时，错误检查与校正电路会为对应此主机写入指令的写入数据(也称为更新数据)产生对应的错误检查与校正码(Error Checking and Correcting Code，ECC Code)，并且存储器管理电路302会将此更新数据与对应的错误校正码写入至可复写式非易失性存储器模块104中。之后，当存储器管理电路302从可复写式非易失性存储器模块104中读取数据时会同时读取此数据对应的错误校正码，并且错误检查与校正电路308会依据此错误校正码对所读取的数据执行错误校正程序。

图4A与图4B是根据本发明一实施例所绘示管理可复写式非易失性存储器模块的实体区块的示意图。

请参照图4A，可复写式非易失性存储器模块104具有实体区块410(0)～410(N)，并且存储器控制器102的存储器管理电路302会将实体区块410(0)～410(N)逻辑地分组为(或指派至)数据区(data area)502、闲置区(spare area)504、系统区(system area)506与取代区(replacementarea)508。

逻辑上属于数据区502与闲置区504的实体区块是用以储存来自于主机系统1000的数据。具体来说，数据区502的实体区块(也称为数据实体区块)是被视为已储存数据的实体区块，而闲置区504的实体区块(也称为闲置实体区块)是用以写入新数据的实体区块。例如，当从主机系统1000接收到写入指令与欲写入的数据时，存储器管理电路302会从闲置区504中提取实体区块，整理欲写入的数据并且将数据写入至所提取的实体区块中。再例如，当对某一逻辑区块执行数据合并程序时，存储器管理电路302会从闲置区504中提取实体区块作为对应此逻辑区块的新数据实体区块，从可复写式非易失性存储器模块104中读取属于此逻辑区块的有效数据，整理此些有效数据，将整理后的有效数据写入至新数据实体区块中，并且将此逻辑区块重新映射至新数据实体区块。特别是，在完成数据合并程序后，存储器管理电路302会将储存无效数据的数据实体区块重新关联(或回收)至闲置区504，以作为下次写入新数据之用。例如，存储器管理电路302会在将实体区块关联至闲置区504之前对此实体区块执行擦除工作或者当实体区块从闲置区504中被提取时对此实体区块执行擦除工作，以使得从闲置区504中所提取的实体区块为可用于写入数据的空实体区块。

逻辑上属于系统区506的实体区块是用以记录系统数据。例如，系统数据包括关于可复写式非易失性存储器模块的制造商与型号、可复写式非易失性存储器模块的实体区块数、每一实体区块的实体页面数等。

逻辑上属于取代区508中的实体区块是用于坏实体区块取代程序，以取代损坏的实体区块。具体来说，倘若取代区508中仍存有正常的实体区块并且数据区502的实体区块损坏时，存储器管理电路302会从取代区508中提取正常的实体区块来更换损坏的实体区块。

综上所述，在存储器储存装置100的工作中，数据区502、闲置区504、系统区506与取代区508的实体区块会动态地变动。例如，用以轮替储存数据的实体区块会变动地属于数据区502或闲置区504。

值得一提的是，在本实施例中，存储器管理电路302是以每一实体区块为单位来进行管理。然而，本发明不限于此，在另一实施例中，存储器管理电路302也可将实体区块分组为多个实体单元，并且以实体单元为单位来进行管理。例如，每一实体单元可由同一存储器晶粒(die)或不同存储器晶粒中的至少一个实体区块所组成。

请参照图4B，存储器管理电路302会配置逻辑区块610(0)～610(H)以映射数据区502的实体区块，其中每一逻辑区块具有多个逻辑页面并且此些逻辑页面是映射对应的数据实体区块的实体页面。例如，在存储器储存装置100被格式化时，逻辑区块610(0)～610(H)会初始地映射数据区502的实体区块410(0)～410(F-1)。

在本发明实施例中，存储器管理电路302会维护逻辑区块-实体区块映射表(logical block-physical block mapping table)以记录逻辑区块610(0)～610(H)与数据区502的实体区块之间的映射关系(即，映射信息)。此外，主机系统1000是以逻辑存取地址为单位来存取数据。例如，一个逻辑存取地址为一个逻辑扇区(Sector)。当主机系统1000存取数据时，存储器管理电路302会将对应存储器储存装置100的逻辑存取地址710(0)～710(K)转换成对应的逻辑页面内的地址。例如，当主机系统1000欲存取某一逻辑存取地址时，存储器管理电路302会将主机系统1000所存取的逻辑存取地址转换为以对应的逻辑区块、逻辑页面与逻辑偏移(offset)所构成的多维地址，并且通过逻辑区块-实体区块映射表在对应的实体页面中存取数据。在此，偏移是用以定位在一个逻辑页面(或实体页面)中的一个逻辑(或实体)地址，其是定义为此逻辑(或实体)地址与此逻辑页面(或实体页面)的起始地址之间的距离，其中此逻辑(或实体)地址也称为逻辑(或实体)偏移地址。

图5～图6是根据一实施例所绘示的使用替换实体区块来写入更新数据的示意图。

请同时参照图5～图6，例如，在逻辑区块610(0)是映射至实体区块410(0)的映射状态下，当存储器控制器102从主机系统1000中接收到写入指令而欲写入更新数据至属于逻辑区块610(0)的逻辑页面时，存储器控制器102会依据逻辑区块-实体区块映射表识别逻辑区块610(0)目前是映射至实体区块410(0)并且从闲置区504中提取实体区块410(F)来写入更新数据。然而，在写入更新数据至实体区块410(F)的过程中，存储器控制器102不会立刻将实体区块410(0)中的所有有效数据搬移至实体区块410(F)而擦除实体区块410(0)。具体来说，存储器管理电路302会从实体区块410(0)中读取欲写入实体页面之前的有效数据(即，实体区块410(0)的第0实体页面与第1实体页面中的数据)。之后，存储器管理电路302会将实体区块410(0)中欲写入实体页面之前的有效数据写入至实体区块410(F)的第0实体页面与第1实体页面中(如图5所示)，并且将新数据写入至实体区块410(F)的第2～4个实体页面中(如图6所示)。此时，存储器控制器102即完成写入的工作。因为实体区块410(0)中的有效数据有可能在下一个操作(例如，写入指令)中变成无效，因此立刻将实体区块410(0)中的有效数据搬移至实体区块410(F)可能会造成无谓的搬移。此外，数据必须依照实体页面的写入顺页序写入至实体区块内的实体页面，因此，存储器管理电路302仅会先搬移欲写入实体页面之前的有效数据(即，储存在实体区块410(0)的第0实体页面与第1实体页面中数据)，并且暂不搬移其余有效数据(即，储存在实体区块410(0)的第5～K实体页面中数据)。也就是说，实体区块410(0)与实体区块410(F)的实体页面是映射至逻辑区块610(0)的逻辑页面。

在本实施例中，暂时地维持这类暂态关系的工作称为开启(open)母子区块，并且原实体区块(例如，上述实体区块410(0))称为母实体区块或已更新实体区块而用以替换母实体区块的实体区块(例如，上述实体区块410(F))称为子实体区块或替换实体区块。在此，用以储存属于同一个逻辑区块的数据的母实体区块与子实体区块称为母子区块组。

值得一提的是，闲置区504中实体区块的数目是有限的，因此，在存储器储存装置100工作期间，已开启的母子区块组的数目也会受到限制。也就是说，在存储器储存装置100工作期间，已开启的母子区块组的数目不能大于一母子区块数门槛值。例如，在本实施例中，母子区块数门槛值被设定为3，但本发明不限于此。因此，当存储器储存装置100接收到来自于主机系统1000的写入指令时，倘若已开启母子区块组的数目达到母子区块数门槛值时，存储器控制器102需执行数据合并(datamerge)工作以关闭至少一组目前已开启的母子区块组后才可执行此写入指令。具体来说，在数据合并(data merge)工作中，存储器控制器102会将母实体区块与子实体区块的数据整并至一个实体区块。

图7是根据一实施例所绘示的执行数据合并的示意图。

请参照图7，倘若需要将图6所示的实体区块410(0)与实体区块410(F)的有效数据合并时，存储器管理电路302会从实体区块410(0)中读取剩余的有效数据(即，实体区块410(0)的第5～K实体页面中的数据)，并且将实体区块410(0)中剩余的有效数据写入至实体区块410(F)的第5实体页面～第K实体页面中。之后，存储器管理电路302会将实体区块410(F)关联至数据区502。也就是说，存储器管理电路302会在逻辑区块-实体区块映射表中将逻辑区块610(0)重新映射至实体区块410(F)。此外，存储器管理电路302会对实体区块410(0)执行擦除操作，并且将擦除后的实体区块410(0)关联至闲置区504。例如，在本实施例中，存储器管理电路302会建立闲置区实体区块表(未绘示)来记录目前被关联至闲置区504的实体区块。

由于在开启母子区块工作时，逻辑区块的逻辑页面会映射至不同的实体区块的实体页面，因此，例如，存储器管理电路302使用变数表(Variable Table)来记录逻辑区块与母子实体区块之间的暂态关系。

在本实施例中，在存储器储存装置100工作时，逻辑区块-实体区块映射表与变数表会被载入至缓冲存储器106，并且当进行写入工作时，暂存在缓冲存储器106中的逻辑区块-实体区块映射表与变数表会被即时更新，以利后续的存取。并且，当存储器储存装置100进行关机时，逻辑区块-实体区块映射表与变数表会被储存至可复写式非易失性存储器模块104，之后，当存储器储存装置100被重新启动时，逻辑区块-实体区块映射表与变数表会被再载入至缓冲存储器106。然而，存储器储存装置100可能会因为异常断电，而导致最新的逻辑区块-实体区块映射表与变数表未被回存至可复写式非易失性存储器模块104。此外，在对实体页面进行编程时，存储器管理电路302会将此实体页面所映射的逻辑地址记录在此实体页面的冗余比特区中。并且，当存储器储存装置100上电时，除了将逻辑区块-实体区块映射表与变数表载入至缓冲存储器106之外，存储器管理电路302还会扫描实体区块的实体页面的冗余比特区并且根据记录在实体区块的实体页面的冗余比特区中的信息来更新所载入的逻辑区块-实体区块映射表与变数表。在此，存储器储存装置100被重新上电而进行的载入逻辑区块-实体区块映射表与变数表、扫描冗余比特区、更新逻辑区块-实体区块映射表与变数表等工作称为第一程序。

除了上述第一程序之外，在本发明实施例中，当存储器储存装置100从休眠模式中被唤醒时，存储器管理电路302会以第二程序来快速地进入可工作状态。具体来说，当存储器储存装置100从主机系统1000接收到第一信号时，存储器管理电路302会将暂存在缓冲存储器106中的逻辑区块-实体区块映射表与变数表快速地储存至未使用的实体区块中，并且之后才输出第二信号以使存储器储存装置100进入休眠状态。并且，当存储器储存装置100被唤醒时，存储器管理电路302会将逻辑区块-实体区块映射表与变数表从可复写式非易失性存储器模块104载入至缓冲存储器106，以恢复工作状态。特别是，由于进入休眠模式前所储存的逻辑区块-实体区块映射表与变数表为最新的，因此，在载入逻辑区块-实体区块映射表与变数表之后，存储器管理电路302无需费时地执行扫描实体区块的冗余比特区以及更新逻辑区块-实体区块映射表与变数表等工作。从而，根据本发明实施例的第二程序，存储器储存装置100可快速地恢复工作状态。

图8是根据本实施例的电源控制方法所绘示的进入休眠状态的流程图。

请参照图8，当存储器储存装置100上电时，在步骤S801中，状态信号会被输出并且维持处于第一状态，并且在预定状态成立之后，状态信号会被从第一状态改变至第二状态并且维持处于第二状态。

在步骤S803中，第一信号会被判断是否从主机系统传送而被接收。

倘若接收到第一信号时，在步骤S805中，暂存在缓冲存储器106中的使用者数据会被写入至可复写式非易失性存储器模块104(例如，图5与图6所述的写入工作)。然后，在步骤S807中，暂存在缓冲存储器106中的最新的逻辑区块-实体区块映射表与变数表会被储存至可复写式非易失性存储器模块104。之后，在步骤S809中，第二信号会被输出以使存储器储存装置100进入休眠状态。

倘若未接收到第一信号时，步骤S803会被执行以持续监控是否接收到第一信号。

图9是根据本实施例的电源控制方法所绘示的重新启动的流程图。

请参照图9，当存储器控制器102被使能时，在步骤S901中，状态信号是否处于第一状态会被判断。倘若状态信号处于第一状态时，在步骤S903中，第一程序会被执行。例如，在步骤S903中，逻辑区块-实体区块映射表与变数表会从可复写式非易失性存储器104被载入至缓冲存储器106，实体区块的实体页面的冗余比特区会被扫描并且所载入的逻辑区块-实体区块映射表与变数表会根据记录在实体区块的实体页面的冗余比特区中的信息来被更新。

倘若状态信号非处于第一状态时，在步骤S905中，第二程序会被执行。例如，在步骤S905中，最新的逻辑区块-实体区块映射表与变数表会从可复写式非易失性存储器104被载入至缓冲存储器106。

为了更详细地描述，存储器控制器102如何根据第一信号输出第二信号来使存储器储存装置100进入休眠状态以及存储器控制器102如何根据状态信号识别存储器储存装置100刚上电或者从休眠状态被唤醒，以下将以一实施例电路图，来说明存储器控制器102、状态可变电路108与电源管理电路110的工作。

图10是根据本发明一实施例所绘示的电源管理电路的详细逻辑电路及其与存储器控制器、状态可变电路与主机系统电性连接的示意图。必须了解的是，图10仅为本发明的一个实施例，并非限制本发明。

请参照图10，存储器控制器102具有第一通用输入端102a、第二通用输入端102b与通用输出端102c。

第一通用输入端102a电性连接至主机系统1000的装置休眠接口1002，以接收第一信号。第二通用输入端102b电性连接至状态可变电路108的输出端108a，用以接收状态信号。通用输出端102c电性连接至电源管理电路110，用以输出第二信号。

电源管理电路110具有与门110a、与非门110b与开关电路110c。

与门110a具有第一输入端1201、第二输入端1202与输出端1203。如图10所示，与门110a的第一输入端1201电性连接至状态可变电路108的输出端108a，并且与门的第二输入端1202电性连接至存储器控制器102的通用输出端102c。

与非门110b具有第一输入端1204、第二输入端1205与输出端1206。如图10所示，与非门110b的第一输入端1204电性连接至主机系统1000的装置休眠接口1002并且与非门110b的第二输入端1205电性连接至与门110a的输出端1203。

开关电路110c电性连接至与非门110b的输出端1206、主机系统1000的电源1004、存储器控制器102、缓冲存储器106与可复写式非易失性存储器模块104。在此实施例中，当从与非门110b的输出端1206接收到处于第二状态的信号时，开关电路110c会提供输出电压给存储器控制器102、缓冲存储器106与可复写式非易失性存储器模块104。反之，当从与非门110b的输出端1206接收到处于第一状态的信号时，开关电路110c停止供应输出电压给存储器控制器102、缓冲存储器106与可复写式非易失性存储器模块104。例如，开关电路110c可为MOS开关电路。本发明不限于此，任何具有相同功能的其他开关电路皆适用于本发明。

在此实施例中，当存储器储存装置100经由主机系统1000的电源1004上电时，开关电路110c会从接收输入电压并且供应输出电压给存储器控制器102、缓冲存储器106与可复写式非易失性存储器模块104。状态可变电路108的输出端108a会输出处于第一状态的状态信号并且在预定时间后将状态信号从第一状态改变至第二状态并且维持状态信号处于第二状态。此外，主机系统1000会初始地维持装置休眠接口1002处于第一状态，并且存储器控制器102会初始地维持通用输出端102c在第一状态。从而，与门110a的输出端1203会输出处于第一状态的信号，与非门110a的输出端1206会输出处于第二状态的信号，并且开关电路110c会提供输出电压给存储器控制器102、缓冲存储器106与可复写式非易失性存储器模块104。

当主机系统1000欲输出第一信号给存储器储存装置100时，主机系统1000会维持装置休眠接口1002处于第二状态。并且当存储器控制器102检测到第一通用输入端102a处于第二状态时，存储器控制器102会维持第二通用输出端102c处于第二状态。从而，与门110a的输出端1203会输出处于第二状态的信号，与非门110b的输出端1206会输出处于第一状态的信号，并且开关电路110c会停止提供输出电压给存储器控制器102、缓冲存储器106与可复写式非易失性存储器模块104。因此，存储器储存装置100会进入休眠模式。

图11是根据本发明另一实施例所绘示的电源管理电路的详细逻辑电路及其与存储器控制器、状态可变电路与主机系统电性连接的示意图。

请参照图11，相较于图10的电路，电源管理电路110还包括第一电压维持电路110d与第二电压维持电路110e。

第一电压维持电路110d的一端是电性连接至与非门110b的第一输入端与存储器控制器102的第一通用输入端102a，并且第一电压维持电路110d的另一端是电性连接电源(例如，电源1004)。在本实施例中，当主机系统1000未维持装置休眠接口1002处于第一状态时，第一电压维持电路会维持与非门110b的第一输入端1204与存储器控制器102的第一通用输入端102a处于第二状态。也就是说，在图10的实施例中，主机系统1000通过维持装置休眠接口1002处于第二状态来传送第一信号。而在图11的实施例中，主机系统1000通过不维持装置休眠接口1002处于第一状态来传送第一信号。

第二电压维持电路110e的一端电性连接至与门110a的第二输入端1202与存储器控制器102的通用输出端102c，并且第二电压维持电路110e的另一端是电性连接电源(例如，电源1004)。在本实施例中，当存储器控制器102未维持通用输出端102c处于第一状态时，第二电压维持电路会维持与门110a的第二输入端1202处于第二状态。也就是说，在图10的实施例中，存储器控制器102通过维持输出端102c处于第二状态来输出第二信号，而在图11的实施例中，存储器控制器102通过不维持通用输出端102c处于第一状态来输出第二信号以完成休眠模式。

在本实施例中，在主机系统1000不维持装置休眠接口1002处于第一状态时，存储器控制器102的第一通用输入端102a会检测到装置休眠接口1002处于第二状态而将进行不维持通用输出端102c处于第一状态来完成休眠模式。

此外，尽管在本实施例中，状态可变电路108是在存储器储存装置100上电一预置时间后，将状态信号由第一状态改变至第二状态且维持状态信号处于第二状态。然而，在本发明另一实施例中，状态可变电路108也可在存储器储存装置上电且第二电压维持电路110e变成第一状态之后，将状态信号改变至第二状态。

综上所述，本发明实施例的存储器储存装置及其存储器控制器与电源控制方法，在接收到第一信号时，存储器控制器102、缓冲存储器106与可复写式非易失性存储器模块104是处于完全未被供电的情况，因此，可有效地降低存储器储存装置在休眠状态的耗电量。此外，在本发明实施例的存储器储存装置及其存储器控制器与电源控制方法中，当存储器控制器被使能时，其会根据从状态可变电路中所接收的状态信号来识别存储器储存装置是刚上电或者从休眠模式中被唤醒，其中当存储器储存装置是从休眠模式中被唤醒时，第二程序会被执行，以使存储器储存装置能够快速地恢复工作。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (22)

1.一种存储器储存装置，其特征在于，包括：

一可复写式非易失性存储器模块，具有多个实体区块；

一第一电路，输出一状态信号，其中当该第一电路被使能时，该第一电路将该状态信号维持在一第一状态，以及在一预置状态成立后，该第一电路将该状态信号由该第一状态改变至一第二状态且维持该状态信号处于该第二状态；

一存储器控制器，电性连接至该第一电路与该可复写式非易失性存储器模块，用以从该第一电路中接收该状态信号；以及

一电源管理电路，电性连接至该第一电路与该存储器控制器，用以在该存储器储存装置上电后接收一输入电压并且供应一输出电压给该可复写式非易失性存储器模块与该存储器控制器，

其中当该存储器控制器从一主机系统中接收一第一信号时，该存储器控制器会输出一第二信号，并且当该存储器控制器输出该第二信号时，该电源管理电路停止输出该输出电压，

其中当该存储器控制器被使能时，该存储器控制器判断该状态信号是否处于该第一状态，当该状态信号处于该第一状态时，该存储器控制器执行一第一程序，并且当该状态信号非处于该第一状态时，该存储器控制器执行一第二程序。

2.根据权利要求1所述的存储器储存装置，其中该存储器控制器包括：

一第一通用输入端，电性连接至该主机系统的一装置休眠接口，以接收该第一信号；

一第二通用输入端，电性连接至该第一电路的一输出端，用以接收该状态信号；以及

一通用输出端，电性连接至该电源管理电路，用以输出该第二信号。

3.根据权利要求2所述的存储器储存装置，其中该电源管理电路包括：

一与门，具有一第一输入端、一第二输入端与一输出端，其中该与门的第一输入端电性连接至该第一电路的输出端，并且该与门的第二输入端电性连接至该通用输出端；

一与非门，具有一第一输入端、一第二输入端与一输出端，其中该与非门的第一输入端电性连接至该主机系统的装置休眠接口并且该与非门的第二输入端电性连接至该与门的输出端；

一开关电路，电性连接至该与非门的输出端与该存储器控制器，该开关电路接收该输入电压，

其中该主机系统维持该装置休眠接口处于该第二状态以输出该第一信号，

其中该存储器控制器维持该通用输出端处于该第二状态以输出该第二信号，

其中当从该与非门的输出端接收到处于该第二状态的信号时，该开关电路输出该输出电压，

其中当从该与非门的输出端接收到处于该第一状态的信号时，该开关电路停止输出该输出电压。

4.根据权利要求3所述的存储器储存装置，其中该电源管理电路还包括：

一第一电压维持电路，其中该第一电压维持电路的一端电性连接至该与非门的第一输入端与该存储器控制器的第一通用输入端，其中当该主机系统未维持该装置休眠接口处于该第一状态时，该第一电压维持电路维持该与非门的第一输入端与该第一通用输入端处于该第二状态；以及

一第二电压维持电路，其中该第二电压维持电路的一端电性连接至该与门的第二输入端与该通用输出端，其中当该存储器控制器未维持该通用输出端处于该第一状态时，该第二电压维持电路维持该与门的第二输入端处于该第二状态。

5.根据权利要求1所述的存储器储存装置，还包括一缓冲存储器电性连接至该存储器控制器与该电源管理电路，

其中该存储器控制器在输出该第二信号之前，将暂存于该缓冲存储器中的使用者数据写入至该可复写式非易失性存储器模块，并且将对应该些实体区块的一映射信息与一变数表储存至该可复写式非易失性存储器模块。

6.根据权利要求5所述的存储器储存装置，其中该存储器控制器执行该第一程序以扫描该可复写式非易失性存储器模块的实体区块的冗余比特区并且根据记录在该可复写式非易失性存储器模块的实体区块的冗余比特区中的信息来更新对应该些实体区块的该映射信息与该变数表。

7.根据权利要求5所述的存储器储存装置，其中该存储器控制器执行该第二程序以从该可复写式非易失性存储器模块中载入对应该些实体区块的该映射信息与该变数表。

8.根据权利要求1所述的存储器储存装置，其中该预置状态为在输出该状态信号一预置时间之后。

9.根据权利要求2所述的存储器储存装置，其中该预置状态为在该通用输出端处于该第一状态之后。

10.根据权利要求4所述的存储器储存装置，其中当该主机系统不维持该装置休眠接口处于该第一状态时，该存储器控制器的第一通用输入端会检测到该装置休眠接口处于该第二状态并且不维持该通用输出端处于该第一状态来进入一休眠模式。

11.一种存储器控制器，其特征在于，配置于一存储器储存装置中，该存储器储存装置具有一第一电路、一电源管理电路与一可复写式非易失性存储器模块，且该可复写式非易失性存储器模块具有多个实体区块，该存储器控制器包括：

一主机接口，用以电性连接至一主机系统；

一存储器接口，用以电性连接至该可复写式非易失性存储器模块；以及

一存储器管理电路，电性连接至该主机接口、该存储器接口与该第一电路，

其中当从该主机系统中接收一第一信号时，该存储器管理电路会输出一第二信号，并且当该存储器控制器输出该第二信号时，该电源管理电路停止输出一输出电压给该存储器控制器与该可复写式非易失性存储器模块，

其中当该第一电路被使能时，该第一电路输出一状态信号并维持该状态信号在一第一状态，以及在一预置状态成立后，该第一电路将该状态信号由该第一状态改变至一第二状态且维持该状态信号处于该第二状态，

其中当该存储器管理电路被使能时，该存储器管理电路判断该状态信号是否处于该第一状态，当该状态信号处于该第一状态时，该存储器管理电路执行一第一程序，并且当该状态信号非处于该第一状态时，该存储器管理电路执行一第二程序。

12.根据权利要求11所述的存储器控制器，其中该存储器储存装置还包括一缓冲存储器，电性连接至该存储器管理电路与该电源管理电路，

其中该存储器管理电路在输出该第二信号之前，将暂存于该缓冲存储器中的使用者数据写入到该可复写式非易失性存储器模块，并且将对应该些实体区块的一映射信息与一变数表储存至该可复写式非易失性存储器模块。

13.根据权利要求12所述的存储器控制器，其中该存储器管理电路执行该第一程序以扫描该可复写式非易失性存储器模块的实体区块的冗余比特区并且根据记录在该可复写式非易失性存储器模块的实体区块的冗余比特区中的信息来更新对应该些实体区块的该映射信息与该变数表。

14.根据权利要求12所述的存储器控制器，其中该存储器管理电路执行该第二程序以从该可复写式非易失性存储器模块中载入对应该些实体区块的该映射信息与该变数表。

15.根据权利要求11所述的存储器控制器，其中该预置状态为在输出该状态信号一预置时间之后。

16.根据权利要求11所述的存储器控制器，还包括：

一第一通用输入端，电性连接至该主机系统的一装置休眠接口，以接收该第一信号；

一第二通用输入端，电性连接至该第一电路的一输出端，用以接收该状态信号；以及

一通用输出端，电性连接至该电源管理电路，用以输出该第二信号，

其中该预置状态为在该通用输出端处于该第一状态之后。

17.一种电源控制方法，其特征在于，用于一存储器储存装置，该存储器储存装置具有一存储器控制器、一第一电路、一电源管理电路与一可复写式非易失性存储器模块，且该可复写式非易失性存储器模块具有多个实体区块，该电源控制方法包括：

当该存储器储存装置被使能时，由该第一电路输出一状态信号并维持该状态信号在一第一状态，以及在一预置状态成立后，由该第一电路将该状态信号由该第一状态改变至一第二状态且维持该状态信号处于该第二状态；

当从一主机系统中接收到一第一信号时，由该存储器控制器输出一第二信号，其中当该存储器控制器输出该第二信号时，该电源管理电路停止供应一输出电压给该存储器控制器与该可复写式非易失性存储器模块；

当该存储器储存装置被使能时，由该存储器控制器判断该状态信号是否处于该第一状态；

当该状态信号处于该第一状态时，由存储器控制器执行一第一程序；以及

当该状态信号非处于该第一状态时，由存储器控制器执行一第二程序。

18.根据权利要求17所述的电源控制方法，还包括：

在输出该第二信号之前，由该存储器控制器将暂存于一缓冲存储器中的使用者数据写入至该可复写式非易失性存储器模块，并且将对应该些实体区块的一映射信息与一变数表储存至该可复写式非易失性存储器模块。

19.根据权利要求18所述的电源控制方法，其中执行该第一程序的步骤包括：

扫描该可复写式非易失性存储器模块的实体区块的冗余比特区；以及

根据记录在该可复写式非易失性存储器模块的实体区块的冗余比特区中的信息来更新对应该些实体区块的该映射信息与该变数表。

20.根据权利要求18所述的电源控制方法，其中执行该第二程序的步骤包括：

从该可复写式非易失性存储器模块中载入对应该些实体区块的该映射信息与该变数表。

21.根据权利要求17所述的电源控制方法，其中该预置状态为在输出该状态信号一预置时间之后。

22.根据权利要求17所述的电源控制方法，其中该存储器控制器包括电性连接至该主机系统的一装置休眠接口的一第一通用输入端、电性连接至该第一电路的一输出端的一第二通用输入端与电性连接至该电源管理电路的一通用输出端，

其中该第一信号是通过该第一通用输入端输入至该存储器控制器，该状态信号是通过该第二通用输入端输入至该存储器控制器，并且该第二信号是通过该通用输出端来输出，

其中该预置状态为在该通用输出端处于该第一状态之后。