CN112102868A - 嵌入式Flash存储器擦写电压处理电路、方法及芯片 - Google Patents

Abstract

本发明实施例提供一种嵌入式Flash存储器擦写电压处理电路、方法及芯片，属于芯片技术领域。所述电路包括依次连接的电压检测模块、电平转换模块和电压放电模块，电压检测模块的一端与电源相连，另一端接地，用于检测到电源电压低于阈值电压时，将低电平输出至电平转换模块，电平转换模块的一端与Flash存储器的擦写高电压端相连，另一端接地，用于将低电平转换为放电电压，电压放电模块的一端与Flash存储器的擦写高电压端相连，另一端接地，用于当接收到电压检测模块输出的放电电压时，将Flash存储器的擦写高电压端的擦写高电压泄放掉。本发明实施例适用于嵌入式Flash存储器擦写电压的处理过程。

Description

嵌入式Flash存储器擦写电压处理电路、方法及芯片

技术领域

本发明涉及芯片技术领域，具体地涉及一种嵌入式Flash存储器擦写电压处理电路、方法及芯片。

背景技术

Flash存储器又称闪存，它结合了ROM（Read Only Memory，只读存储器）和RAM（Random Access Memory，随机存取存储器）的优点，不仅具备电子可擦除可编程的性能，还可以快速读取数据，数据不会因为断电而丢失。由于Flash存储器的上述特性，其逐渐代替了ROM在嵌入式系统中的地位，用作存储引导装载程序以及操作系统或者程序代码，或者直接作为硬盘使用。

现有的嵌入式Flash存储器在擦写过程中，需要使用电荷泵电路来产生高于电源电压的擦写电压。在现有的嵌入式Flash存储器中，为了保证擦写过程中擦写高电压的稳定性，一般会在电荷泵电路的高压输出端连接一个较大数值（例如，pF级）的电容，保证该高电压信号不会在擦写过程中有较大的跳变。

但是，当嵌入式Flash存储器在产生高电压擦写过程中，如果其所在的芯片或应用系统中发生电源不稳或掉电，例如服务器电压掉电、板级电压不稳或空间粒子干扰等。该Flash存储器以及其所在的芯片的电源低于正常工作电压，而电荷泵电路产生的高电压由于有电容存储，需要一段时间在芯片或Flash存储器内部通过最小电阻路径缓慢放电，由于擦写电压值较高并在电容上积累了较多的电荷，会非常容易造成Flash存储器内存储数据丢失或者所在芯片发生永久性损坏，从而造成应用系统出现重大故障。尤其是当嵌入式Flash存储器应用于FPGA芯片，而FPGA芯片多用于通信和航天军工等领域，那么造成的损失将会更加严重。

发明内容

本发明实施例的目的是提供一种嵌入式Flash存储器擦写电压处理电路、方法及芯片，用于至少部分解决上述技术问题。

为了实现上述目的，本发明实施例提供一种嵌入式Flash存储器擦写电压处理电路，所述嵌入式Flash存储器擦写电压处理电路包括依次连接的电压检测模块、电平转换模块和电压放电模块，所述电压检测模块的一端与电源相连接，所述电压检测模块的另一端接地，所述电压检测模块用于检测电源电压是否低于阈值电压，并当检测到所述电源电压低于所述阈值电压时，将低电平输出至所述电平转换模块，所述电平转换模块的一端与所述Flash存储器的擦写高电压端相连接，所述电平转换模块的另一端接地，所述电平转换模块用于当接收到所述电压检测模块输出的所述低电平时，将所述低电平转换为放电电压，并将所述放电电压提供至所述电压放电模块，所述电压放电模块的一端与所述Flash存储器的擦写高电压端相连接，所述电压放电模块的另一端接地，所述电压放电模块用于当接收到所述电压检测模块输出的所述放电电压时，将所述Flash存储器的擦写高电压端的擦写高电压泄放掉。

可选的，所述电压检测模块还用于当检测到所述电源电压未低于所述阈值电压时，将高电平输出至所述电平转换模块，所述电平转换模块还用于当接收到所述电压检测模块输出的所述高电平时，将所述高电平转换为截止电压，并将所述截止电压提供至所述电压放电模块，所述截止电压大于所述放电电压，所述电压放电模块还用于当接收到所述电压检测模块输出的所述截止电压时，所述Flash存储器的擦写高电压端的擦写高电压被保持。

可选的，所述电压检测模块包括电阻分压电路，所述电阻分压电路包括第一电阻和第二电阻，其中所述第一电阻的一端与所述电源相连接，所述第一电阻的另一端与所述第二电阻的一端相连接，所述第二电阻的另一端接地，所述第一电阻与所述第二电阻的连接点作为所述电压检测模块的输出端。

可选的，所述电平转换模块包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和反相器，其中所述第一PMOS管的源极以及所述第二PMOS管的源极均与所述Flash存储器的擦写高电压端相连接，所述第一PMOS管的漏极以及所述第二PMOS管的栅极均与所述第一NMOS管的漏极相连接，所述第一PMOS管的栅极以及所述第二PMOS管的源极均与所述第二NMOS管的漏极相连接，所述第一NMOS管的栅极与所述电压检测模块的输出端以及所述反相器的输入端连接，所述第二NMOS管的栅极与所述反相器的输出端相连接，所述第一NMOS管的源极与所述第二NMOS管的源极均接地，其中所述第一PMOS管的栅极、所述第二PMOS管的源极与所述第二NMOS管的漏极的连接点作为所述电平转换模块的输出端。

可选的，所述电压放电模块包括高压PMOS管，所述高压PMOS管的源极与所述Flash存储器的擦写高电压端相连接，所述高压PMOS管的栅极与所述电平转换模块的输出端连接，所述高压PMOS管的漏极接地。

可选的，所述放电电压小于所述擦写高电压，所述截止电压等于所述擦写高电压。

相应的，本发明实施例还提供一种嵌入式Flash存储器擦写电压处理方法，所述方法应用于如上所述的嵌入式Flash存储器擦写电压处理电路，所述方法包括：检测电源电压是否低于阈值电压；当检测到所述电源电压低于所述阈值电压时，所述电压检测模块输出低电平；所述电平转换模块将所述低电平转换为放电电压；当所述电压放电模块的输入电压为所述放电电压时，所述电压放电模块被导通，使得所述Flash存储器的擦写高电压端的擦写高电压被泄放掉。

可选的，所述方法还包括：当检测到所述电源电压未低于所述阈值电压时，所述电压检测模块输出高电平；所述电平转换模块将所述低电平转换为截止电压；当所述电压放电模块的输入电压为所述截止电压时，所述电压放电模块被截止，使得所述Flash存储器的擦写高电压端的擦写高电压被保持。

相应的，本发明实施例还提供一种芯片，所述芯片包括如上所述的嵌入式Flash存储器擦写电压处理电路。

通过上述技术方案，当检测到所述电源电压低于所述阈值电压时，将低电平输出至所述电平转换模块，所述电平转换模块将所述低电平转换为放电电压，并将所述放电电压提供至所述电压放电模块，所述电压放电模块接收到所述电压检测模块输出的所述放电电压时，将所述Flash存储器的擦写高电压端的擦写高电压泄放掉。本发明实施例保证了当嵌入式Flash存储器在产生高电压擦写过程中，如果其所在的芯片或应用系统中发生电源不稳或掉电，Flash存储器内存储数据不会丢失或者所在芯片不会被损坏。

本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。

附图说明

附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：

图1示出了根据本发明一实施例的嵌入式Flash存储器擦写电压处理电路示意图；

图2示出了根据本发明一实施例的嵌入式Flash存储器擦写电压处理电路中的电压检测模块示意图；

图3示出了根据本发明一实施例的嵌入式Flash存储器擦写电压处理电路中的电平转换模块示意图；

图4示出了根据本发明一实施例的嵌入式Flash存储器擦写电压处理电路中的所述电压放电模块示意图；

图5示出了根据本发明一实施例的嵌入式Flash存储器擦写电压处理方法的流程示意图。

具体实施方式

以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。

本文所述的“第一”、“第二”仅用于区分描述，而不能理解为指示或暗示相对重要性。本文所述的“连接”、“相连”用于表述两个元件之间的电信号连接，可以是两个元件直接连接，也可以是通过第三个元件实现的间接连接。

图1示出了根据本发明一实施例的嵌入式Flash存储器擦写电压处理电路示意图。如图1所示，本发明实施例提供一种嵌入式Flash存储器擦写电压处理电路，其可以包括依次连接的电压检测模块、电平转换模块和电压放电模块。所述电压检测模块的一端与电源相连接，所述电压检测模块的另一端接地，所述电压检测模块用于检测电源电压是否低于阈值电压，并当检测到所述电源电压低于所述阈值电压时，将低电平输出至所述电平转换模块，所述电平转换模块的一端与所述Flash存储器的擦写高电压端相连接，所述电平转换模块的另一端接地，所述电平转换模块用于当接收到所述电压检测模块输出的所述低电平时，将所述低电平转换为放电电压，并将所述放电电压提供至所述电压放电模块，所述电压放电模块的一端与所述Flash存储器的擦写高电压端相连接，所述电压放电模块的另一端接地，所述电压放电模块用于当接收到所述电压检测模块输出的所述放电电压时，将所述Flash存储器的擦写高电压端的擦写高电压泄放掉。

其中，所述电压检测模块还用于当检测到所述电源电压未低于所述阈值电压时，将高电平输出至所述电平转换模块，所述电平转换模块还用于当接收到所述电压检测模块输出的所述高电平时，将所述高电平转换为截止电压，并将所述截止电压提供至所述电压放电模块，所述电压放电模块还用于当接收到所述电压检测模块输出的所述截止电压时，所述Flash存储器的擦写高电压端的擦写高电压被保持。

也就是说，当所述Flash存储器工作在正常擦写状态下时，电源VDD电压正常，所述电压检测模块检测到电源电压未低于所述阈值电压，则输出高电平。所述电平转换模块接收到高电平之后，将所述高电平转换为截止电压，所述截止电压使得所述电压放电模块被截止，所述Flash存储器的擦写高电压端的擦写高电压不会被泄放掉，会被保持，从而不会影响所述Flash存储器的正常擦写。而当Flash存储器工作在擦写状态下时，电源VDD发生快速下电情况，则电源电压下降，所述电压检测模块检测到所述电源电压低于阈值电压，则所述电压检测模块的输出由高电平变为低电平，从而所述电平转换模块的输出也由截止电压变为放电电压，使得所述电压放电模块的一端接为放电电压，所述放电电压小于所述截止电压，则与所述电压放电模块一端相连接的所述Flash存储器的擦写高电压端的擦写高电压被泄放掉，从而所述Flash存储器的擦写高电压端的擦写高电压变为0，防止VDD掉电后所述擦写高电压损坏所述Flash存储器。

本发明实施例提供的嵌入式Flash存储器擦写电压处理电路能够克服相关技术中Flash存储器以及其所在的芯片的电源低于正常工作电压时，由于电荷泵电路产生的擦写高电压以及电容积累了较多的电荷，极易造成Flash存储器内存储数据丢失或者所在芯片发生永久性损坏的缺点。

图2示出了根据本发明一实施例的嵌入式Flash存储器擦写电压处理电路中的电压检测模块示意图。如图2所示，所述电压检测模块可包括电阻分压电路，所述电阻分压电路包括第一电阻R1和第二电阻R2，其中所述第一电阻R1的一端与所述电源VDD相连接，所述第一电阻R1的另一端与所述第二电阻R2的一端相连接，所述第二电阻R2的另一端接地，所述第一电阻R1与所述第二电阻R2的连接点作为所述电压检测模块的输出端Va，其中，

。这里以第一电阻与第二电阻构成电阻分压电路仅用于电压检测模块举例，实际应用中构成电压检测模块的具体电路不做限定，只要能将电源电压与阈值电压进行比较即可。另外，本发明实施例中第一电阻、第二电阻可以根据需要选择任何合适的值。

图3示出了根据本发明一实施例的嵌入式Flash存储器擦写电压处理电路中的电平转换模块示意图。如图3所示，所述电平转换模块包括第一PMOS管M31、第二PMOS管M32、第一NMOS管M33、第二NMOS管M34和反相器P1。具体的，所述第一PMOS管M31的源极以及所述第二PMOS管M32的源极均与所述Flash存储器的擦写高电压端VHH相连接，所述第一PMOS管M31的漏极以及所述第二PMOS管M32的栅极均与所述第一NMOS管M33的漏极相连接，所述第一PMOS管M31的栅极以及所述第二PMOS管M32的源极均与所述第二NMOS管M34的漏极相连接，所述第一NMOS管M33的栅极与所述电压检测模块的输出端Va以及所述反相器P1的输入端连接，所述第二NMOS管M34的栅极与所述反相器P1的输出端相连接，所述第一NMOS管M33的源极与所述第二NMOS管M34的源极均接地，其中所述第一PMOS管M31的栅极、所述第二PMOS管M32的源极与所述第二NMOS管M34的漏极作为所述电平转换模块的输出端Vb。这里以四个MOS管和反相器构成的电平转换模块仅作为举例，实际应用中构成电平转换模块的具体电路不做限定，只要能将电压检测模块输出的电平转换为指定的放电电压或截止电压即可。另外，本发明实施例中的MOS管、反相器可以根据需要选择任何合适的型号。

图4示出了根据本发明一实施例的嵌入式Flash存储器擦写电压处理电路中的所述电压放电模块示意图。如图4所示，所述电压放电模块包括高压PMOS管M35。具体的，所述高压PMOS管M35的源极与所述Flash存储器的擦写高电压端VHH相连接，所述高压PMOS管M35的栅极与所述电平转换模块的输出端Vb连接，所述高压PMOS管M35的漏极接地。其中，所述放电电压小于所述擦写高电压，所述截止电压等于所述擦写高电压，从而保证在Flash存储器正常擦写工作时，所述高压PMOS管的栅极输入为所述擦写高电压VHH，则所述高压PMOS管被截止，不影响擦写电压的工作。而当Flash存储器擦写工作时，若电源电压掉电，所述高压PMOS管的栅极输入为放电电压（例如为0V），则所述高压PMOS管被导通，Flash存储器的擦写高电压端的擦写高电压通过所述高压PMOS管被泄放掉。这里以高压PMOS管构成的电压放电模块仅作为举例，实际应用中构成电压放电模块的具体电路不做限定，只要满足Flash存储器正常擦写工作时，所述电压放电模块被截止，而当Flash存储器擦写工作时，所述Flash存储器的擦写高电压端的擦写高电压被泄放掉即可。另外，本发明实施例中的电压放电模块除了可以为高压PMOS管，还可以包括可控硅或DMOS管。其中，由于可控硅的截止电压为1.2V，当所述电压放电模块包括可控硅时，其放电电压可为0V，截止电压可为1.2V。由于DMOS管的截止电压为5V，当所述电压放电模块包括DMOS管时，其放电电压可为0V，截止电压可为5V。

需要说明的是，所述阈值电压是指的整体嵌入式Flash存储器擦写电压处理电路的检测阈值，其大小可根据所述电平转换模块中的MOS管尺寸进行设置。

通过本发明实施例中的嵌入式Flash存储器擦写电压处理电路，可以有效克服相关技术中当嵌入式Flash存储器在产生高电压擦写过程中，如果其所在的芯片或应用系统中发生电源不稳或掉电，电荷泵电路产生的高电压由于有电容存储，需要一段时间在芯片或Flash存储器内部通过最小电阻路径缓慢放电，由于擦写电压值较高并在电容上积累了较多的电荷，会非常容易造成Flash存储器内存储数据丢失或者所在芯片发生永久性损坏，从而造成应用系统出现重大故障的问题。本发明实施例中，将电压检测模块检测到的电源电压与阈值电压进行比较，并将比较结果作为控制Flash存储器的擦写高电压端的擦写高电压的控制信号，比较结果为低电平时，则由电平转换模块将低电平转换为放电电压，从而将Flash存储器的擦写高电压端的擦写高电压泄放掉；而当比较结果为高电平时，则由电平转换模块将高电平转换为截止电压，保持Flash存储器的擦写高电压端的擦写高电压，不影响擦写电压的正常操作，即保证了Flash存储器内存储数据不会丢失或者所在芯片不会被损坏，也保证了Flash存储器的正常运行。

相应的，本发明实施例还提供了一种芯片，所述芯片包括上述实施例所述的嵌入式Flash存储器擦写电压处理电路。所述处理电路可应用在可靠性强的集成了所述嵌入式Flash存储器的芯片中，例如所述芯片可为FPGA芯片，或者SOC芯片。上述芯片一般应用于通信和航天军工等领域，若芯片中的嵌入式Flash存储器内存储数据丢失或者所在芯片发生永久性损坏，会造成严重后果，因此，上述处理电路可应用于FPGA芯片或SOC芯片中，保证了系统的可靠性。

图5示出了根据本发明一实施例的嵌入式Flash存储器擦写电压处理方法的流程示意图。如图5所示，所述方法应用于上述实施例所述的嵌入式Flash存储器擦写电压处理电路中，所述方法包括如下步骤：

步骤501，检测电源电压是否低于阈值电压；

步骤502，当检测到所述电源电压低于所述阈值电压时，所述电压检测模块输出低电平；

步骤503，所述电平转换模块将所述低电平转换为放电电压；

步骤504，当所述电压放电模块的输入电压为所述放电电压时，所述电压放电模块被导通，使得所述Flash存储器的擦写高电压端的擦写高电压被泄放掉。

其中，电路上电后，当Flash存储器的电源电压低于所述阈值电压时，所述电压检测模块输出为低电平，所述电平转换模块的功能是将所述电压检测模块输出的电平转换为对应的电压，从而控制所述Flash存储器的擦写高电压端的擦写高电压。若所述电平转换模块输出为低电平，则将所述低电平转换为放电电压，所述电压放电模块被导通，使得所述Flash存储器的擦写高电压端的擦写高电压被泄放掉，实现了对嵌入式Flash存储器及其所在芯片的保护。

另外，当检测到所述电源电压未低于所述阈值电压时，所述电压检测模块输出高电平，而所述电平转换模块将所述低电平转换为截止电压。当所述电压放电模块的输入电压为所述截止电压时，所述电压放电模块被截止，从而使得所述Flash存储器的擦写高电压端的擦写高电压被保持，保证了擦写高电压可以正常工作。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种嵌入式Flash存储器擦写电压处理电路，其特征在于，所述嵌入式Flash存储器擦写电压处理电路包括依次连接的电压检测模块、电平转换模块和电压放电模块，

所述电压检测模块的一端与电源相连接，所述电压检测模块的另一端接地，所述电压检测模块用于检测电源电压是否低于阈值电压，并当检测到所述电源电压低于所述阈值电压时，将低电平输出至所述电平转换模块，

所述电平转换模块的一端与所述Flash存储器的擦写高电压端相连接，所述电平转换模块的另一端接地，所述电平转换模块用于当接收到所述电压检测模块输出的所述低电平时，将所述低电平转换为放电电压，并将所述放电电压提供至所述电压放电模块，

所述电压放电模块的一端与所述Flash存储器的擦写高电压端相连接，所述电压放电模块的另一端接地，所述电压放电模块用于当接收到所述电压检测模块输出的所述放电电压时，将所述Flash存储器的擦写高电压端的擦写高电压泄放掉。

2.根据权利要求1所述的嵌入式Flash存储器擦写电压处理电路，其特征在于，

所述电压检测模块还用于当检测到所述电源电压未低于所述阈值电压时，将高电平输出至所述电平转换模块，

所述电平转换模块还用于当接收到所述电压检测模块输出的所述高电平时，将所述高电平转换为截止电压，并将所述截止电压提供至所述电压放电模块，所述截止电压大于所述放电电压，

所述电压放电模块还用于当接收到所述电压检测模块输出的所述截止电压时，所述Flash存储器的擦写高电压端的擦写高电压被保持。

3.根据权利要求1所述的嵌入式Flash存储器擦写电压处理电路，其特征在于，所述电压检测模块包括电阻分压电路，所述电阻分压电路包括第一电阻和第二电阻，

其中所述第一电阻的一端与所述电源相连接，所述第一电阻的另一端与所述第二电阻的一端相连接，所述第二电阻的另一端接地，所述第一电阻与所述第二电阻的连接点作为所述电压检测模块的输出端。

4.根据权利要求1所述的嵌入式Flash存储器擦写电压处理电路，其特征在于，所述电平转换模块包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和反相器，

其中所述第一PMOS管的源极以及所述第二PMOS管的源极均与所述Flash存储器的擦写高电压端相连接，所述第一PMOS管的漏极以及所述第二PMOS管的栅极均与所述第一NMOS管的漏极相连接，所述第一PMOS管的栅极以及所述第二PMOS管的源极均与所述第二NMOS管的漏极相连接，所述第一NMOS管的栅极与所述电压检测模块的输出端以及所述反相器的输入端连接，所述第二NMOS管的栅极与所述反相器的输出端相连接，所述第一NMOS管的源极与所述第二NMOS管的源极均接地，其中所述第一PMOS管的栅极、所述第二PMOS管的源极与所述第二NMOS管的漏极的连接点作为所述电平转换模块的输出端。

5.根据权利要求2所述的嵌入式Flash存储器擦写电压处理电路，其特征在于，所述电压放电模块包括高压PMOS管，

所述高压PMOS管的源极与所述Flash存储器的擦写高电压端相连接，所述高压PMOS管的栅极与所述电平转换模块的输出端连接，所述高压PMOS管的漏极接地。

6.根据权利要求5所述的嵌入式Flash存储器擦写电压处理电路，其特征在于，所述放电电压小于所述擦写高电压，所述截止电压等于所述擦写高电压。

7.一种嵌入式Flash存储器擦写电压处理方法，其特征在于，所述方法应用于权利要求1-6中任一项所述的嵌入式Flash存储器擦写电压处理电路，所述方法包括：

检测电源电压是否低于阈值电压；

当检测到所述电源电压低于所述阈值电压时，所述电压检测模块输出低电平；

所述电平转换模块将所述低电平转换为放电电压；

当所述电压放电模块的输入电压为所述放电电压时，所述电压放电模块被导通，使得所述Flash存储器的擦写高电压端的擦写高电压被泄放掉。

8.根据权利要求7所述的嵌入式Flash存储器擦写电压处理方法，其特征在于，所述方法还包括：

当检测到所述电源电压未低于所述阈值电压时，所述电压检测模块输出高电平；

所述电平转换模块将所述低电平转换为截止电压；

当所述电压放电模块的输入电压为所述截止电压时，所述电压放电模块被截止，使得所述Flash存储器的擦写高电压端的擦写高电压被保持。

9.一种芯片，其特征在于，所述芯片包括权利要求1-6中任一项所述的嵌入式Flash存储器擦写电压处理电路。

10.根据权利要求9所述的芯片，其特征在于，所述芯片为FPGA芯片。

Images