CN104751892A - 半导体装置 - Google Patents

Abstract

一种半导体装置的电压发生电路，包括：第一检测块，被配置成检测输出电压且输出第一检测信号；第二检测块，被配置成检测输出电压且输出第二检测信号；信号发生块，被配置成响应于第一检测信号和第二检测信号而产生控制信号；以及电压发生块，被配置成响应于控制信号而产生输出电压，其中，第一检测块和第二检测块关于输出电压的变化的响应速度不同。

Description

半导体装置

相关申请的交叉引用

本申请要求2013年12月30日向韩国知识产权局提交的申请号为10-2013-0167052的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

各种实施例涉及半导体装置，且更具体地涉及用于稳定地产生半导体装置的内部电压的电路。

背景技术

半导体装置可以根据半导体装置内部需要的各种电压电平而从外部供应的外部电源产生内部电压。产生的内部电压可以分别供应至相对应的内部电路。内部电压的种类可以包括核心电压(Vcore)、体偏置电压(Vbb)、泵浦电压(Vpp)等。内部电压发生电路可以被设置成产生各内部电压。

发明内容

在一个实施例中，一种半导体装置的电压发生电路可以包括：第一检测块，被配置成检测输出电压且输出第一检测信号。另外，第二检测块可以被配置成检测输出电压且输出第二检测信号。信号发生块可以被配置成响应于所述第一检测信号和所述第二检测信号而产生控制信号。此外，电压发生块可以被配置成响应于所述控制信号而产生所述输出电压，其中，所述第一检测块和所述第二检测块关于所述输出电压的电平变化的响应速度不同。

在一个实施例中，一种半导体装置的电压发生电路可以包括第一检测块，被配置成检测输出电压且根据第一检测结果来输出第一检测信号。第二检测块可以被配置成检测输出电压且根据第二检测结果来输出第二检测信号。电压发生块可以基于所述第一检测信号和所述第二检测信号而被配置于接通位置或关断位置。当处于所述接通位置时，电压发生块可以产生所述输出电压。当所述输出电压下降时，所述第一检测信号比所述第二检测信号更早地被禁止，而当所述输出电压升高时，所述第二检测信号比所述第一检测信号更早地被使能。

附图说明

图1是示例性地示出根据一个实施例的半导体装置的电压发生电路的框图；

图2是详细示出图1中所示的第一检测块和第二检测块的实施例的电路图；

图3是详细示出图1中所示的信号发生块的电路图；

图4是解释图1中所示的电压发生电路的操作的时序图；

图5是详细示出图1中所示的第一检测块和第二检测块的其他实施例的电路图；

图6是示例性地示出根据一个实施例的半导体装置的电压发生电路的框图；以及

图7说明根据一个实施例的使用存储器控制器电路的系统的框图。

具体实施方式

在下文中，以下将通过各种实施例参照附图描述半导体装置。为了稳定地产生内部电压，可能需要内部电压发生电路。为此，当内部电压的电平下降至目标电平之下时，内部电压发生电路可以通过控制信号来接通以升高内部电压的电平。当内部电压的电平升高至目标电平之上时，内部电压发生电路可以通过控制信号来关断以降低内部电压的电平。即，内部电压发生电路应该根据内部电压的电平变化被立即接通或关断以稳定地产生内部电压。当满足这样的条件时，半导体装置可以平稳地执行操作，且可以降低不必要的电流消耗。

图1是示例性地示出根据一个实施例的半导体装置的电压发生电路10的框图。参见图1，示出电压发生块400，所述电压发生块400被配置成：基于被配置成检测输出电压Vout的电平的第一检测块100和第二检测块200的检测结果来产生输出电压Vout。

电压发生电路10可以包括第一检测块100、第二检测块200、信号发生块300和电压发生块400。

第一检测块100可以被配置成检测输出电压Vout的电平，且根据检测结果输出第一检测信号det1。例如，第一检测块100可以比较第一参考电压Vrf1和输出电压Vout，且根据比较结果输出第一检测信号det1。

第二检测块200可以被配置成检测输出电压Vout的电平，且根据检测结果输出第二检测信号det2。例如，第二检测块200可以比较第二参考电压Vrf2和输出电压Vout，且根据比较结果输出第二检测信号det2。

信号发生块300可以被配置成响应于第一检测信号det1和第二检测信号det2而输出控制信号ctr。例如，信号发生块300可以响应于在具有相同逻辑电平的第一检测信号det1和第二检测信号det2之间转换得更快的一个信号而产生控制信号ctr。

电压发生块400可以被配置成响应于控制信号ctr而产生输出电压Vout。电压发生块400产生的输出电压Vout可以是半导体装置的内部电压中的任何一个，例如核心电压、体偏置电压和泵浦电压。例如，电压发生块400可以是半导体装置的一般电压泵浦电路。电压发生块400可以通过设置预定的目标电压来产生输出电压Vout。详细地，电压发生块400可以响应于当输出电压Vout的电平比目标电压的电平低预定电平时被使能的控制信号ctr而被接通，且泵浦输出电压Vout。此外，电压发生块400可以响应于当输出电压Vout的电平比目标电压的电平高预定电平时被禁止的控制信号ctr而被关断，且不泵浦输出电压Vout。

用于控制电压发生块400接通或关断或用于将电压发生块400置于接通或关断位置的控制信号ctr可以基于第一检测信号det1和第二检测信号det2、即第一检测块100和第二检测块200的检测结果来产生。换言之，可以大体基于第一检测信号det1和第二检测信号det2来控制电压发生块400接通或关断。为了最佳地描述实施例，将基于第一检测信号det1和第二检测信号det2产生控制信号ctr的信号发生块300描述为单独的组成元件。应该注意到，信号发生块300可以例如被配置在电压发生块400中。在这种情况下，可以基于第一检测信号det1和第二检测信号det2来控制电压发生块400接通/关断。

图6是示例性地示出根据一个实施例的半导体装置的电压发生电路1000的框图。参见图6，电压发生电路1000可以包括第一检测块1100、第二检测块1200和电压发生块1400。电压发生块1400可以包括信号发生块1300。电压发生电路1000的配置和操作方法可以与图1的电压发生电路10类似。因此，这里将省略其详细描述。

再次参见图1，第一检测信号det1和第二检测信号det2与响应输出电压Vout的电平变化的速度相关。

根据一个实施例的第一检测块100和第二检测块200可以具有关于输出电压Vout的电平变化的不同响应速度。例如，第一检测块100关于输出电压Vout的电平下降的响应速度可以比第二检测块200的响应速度更快。在这种情况下，随着第一检测信号det1可被禁止，电压发生块400可以大体通过第一检测块100的检测结果来接通。因此，第一检测块100可以在“接通特性”方面被描述为优异。反之，第二检测块200关于输出电压Vout的电平升高的响应速度可以比第一检测块100的响应速度更快。在这种情况下，随着第二检测信号det2可被使能，电压发生块400可以大体通过第二检测块200的检测结果来关断。因此，第二检测块200可以在“关断特性”方面被描述为优异。

在一个实施例中，由于电压发生电路10包括具有关于输出电压Vout的电平变化的不同响应速度的检测块100和检测块200，所以当与仅提供一个检测块的情况相比时，可以有效地控制电压发生块400的接通和关断。为了实现这样的目的，以下将详细描述详细配置、操作方法和由此而来的工作效果。

图2是详细示出图1中所示的第一检测块100和第二检测块200的实施例的电路图。

在作出说明之前，应该注意到的是，图2的第一检测块100a和第二检测块200a将通过它们的附图标记中所增加的后缀“a”来与图1的第一检测块100和第二检测块200的其他实施例(在图5中所示)区分开。在图5所示的其他实施例中，将使用后缀“b”。因此，图2中的第一参考电压Vrf1_a和第二参考电压Vrf2_a可以分别是图1的第一参考电压Vrf1和第二参考电压Vrf2的实施例。

第一检测块100a可以被配置成检测输出电压Vout的电平，且根据检测结果输出第一检测信号det1。第一检测块100a可以被施加有具有逻辑高电平的第一沉入信号(sinksignal)si1、比较第一参考电压Vrf1_a与输出电压Vout、以及根据比较结果输出第一检测信号det1。例如，当输出电压Vout的电平低于第一参考电压Vrf1_a的电平时，第一检测块100a可以输出被禁止的第一检测信号det1。例如，当输出电压Vout的电平高于第一参考电压Vrf1_a的电平时，第一检测块100a可以输出被使能的第一检测信号det1。第一参考电压Vrf1_a可以通过考虑电压发生块400的目标电压来设置。

第一检测块100a可以包括第一晶体管tr1_a至第七晶体管tr7_a。第一晶体管tr1_a的源极可以被施加有外部电压Vext。第二晶体管tr2_a的源极可以被施加有外部电压Vext，第二晶体管tr2_a的栅极和漏极可以与第一晶体管tr1_a的栅极电耦接。第三晶体管tr3_a的漏极可以与第一晶体管tr1_a的漏极电耦接，第三晶体管tr3_a的栅极可以被施加有输出电压Vout。第四晶体管tr4_a的漏极可以与第二晶体管tr2_a的漏极电耦接，第四晶体管tr4_a的栅极可以被施加有第一参考电压Vrf1_a。第五晶体管tr5_a的漏极可以与第三晶体管tr3_a的源极和第四晶体管tr4_a的源极电耦接；第五晶体管tr5_a的源极可以接地；第五晶体管tr5_a的栅极可以被施加有第一沉入信号si1。第六晶体管tr6_a的源极可以被施加有外部电压Vext；第六晶体管tr6_a的栅极可以与第一晶体管tr1_a的漏极和第三晶体管tr3_a的漏极所电耦接的节点电耦接。第七晶体管tr7_a的漏极可以与第六晶体管tr6_a的漏极电耦接；第七晶体管tr7_a的栅极可以与第六晶体管tr6_a的栅极电耦接；第七晶体管tr7_a的源极可以接地。在这种情况下，第一检测信号det1可以从第六晶体管tr6_a的漏极和第七晶体管tr7_a的漏极所电耦接的节点输出。

第二检测块200a可以被配置成检测输出电压Vout的电平，并根据检测结果来输出第二检测信号det2。第二检测块200a可以被施加有具有逻辑高电平的第二沉入信号si2；比较第二参考电压Vrf2_a和输出电压Vout；并根据比较结果输出第二检测信号det2。例如，当输出电压Vout的电平低于第二参考电压Vrf2_a的电平时，第二检测块200a可以输出被禁止的第二检测信号det2。例如，当输出电压Vout的电平高于第二参考电压Vrf2_a的电平时，第二检测块200a可以输出被使能的第二检测信号det2。第二参考电压Vrf2_a可以通过考虑电压发生块400的目标电压来设置。

第二检测块200a可以包括第八晶体管tr8_a至第十四晶体管tr14_a。第八晶体管tr8_a的源极可以被施加有外部电压Vext。第九晶体管tr9_a的源极可以被施加有外部电压Vext，第九晶体管tr9_a的栅极和漏极可以与第八晶体管tr8_a的栅极电耦接。第十晶体管tr10_a的漏极可以与第八晶体管tr8_a的漏极电耦接，第十晶体管tr10_a的栅极可以被施加有输出电压Vout。第十一晶体管tr11_a的漏极可以与第九晶体管tr9_a的漏极电耦接，第十一晶体管tr11_a的栅极可以被施加有第二参考电压Vrf2_a。第十二晶体管tr12_a的漏极可以与第十晶体管tr10_a的源极和第十一晶体管tr11_a的源极电耦接；第十二晶体管tr12_a的源极可以接地；第十二晶体管tr12_a的栅极可以被施加有第二沉入信号si2。第十三晶体管tr13_a的源极可以被施加有外部电压Vext；第十三晶体管tr13_a的栅极可以与第八晶体管tr8_a的漏极和第十晶体管tr10_a的漏极所电耦接的节点电耦接。第十四晶体管tr14_a的漏极可以与第十三晶体管tr13_a的漏极电耦接，第十四晶体管tr14_a的栅极可以与第十三晶体管tr13_a的栅极电耦接；第十四晶体管tr14_a的源极可以接地。在这种情况下，第二检测信号det2可以从第十三晶体管tr13_a的漏极和第十四晶体管tr14_a的漏极所电耦接的节点输出。图2还说明了接地电压Vss。

如上述，第一检测块100a和第二检测块200a可以具有关于输出电压Vout的电平变化的不同响应速度。例如，第一检测块100a关于输出电压Vout的电平下降的响应速度可以比第二检测块200a的响应速度更快。在这种情况下，当输出电压Vout的电平下降时，第一检测信号det1可以比第二检测信号det2更早地被禁止。反之，第二检测块200a关于输出电压Vout的电平升高的响应速度可以比第一检测块100a的响应速度更快。在这种情况下，当输出电压Vout的电平升高时，第二检测信号det2可以比第一检测信号det1更早地被使能。

当继续保持前述的关于响应速度特性的假设时，例如，第一参考电压Vrf1_a可以被施加成具有比第二参考电压Vrf2_a的电平更高的电平。对于另一个实例，为了确保第一检测块100a和第二检测块200a具有上述响应速度特性，可以控制下列至少一种：栅极阈值电压、沟道宽度、沟道长度、第一晶体管tr1_a至第十四晶体管tr14_a中的每个的掺杂量。

图3是详细示出图1中所示的信号发生块300的电路图。

信号发生块300可以被配置成响应于第一检测信号det1和第二检测信号det2而输出控制信号ctr。信号发生块300可以响应于具有相同逻辑电平的第一检测信号det1和第二检测信号det2之中的转变得更快的一个信号而产生控制信号ctr。即，信号发生块300可以基于随着其上更早地反映输出电压Vout的电平变化而输出的第一检测信号det1或第二检测信号det2来产生控制信号ctr。

详细地，信号发生块300可以在第一检测信号det1和第二检测信号det2都处于使能状态时产生响应于第一检测信号det1和第二检测信号det2中的更早转变至禁止状态的任何一个而被使能的控制信号ctr。此外，信号发生块300可以在第一检测信号det1和第二检测信号det2都处于禁止状态时产生响应于第一检测信号det1和第二检测信号det2中的更早转变至使能状态的任何一个而被禁止的控制信号ctr。

信号发生块300可以包括与非门301、第一反相器302、或非门303、第二反相器304、第一延迟线305和第二延迟线306、驱动器307和锁存单元308。

与非门301可以接收第一检测信号det1和第二检测信号det2且执行与非操作。第一反相器302可以接收与非门301的输出且将其反相，并输出所得信号。第一延迟线305可以接收且延迟第一反相器302的输出。第一延迟线305可以将第一反相器302的输出反相且输出所得信号。或非门303可以接收第一检测信号det1和第二检测信号det2且执行或非操作。第二反相器304可以接收或非门303的输出且将其反相，并输出所得信号。第二延迟线306可以接收且延迟第二反相器304的输出。第二延迟线306可以将第二反相器304的输出反相且输出所得信号。应该注意的是，在附图中所示的第一延迟线305和第二延迟线306的反相器的数量仅出于说明性目的。

驱动器307可以接收第一反相器302、第一延迟线305、第二反相器304和第二延迟线306的输出。当第二反相器304的输出和第二延迟线306的输出中的至少一个被输出为逻辑低电平、并且第一反相器302的输出和第一延迟线305的输出都被输出为逻辑低电平时，驱动器307可以输出被使能至外部电压Vext的电平的信号。当第一反相器302的输出和第一延迟线305的输出中的至少一个被输出为逻辑高电平、并且第二反相器304的输出和第二延迟线306的输出都被输出为逻辑高电平时，驱动器307可以输出被禁止至接地电压的电平的信号。

驱动器307可以包括第十五晶体管tr15至第十八晶体管tr18。

第十五晶体管tr15的源极可以被施加有外部电压Vext，第十五晶体管tr15的栅极可以被施加有第一反相器302的输出。第十六晶体管tr16的源极可以与第十五晶体管tr15的漏极电耦接，第十六晶体管tr16的栅极可以被施加有第一延迟线305的输出。第十七晶体管tr17的漏极可以与第十六晶体管tr16的漏极电耦接，第十七晶体管tr17的栅极可以被施加有第二延迟线306的输出。第十八晶体管tr18的漏极可以与第十七晶体管tr17的源极电耦接；第十八晶体管tr18的源极可以接地；第十八晶体管tr18的栅极可以被施加有第二反相器304的输出。在这种情况下，驱动器307可以从第十六晶体管tr16的漏极和第十七晶体管tr17的漏极所电耦接的节点将信号输出至锁存单元308。

锁存单元308可以接收且锁存驱动器307的输出，且输出控制信号ctr。锁存单元308可以包括反相器308_1和308_2以锁存驱动器307的输出。

图4是解释图1中所示的电压发生电路10的操作的时序图。参见图4，输出电压Vout由于电压发生块400的反复接通和关断而以从目标电压Vtg的电平振荡的方式保持；为此，示出了第一检测信号det1、第二检测信号det2和控制信号ctr转变的时刻。

在下文中，将参照图1至图4详细地描述电压发生电路10的操作方法。

首先，第一检测块100和第二检测块200可以输出被使能的第一检测信号det1和第二检测信号det2。信号发生块300可以接收被使能的第一检测信号det1和第二检测信号det2，且输出被禁止的控制信号ctr。电压发生块400可以响应于被禁止的控制信号ctr而被关断。

在时间T1，输出电压Vout的电平可变得低于目标电压Vtg的电平。此时，输出电压Vout的电平可下降为低于第一参考电压Vrf1和第二参考电压Vrf2的电平，从而被第一检测块100和第二检测块200检测到。

在时间T2，因为第一检测块100关于输出电压Vout的电平下降的响应速度比第二检测块200的响应速度更快，所以第一检测块100可以更早地输出被禁止的第一检测信号det1。信号发生块300可以响应于禁止的第一检测信号det1和使能的第二检测信号det2而输出被使能的控制信号ctr。

在时间T3，第二检测块200可以随后输出被禁止的第二检测信号det2。

在时间T4，电压发生块400可以响应于被使能的控制信号ctr而被接通。因此，输出电压Vout的电平可以升高，且可变得高于目标电压Vtg的电平。此时，输出电压Vout的电平可升高为高于第一参考电压Vrf1和第二参考电压Vrf2的电平，从而被第一检测块100和第二检测块200检测到。

在时间T5，因为第二检测块200关于输出电压Vout的电平升高的响应速度比第一检测块100的响应速度更快，所以第二检测块200可以更早地输出被使能的第二检测信号det2。信号发生块300可以响应于使能的第二检测信号det2和禁止的第一检测信号det1而输出被禁止的控制信号ctr。

在时间T6，第一检测块100可以随后输出被使能的第一检测信号det1。

在时间T7，电压发生块400可以响应于被禁止的控制信号ctr而被关断。因此，输出电压Vout的电平可以下降。

如根据以上描述容易地看出，电压发生块400可以根据输出电压Vout的电平变化而快速地且反复地接通和关断，以及可以产生以从目标电压Vtg振荡的方式保持的输出电压Vout。

在电源发生电路仅包括一个检测块的情况下，将该一个检测块设计成在接通特性和关断特性两方面都优异可能存在限制。由于电源发生电路10包括具有关于输出电压Vout的电平变化的不同响应速度的检测块，所以当与仅提供一个检测块的情况相比，可以快速地控制电压发生块400的接通和关断。例如，在如以上假设的第一检测块100被配置成在接通特性方面优异、第二检测块200被配置成在关断特性方面优异的情况下，单独地存在完全负责电压发生块400的接通和关断的检测块，电压发生块400的接通时刻和关断时刻可以在不彼此影响的情况下分别设置。当适当设置电压发生块400的接通时刻和关断时刻时，可以稳定地产生输出电压Vout。

图5是详细示出在图1中所示的第一检测块100和第二检测块200的其他实施例的电路图。

应该注意到的是，图5的第一检测块100b和第二检测块200b将通过在它们的附图标记中所增加的后缀“b”来与图1的第一检测块100和第二检测块200的上述实施例(在图2中所示)区分开。因此，图5中的第一参考电压Vrf1_b和第二参考电压Vrf2_b可以分别是图1的第一参考电压Vrf1和第二参考电压Vrf2的实施例。

图5的第一检测块100b可以包括第一电压分压块150和第一比较块160，所述第一检测块100b具有与图2的第一检测块100a相似的配置。第一检测块100a可以包括晶体管tr1_b至tr7_b。

第一电压分压块150可以包括用于将输出电压Vout分压的电阻器R1和R2。第一电压分压块150可以被配置成将通过电阻器R1和R2分压的输出电压Vout输出为分压的输出电压Vout_d。

第一比较块160可以被配置成比较第一参考电压Vrf1_b和分压的输出电压Vout_d，且根据比较结果输出第一检测信号det1。施加至图5的第一检测块100b的第一参考电压Vrf1_b可以是电平比施加至图2的第一检测块100a的第一参考电压Vrf1_a低的电压。即，第一参考电压Vrf1_b的电平可以对应于第一电压分压块150的分压比来设置。

图5的第二检测块200b可以包括第二电压分压块250和第二比较块260，所述第二检测块200b具有与图2的第二检测块200a相似的配置。

第二电压分压块250可以包括用于将输出电压Vout分压的电阻器R3和R4。第二电压分压块250可以被配置成将通过电阻器R3和R4分压的输出电压Vout输出为分压的输出电压Vout_d。第二检测块200b也可以包括晶体管tr8_b至tr14_b。

第二比较块260可以被配置成比较第二参考电压Vrf2_b和分压的输出电压Vout_d，且根据比较结果来输出第二检测信号det2。施加至图5的第二检测块200b的第二参考电压Vrf2_b可以是电平比施加至图2的第二检测块200a的第二参考电压Vrf2_a低的电压。即，第二参考电压Vrf2_b的电平可以对应于第二电压分压块250的分压比来设置。

除了这些描述之外，图5的第一检测块100b和第二检测块200b的配置和操作方法可以与图2的第一检测块100a和第二检测块200a的配置和操作方法类似。因而，这里将省略其详细描述。

参见图7，系统可以包括一个或更多个处理器2100。处理器2100可以单独地使用或与其他处理器组合使用。芯片组2150可以电耦接至处理器2100。芯片组2150是用于处理器2100和系统2000的其他部件之间的信号的通信路径。所述其他部件可以包括存储器控制器2200、输入/输出(“I/O”)总线2250和盘驱动器控制器2300。根据系统2000的配置，可以经由芯片组2150传送若干不同信号中的任何一种。

存储器控制器2200可以电耦接至芯片组2150。存储器控制器2200可以经由芯片组2150接收从处理器2100提供的请求。存储器控制器可以电耦接至一个或更多个存储器件2350。存储器件2350可以包括上述半导体装置。

芯片组2150还可以电耦接至I/O总线2250。I/O总线2250可以用作信号从芯片组2150至I/O设备2410、2420和2430的通信路径。I/O设备2410、2420和2430可以包括鼠标2410、视频显示器2420或键盘2430。I/O总线可以使用若干通信协议中的任何一种来与I/O设备2410、2420和2430通信。

盘驱动器控制器2300也可以电耦接至芯片组2150。盘驱动器控制器2300可以用作芯片组2150与一个或更多个内部盘驱动器2450之间的通信路径。盘驱动器控制器2300和内部盘驱动器2450可以使用实质上任何类型的通信协议来彼此通信或与芯片组2150通信。

尽管以上描述了某些实施例，但本领域的技术人员将理解的是，描述的实施例仅是实例。因此，本文描述的半导体装置不应当基于描述的实施例来限制。更确切地，本文描述的半导体装置应当仅根据所附权利要求并结合以上描述和附图来限制。

通过以上实施例可以看出，本申请提供了以下的技术方案。

技术方案1.一种半导体装置的电压发生电路，包括：

第一检测块，被配置成检测输出电压且输出第一检测信号；

第二检测块，被配置成检测所述输出电压且输出第二检测信号；

信号发生块，被配置成响应于所述第一检测信号和所述第二检测信号而产生控制信号；以及

电压发生块，被配置成响应于所述控制信号而产生所述输出电压，

其中，所述第一检测块和所述第二检测块关于所述输出电压的变化的响应速度不同。

技术方案2.如技术方案1所述的电压发生电路，其中，所述第一检测块关于所述输出电压下降的响应速度比所述第二检测块的响应速度更快。

技术方案3.如技术方案2所述的电压发生电路，

其中所述第一检测块包括：

第一晶体管，并且其中，为了确保所述第一检测块关于所述输出电压下降的响应速度比所述第二检测块的响应速度更快，控制栅极阈值电压、沟道宽度、沟道长度和所述第一晶体管的掺杂量中的至少一个。

技术方案4.如技术方案1所述的电压发生电路，其中，所述第二检测块关于所述输出电压升高的响应速度比所述第一检测块的响应速度更快。

技术方案5.如技术方案4所述的电压发生电路，

其中，所述第二检测块包括：

第二晶体管，并且其中，为了确保所述第二检测块关于所述输出电压升高的响应速度比所述第一检测块的响应速度更快，控制栅极阈值电压、沟道宽度、沟道长度和所述第二晶体管的掺杂量中的至少一个。

技术方案6.如技术方案1所述的电压发生电路，

其中，所述第一检测块比较第一参考电压与所述输出电压，且根据第一比较结果来输出所述第一检测信号，以及

其中，所述第二检测块比较第二参考电压与所述输出电压，且根据第二比较结果来输出所述第二检测信号。

技术方案7.如技术方案6所述的电压发生电路，其中，所述第一参考电压的电平大于所述第二参考电压的电平。

技术方案8.如技术方案1所述的电压发生电路，其中，所述信号发生块响应于在具有相同逻辑电平的所述第一检测信号和所述第二检测信号之中转变得更快的一个信号而产生所述控制信号。

技术方案9.如技术方案1所述的电压发生电路，

其中，所述第一检测块包括：

第一电压分压块，被配置成将所述输出电压分压，且输出分压的输出电压，以及

其中，所述第一检测块比较第一参考电压与所述分压的输出电压，且根据第一比较结果输出所述第一检测信号。

技术方案10.如技术方案1所述的电压发生电路，

其中，所述第二检测块包括：

第二电压分压块，被配置成将所述输出电压分压，且输出分压的输出电压，以及

其中，所述第二检测块比较第二参考电压与所述分压的输出电压，且根据第二比较结果输出所述第二检测信号。

技术方案11.一种半导体装置的电压发生电路，包括：

第一检测块，被配置成检测输出电压，且根据第一检测结果来输出第一检测信号；

第二检测块，被配置成检测所述输出电压，且根据第二检测结果来输出第二检测信号；以及

电压发生块，其基于所述第一检测信号和所述第二检测信号而被配置于接通位置或关断位置，以及当处于所述接通位置时产生所述输出电压，

其中，当所述输出电压下降时，所述第一检测信号比所述第二检测信号更早地被禁止，而当所述输出电压升高时，所述第二检测信号比所述第一检测信号更早地被使能。

技术方案12.如技术方案11所述的电压发生电路，其中，所述电压发生块基于被禁止的所述第一检测信号来被接通，以及基于被使能的所述第二检测信号来被关断。

技术方案13.如技术方案11所述的电压发生电路，

其中，所述第一检测块比较第一参考电压与所述输出电压，且根据第一比较结果来输出所述第一检测信号，以及

其中，所述第二检测块比较第二参考电压与所述输出电压，且根据第二比较结果来输出所述第二检测信号。

技术方案14.如技术方案13所述的电压发生电路，其中，所述第一参考电压的电平大于所述第二参考电压的电平。

技术方案15.如技术方案11所述的电压发生电路，其中，所述电压发生块包括：

信号发生块，被配置成：响应于从使能状态转变至禁止状态的所述第一检测信号而产生使能的控制信号，以及响应于从禁止状态转变至使能状态的所述第二检测信号而产生禁止的所述控制信号。

技术方案16.如技术方案15所述的电压发生电路，其中，当所述控制信号被使能时，所述电压发生块被接通。

技术方案17.如技术方案11所述的电压发生电路，

其中，所述第一检测块包括：

第一电压分压块，被配置成将所述输出电压分压，且输出分压的输出电压，以及

其中，所述第一检测块比较第一参考电压与所述分压的输出电压，且根据第一比较结果来输出所述第一检测信号。

技术方案18.如技术方案17所述的电压发生电路，其中，所述第一参考电压响应于所述第一电压分压块的分压比来设置。

技术方案19.如技术方案11所述的电压发生电路，

其中，所述第二检测块包括：

第二电压分压块，被配置成将所述输出电压分压，且输出分压的输出电压，以及

其中，所述第二检测块比较所述第二参考电压与所述分压的输出电压，且根据第二比较结果来输出所述第二检测信号。

技术方案20.如技术方案18所述的电压发生电路，其中，所述第二参考电压响应于所述第二电压分压块的分压比来设置。

Claims (10)

1.一种半导体装置的电压发生电路，包括：

第一检测块，被配置成检测输出电压且输出第一检测信号；

第二检测块，被配置成检测所述输出电压且输出第二检测信号；

信号发生块，被配置成响应于所述第一检测信号和所述第二检测信号而产生控制信号；以及

电压发生块，被配置成响应于所述控制信号而产生所述输出电压，

其中，所述第一检测块和所述第二检测块关于所述输出电压的变化的响应速度不同。

2.如权利要求1所述的电压发生电路，其中，所述第一检测块关于所述输出电压下降的响应速度比所述第二检测块的响应速度更快。

3.如权利要求2所述的电压发生电路，

其中所述第一检测块包括：

第一晶体管，并且其中，为了确保所述第一检测块关于所述输出电压下降的响应速度比所述第二检测块的响应速度更快，控制栅极阈值电压、沟道宽度、沟道长度和所述第一晶体管的掺杂量中的至少一个。

4.如权利要求1所述的电压发生电路，其中，所述第二检测块关于所述输出电压升高的响应速度比所述第一检测块的响应速度更快。

5.如权利要求4所述的电压发生电路，

其中，所述第二检测块包括：

第二晶体管，并且其中，为了确保所述第二检测块关于所述输出电压升高的响应速度比所述第一检测块的响应速度更快，控制栅极阈值电压、沟道宽度、沟道长度和所述第二晶体管的掺杂量中的至少一个。

6.如权利要求1所述的电压发生电路，

其中，所述第一检测块比较第一参考电压与所述输出电压，且根据第一比较结果来输出所述第一检测信号，以及

其中，所述第二检测块比较第二参考电压与所述输出电压，且根据第二比较结果来输出所述第二检测信号。

7.如权利要求6所述的电压发生电路，其中，所述第一参考电压的电平大于所述第二参考电压的电平。

8.如权利要求1所述的电压发生电路，其中，所述信号发生块响应于在具有相同逻辑电平的所述第一检测信号和所述第二检测信号之中转变得更快的一个信号而产生所述控制信号。

9.如权利要求1所述的电压发生电路，

其中，所述第一检测块包括：

第一电压分压块，被配置成将所述输出电压分压，且输出分压的输出电压，以及

其中，所述第一检测块比较第一参考电压与所述分压的输出电压，且根据第一比较结果输出所述第一检测信号。

10.一种半导体装置的电压发生电路，包括：

第一检测块，被配置成检测输出电压，且根据第一检测结果来输出第一检测信号；

第二检测块，被配置成检测所述输出电压，且根据第二检测结果来输出第二检测信号；以及

电压发生块，其基于所述第一检测信号和所述第二检测信号而被配置于接通位置或关断位置，以及当处于所述接通位置时产生所述输出电压，

其中，当所述输出电压下降时，所述第一检测信号比所述第二检测信号更早地被禁止，而当所述输出电压升高时，所述第二检测信号比所述第一检测信号更早地被使能。