CN108206040A - 一种上电复位电路 - Google Patents

一种上电复位电路 Download PDF

Info

Publication number
CN108206040A
CN108206040A CN201611180312.0A CN201611180312A CN108206040A CN 108206040 A CN108206040 A CN 108206040A CN 201611180312 A CN201611180312 A CN 201611180312A CN 108206040 A CN108206040 A CN 108206040A
Authority
CN
China
Prior art keywords
divider resistance
resistance string
voltage
reset signal
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611180312.0A
Other languages
English (en)
Other versions
CN108206040B (zh
Inventor
邓龙利
刘铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GigaDevice Semiconductor Beijing Inc
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201611180312.0A priority Critical patent/CN108206040B/zh
Publication of CN108206040A publication Critical patent/CN108206040A/zh
Application granted granted Critical
Publication of CN108206040B publication Critical patent/CN108206040B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明公开了一种上电复位电路，所述电路包括：分压电阻串单元，比较单元和复位信号产生单元；分压电阻串单元的输入端与电源相连，触发电压输出端与比较单元的第二输入端相连，用于对电源电压进行监测分压，并将触发电压输出端的电阻分压输出给比较单元的第二输入端；比较单元的第一输入端与基准电压相连，输出端与复位信号产生单元相连，用于将电阻分压与基准电压进行比较，当电阻分压大于等于基准电压时，输出翻转信号给所述复位信号产生单元；复位信号产生单元用于根据翻转信号输出复位信号；通过上述上电复位电路，实现了有效监测外加电源的大小，根据外加电源的大小产生复位信号，以使电子芯片实现上电复位操作。

Description

一种上电复位电路
技术领域
本发明实施例涉及电路技术领域，具体涉及一种上电复位电路。
背景技术
非易失闪存介质(nor flash/nand flash)是一种很常见的存储芯片，兼有随机存储器(Random Access Memory，RAM)和只读存储器(Read-Only Memory，ROM)的优点，数据掉电不会丢失，是一种可在系统进行电擦写的存储器，同时它的高集成度和低成本使它成为市场主流。
flash芯片等其它任何电子芯片，为了保证芯片工作的稳定性以及准确性，在芯片开始工作之前，一般都需要对芯片进行复位，使芯片有一个确定的初始工作状态，精确的复位电路对芯片的各项工作性能影响重大。
发明内容
本发明提供一种上电复位电路，实现了有效监测外加电源的大小，根据外加电源的大小产生复位信号，以使电子芯片实现上电复位操作。
本发明实施例提供了一种上电复位电路，该电路包括：分压电阻串单元，比较单元和复位信号产生单元；
其中，所述分压电阻串单元的输入端与电源相连，触发电压输出端与所述比较单元的第二输入端相连，用于对所述电源电压进行监测分压，并将触发电压输出端的电阻分压输出给所述比较单元的第二输入端；
所述比较单元的第一输入端与基准电压相连，输出端与所述复位信号产生单元相连，用于将所述电阻分压与所述基准电压进行比较，当所述电阻分压大于等于所述基准电压时，输出翻转信号给所述复位信号产生单元；
所述复位信号产生单元用于根据所述翻转信号输出复位信号。
进一步地，所述分压电阻串单元包括第一分压电阻串和第二分压电阻串；
其中，所述第一分压电阻串的首端通过第二PMOS管与电源相连，尾端通过第二NMOS管接地，通过控制所述第二PMOS管的栅极电压以及所述第二NMOS管的栅极电压控制所述第一分压电阻串的通断；
所述第二分压电阻串的首端通过第三PMOS管与电源相连，尾端通过第三NMOS管接地，通过控制所述第三PMOS管的栅极电压以及所述第三NMOS管的栅极电压控制所述第二分压电阻串的通断；
所述第一分压电阻串与所述第二分压电阻串之间连接有开关，可通过控制所述开关的通断将所述第一分压电阻串与所述第二分压电阻串进行并联连接。
进一步地，所述电路还包括：运算放大器、第一PMOS管和第一NMOS管，其中，所述运算放大器的第一输入端与基准电压相连，第二输入端用于输入反馈电压，与所述分压电阻串单元相连，输出端与所述第一PMOS管的栅极以及所述第一NMOS管的漏极相连，所述运算放大器用于根据所述反馈电压与所述基准电压的大小关系输出一定数值的电压，以控制所述第一PMOS管和第一NMOS管的工作；所述第一PMOS管的源极与电源相连，漏极与所述分压电阻串单元相连，且通过漏极输出稳定的工作电压给电子芯片；所述第一NMOS管的栅极与所述复位信号相连，源极接地。
进一步地，所述比较单元包括比较器。
进一步地，所述复位信号产生单元包括：滤波电路。
进一步地，所述滤波电路还用于滤除所述比较器误翻转的信号。
进一步地，所述电路还包括：带隙基准电压产生电路，用于产生恒定的所述基准电压。
本发明实施例提供的一种上电复位电路包括：分压电阻串单元，比较单元和复位信号产生单元；其中，所述分压电阻串单元的输入端与电源相连，触发电压输出端与所述比较单元的第二输入端相连，用于对所述电源电压进行监测分压，并将触发电压输出端的电阻分压输出给所述比较单元的第二输入端；所述比较单元的第一输入端与基准电压相连，输出端与所述复位信号产生单元相连，用于将所述电阻分压与所述基准电压进行比较，当所述电阻分压大于等于所述基准电压时，输出翻转信号给所述复位信号产生单元；所述复位信号产生单元用于根据所述翻转信号输出复位信号；通过上述上电复位电路，实现了有效监测外加电源的大小，根据外加电源的大小产生复位信号，以使电子芯片实现上电复位操作。
附图说明
图1是本发明实施例一中的一种上电复位电路的结构示意图；
图2是本发明实施例二中的一种上电复位电路的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例一提供的一种上电复位电路的结构示意图，本实施例可适用于对flash芯片进行上电复位的情况。参见图1，本实施例提供的上电复位电路具体包括：
分压电阻串单元110，比较单元120和复位信号产生单元130；
其中，分压电阻串单元110的输入端与电源VCC相连，触发电压输出端VDET与比较单元120的第二输入端相连，用于对电源电压VCC进行监测分压，并将触发电压输出端的电阻分压VDET输出给比较单元120的第二输入端；
比较单元120的第一输入端与基准电压VBG相连，输出端与复位信号产生单元130相连，用于将电阻分压VDET与基准电压VBG进行比较，当电阻分压VDET大于等于基准电压VBG时，输出翻转信号给复位信号产生单元130；
复位信号产生单元130用于根据所述翻转信号输出复位信号POR_RST。
本实施例中的上电复位电路为应用于nand flash电路中的上电复位的核心部分，该上电复位电路的设计目的是检测芯片外加电源VCC的高低，当外部电源VCC达到了一定高度的电压后，芯片内部电路释放复位信号POR_RST，表征此时的外部电源VCC可以被芯片认为是一个可正确识别的电压，可以开始执行下一步操作；检测芯片外加电源VCC的高低是通过分压电阻串单元110对外加电源VCC进行分压，然后将电阻分压VDET通过比较单元120与基准电压VBG进行比较，根据电阻分压VDET与基准电压VBG的大小关系输出翻转信号，来表征外部电源VCC是否达到了一定高度的电压。
需要说明的是，由于nand flash芯片本身的工艺特性，加到nand flash电路中的外部电源VCC是一个从0逐渐上升的电压源，并不是一个具有固定数值的电压源，因此需要对外部电源VCC进行实时监测，当达到一定高度的时候开始进行复位操作，以执行下一步其他各种操作。
本实施例提供的一种上电复位电路包括：分压电阻串单元，比较单元和复位信号产生单元；其中，所述分压电阻串单元的输入端与电源相连，触发电压输出端与所述比较单元的第二输入端相连，用于对所述电源电压进行监测分压，并将触发电压输出端的电阻分压输出给所述比较单元的第二输入端；所述比较单元的第一输入端与基准电压相连，输出端与所述复位信号产生单元相连，用于将所述电阻分压与所述基准电压进行比较，当所述电阻分压大于等于所述基准电压时，输出翻转信号给所述复位信号产生单元；所述复位信号产生单元用于根据所述翻转信号输出复位信号；通过上述上电复位电路，实现了有效监测外加电源的大小，根据外加电源的大小产生复位信号，以使电子芯片实现上电复位操作。
实施例二
图2为本发明实施例二提供的一种上电复位电路的结构示意图，本实施例在实施例一的基础上进行进一步优化，具体可以参见图2，所述电路具体包括：
分压电阻串单元110，比较单元120和复位信号产生单元130；
其中，分压电阻串单元110的输入端与电源VCC相连，触发电压输出端VDET与比较单元120的第二输入端相连，用于对电源电压VCC进行监测分压，并将触发电压输出端的电阻分压VDET输出给比较单元120的第二输入端；
比较单元120的第一输入端与基准电压VBG相连，输出端与复位信号产生单元130相连，用于将电阻分压VDET与基准电压VBG进行比较，当电阻分压VDET大于等于基准电压VBG时，输出翻转信号给复位信号产生单元130；
复位信号产生单元130用于根据所述翻转信号输出复位信号POR_RST；
进一步地，分压电阻串单元110包括第一分压电阻串111和第二分压电阻串112；
其中，第一分压电阻串111的首端通过第二PMOS管MP2与电源VCC相连，尾端通过第二NMOS管MN2接地，通过控制信号AENB控制第二PMOS管MP2的栅极电压以及通过控制信号ANE控制第二NMOS管MN2的栅极电压控制第一分压电阻串111的通断；
第二分压电阻串112的首端通过第三PMOS管MP3与电源VCC相连，尾端通过第三NMOS管MN3接地，通过控制信号SENB控制第三PMOS管MP3的栅极电压以及通过控制信号SEN控制第三NMOS管MN3的栅极电压控制第二分压电阻串112的通断；
第一分压电阻串111与第二分压电阻串112之间连接有开关，可通过控制所述开关的通断将第一分压电阻串111与第二分压电阻串112进行并联连接。
进一步地，所述电路还包括：运算放大器109、第一PMOS管MP1和第一NMOS管MN1，其中，运算放大器109的第一输入端与基准电压VBG相连，第二输入端用于输入反馈电压FB，与分压电阻串单元110相连，输出端与第一PMOS管MP1的栅极以及第一NMOS管MN1的漏极相连，运算放大器109用于根据反馈电压FB与基准电压VBG的大小关系输出一定数值的电压，以控制第一PMOS管MP1和第一NMOS管MN1的工作；第一PMOS管MP1的源极与电源VCC相连，漏极与分压电阻串单元110相连，且通过漏极输出稳定的工作电压VDD_REG给电子芯片；第一NMOS管MN1的栅极与复位信号POR_RST相连，源极接地。
进一步地，比较单元120包括比较器121。
进一步地，复位信号产生单元130包括：滤波电路131；滤波电路131除了可以根据比较器121的输出结果输出复位信号POR_RST之外，还可以对复位信号POR_RST的初始状态进行设置，例如设置复位信号POR_RST的初始状态为高电平信号，当电源VCC上升到一定高度的时候将复位信号POR_RST跳变为低电平信号，表征此时电源VCC可以被认为是一个可被芯片电路正确识别的电压，可以进行复位操作，执行下一步操作。
进一步地，滤波电路131还用于滤除比较器121误翻转的信号；由于比较器121的工作原理是当第二输入端的电阻分压VDET大于等于第一输入端的基准电压VBG时，比较器121输出翻转信号，但是由于比较器121本身存在一定的不稳定性，当第二输入端的电阻分压VDET还没有大于等于第一输入端的基准电压VBG时，比较器121有可能已经输出翻转信号，此类翻转信号被认为是由比较器121误翻转的信号，例如基准电压VBG为1V，当电阻分压VDET达到0.9V或者0.95V等接近1V时，比较器121就输出翻转信号了，该信号即为误翻转信号。
进一步地，所述电路还包括：带隙基准电压产生电路140，用于产生恒定的基准电压VBG；带隙基准电压产生电路140可以产生与温度、电源电压以及工艺技术无关的恒定电压。
参见图2所示的上电复位电路图，其工作原理为：当电源VCC上升到复位信号POR_RST的触发点之前，由于复位信号POR_RST为高电平，所以MN1管导通，因此MP1管导通，所以输出给电子芯片的工作电压VDD_REG跟随电源VCC一起变化，当电源VCC上升到复位信号POR_RST的触发点之后，比较器121的第二输入端的电阻分压VDET大于第一输入端的基准电压VBG，因此比较器121输出翻转信号，滤波电路131接收到该翻转信号后输出低电平的复位信号POR_RST，则信号POR_RSTB为高电平，此时运算放大器109开始工作，且由于运算放大器109的反馈电压FB大于基准电压VBG，因此运算放大器109输出一个具有一定数值的电压信号，该电压信号直接作用于MP1管的栅极，电源VCC升的越高，运算放大器109输出的电压信号的数值越大，因此MP1管的栅极电压也越大，通过控制MP1的导通电阻，使输出给电子芯片的工作电压VDD_REG不再跟随电源VCC一起变化，而是稳定在固定数值，即运算放大器109与分压电阻串单元110以及MP1和MN1构成了线性电压调节器，当电源VCC上升到复位信号POR_RST的触发点之后，进入线性电压调节器模式，实现了实时监测电源VCC的状态，且使电压VDD_REG稳定在固定数值。
对于第一分压电阻串111与第二分压电阻串112，当电子芯片例如flash芯片工作在低功耗模式时，通过控制信号SENB和SEN使得第一分压电阻串111导通，使得第一分压电阻串111形成大电阻，流过小电流；当电子芯片工作在激活模式时，可以通过控制信号AENB和AEN使第二分压电阻串112也导通，并通过将第一分压电阻串111与第二分压电阻串112之间连接的开关关闭，实现第一分压电阻串111与第二分压电阻串112进行的并联，使得总体电阻变小，电流变大。
本实施例提供的一种上电复位电路，在上述实施例技术方案的基础上，进行了进一步优化，实现了有效监测外加电源的大小，并根据外加电源的大小产生复位信号，以使电子芯片实现上电复位操作。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (7)

1.一种上电复位电路，其特征在于，包括：分压电阻串单元，比较单元和复位信号产生单元；
其中，所述分压电阻串单元的输入端与电源相连，触发电压输出端与所述比较单元的第二输入端相连，用于对所述电源电压进行监测分压，并将触发电压输出端的电阻分压输出给所述比较单元的第二输入端；
所述比较单元的第一输入端与基准电压相连，输出端与所述复位信号产生单元相连，用于将所述电阻分压与所述基准电压进行比较，当所述电阻分压大于等于所述基准电压时，输出翻转信号给所述复位信号产生单元；
所述复位信号产生单元用于根据所述翻转信号输出复位信号。
2.根据权利要求1所述的电路，其特征在于，所述分压电阻串单元包括第一分压电阻串和第二分压电阻串；
其中，所述第一分压电阻串的首端通过第二PMOS管与电源相连，尾端通过第二NMOS管接地，通过控制所述第二PMOS管的栅极电压以及所述第二NMOS管的栅极电压控制所述第一分压电阻串的通断；
所述第二分压电阻串的首端通过第三PMOS管与电源相连，尾端通过第三NMOS管接地，通过控制所述第三PMOS管的栅极电压以及所述第三NMOS管的栅极电压控制所述第二分压电阻串的通断；
所述第一分压电阻串与所述第二分压电阻串之间连接有开关，可通过控制所述开关的通断将所述第一分压电阻串与所述第二分压电阻串进行并联连接。
3.根据权利要求2所述的电路，其特征在于，还包括：运算放大器、第一PMOS管和第一NMOS管，其中，所述运算放大器的第一输入端与基准电压相连，第二输入端用于输入反馈电压，与所述分压电阻串单元相连，输出端与所述第一PMOS管的栅极以及所述第一NMOS管的漏极相连，所述运算放大器用于根据所述反馈电压与所述基准电压的大小关系输出一定数值的电压，以控制所述第一PMOS管和第一NMOS管的工作；所述第一PMOS管的源极与电源相连，漏极与所述分压电阻串单元相连，且通过漏极输出稳定的工作电压给电子芯片；所述第一NMOS管的栅极与所述复位信号相连，源极接地。
4.根据权利要求1-3任一项所述的电路，其特征在于，所述比较单元包括比较器。
5.根据权利要求4所述的电路，其特征在于，所述复位信号产生单元包括：滤波电路。
6.根据权利要求5所述的电路，其特征在于，所述滤波电路还用于滤除所述比较器误翻转的信号。
7.根据权利要求1-3任一项所述的电路，其特征在于，还包括：带隙基准电压产生电路，用于产生恒定的所述基准电压。
CN201611180312.0A 2016-12-19 2016-12-19 一种上电复位电路 Active CN108206040B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611180312.0A CN108206040B (zh) 2016-12-19 2016-12-19 一种上电复位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611180312.0A CN108206040B (zh) 2016-12-19 2016-12-19 一种上电复位电路

Publications (2)

Publication Number Publication Date
CN108206040A true CN108206040A (zh) 2018-06-26
CN108206040B CN108206040B (zh) 2024-07-09

Family

ID=62602982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611180312.0A Active CN108206040B (zh) 2016-12-19 2016-12-19 一种上电复位电路

Country Status (1)

Country Link
CN (1) CN108206040B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962180A (zh) * 2018-09-19 2018-12-07 昆山龙腾光电有限公司 伽马切换电路和液晶显示装置
CN112217500A (zh) * 2020-12-03 2021-01-12 深圳英集芯科技有限公司 一种高精度低功耗的上电复位电路
CN113315498A (zh) * 2021-05-27 2021-08-27 北京中电华大电子设计有限责任公司 一种高精度por电路
CN113552504A (zh) * 2021-08-26 2021-10-26 深圳哈鼎能源有限公司 一种排线测试电路
CN113746461A (zh) * 2021-08-19 2021-12-03 北京中科胜芯科技有限公司 一种低温漂复位点上电复位电路
US11386967B2 (en) 2020-09-01 2022-07-12 Samsung Electronics Co., Ltd. Voltage generator and memory device including the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069808A (en) * 1997-05-21 2000-05-30 Texas Instruments Incorporated Symmetrical space vector PWM DC-AC converter controller
US20010022753A1 (en) * 1999-12-17 2001-09-20 Rino Micheloni Circuit and method for timing multi-level non-volatile memories
JP2002043917A (ja) * 2000-07-27 2002-02-08 Nec Yamagata Ltd バンドギャップ回路及びこれを用いたパワー・オン・クリア回路
US20080054996A1 (en) * 2006-09-01 2008-03-06 Via Technologies, Inc. Supply voltage level detector
KR20080101445A (ko) * 2007-05-18 2008-11-21 주식회사 하이닉스반도체 위상 고정 루프와 그의 구동 방법
US20110022892A1 (en) * 2009-07-21 2011-01-27 Zhang Chuanguo Automatic testing apparatus
US20160180950A1 (en) * 2014-12-18 2016-06-23 SK Hynix Inc. Low voltage detection circuit, nonvolatile memory apparatus including the same, and operating method thereof
CN206340343U (zh) * 2016-12-19 2017-07-18 北京兆易创新科技股份有限公司 一种上电复位电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069808A (en) * 1997-05-21 2000-05-30 Texas Instruments Incorporated Symmetrical space vector PWM DC-AC converter controller
US20010022753A1 (en) * 1999-12-17 2001-09-20 Rino Micheloni Circuit and method for timing multi-level non-volatile memories
JP2002043917A (ja) * 2000-07-27 2002-02-08 Nec Yamagata Ltd バンドギャップ回路及びこれを用いたパワー・オン・クリア回路
US20080054996A1 (en) * 2006-09-01 2008-03-06 Via Technologies, Inc. Supply voltage level detector
KR20080101445A (ko) * 2007-05-18 2008-11-21 주식회사 하이닉스반도체 위상 고정 루프와 그의 구동 방법
US20110022892A1 (en) * 2009-07-21 2011-01-27 Zhang Chuanguo Automatic testing apparatus
US20160180950A1 (en) * 2014-12-18 2016-06-23 SK Hynix Inc. Low voltage detection circuit, nonvolatile memory apparatus including the same, and operating method thereof
CN206340343U (zh) * 2016-12-19 2017-07-18 北京兆易创新科技股份有限公司 一种上电复位电路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962180A (zh) * 2018-09-19 2018-12-07 昆山龙腾光电有限公司 伽马切换电路和液晶显示装置
CN108962180B (zh) * 2018-09-19 2020-11-24 昆山龙腾光电股份有限公司 伽马切换电路和液晶显示装置
US11386967B2 (en) 2020-09-01 2022-07-12 Samsung Electronics Co., Ltd. Voltage generator and memory device including the same
CN112217500A (zh) * 2020-12-03 2021-01-12 深圳英集芯科技有限公司 一种高精度低功耗的上电复位电路
CN112217500B (zh) * 2020-12-03 2021-03-26 深圳英集芯科技有限公司 一种高精度低功耗的上电复位电路
CN113315498A (zh) * 2021-05-27 2021-08-27 北京中电华大电子设计有限责任公司 一种高精度por电路
CN113746461A (zh) * 2021-08-19 2021-12-03 北京中科胜芯科技有限公司 一种低温漂复位点上电复位电路
CN113552504A (zh) * 2021-08-26 2021-10-26 深圳哈鼎能源有限公司 一种排线测试电路

Also Published As

Publication number Publication date
CN108206040B (zh) 2024-07-09

Similar Documents

Publication Publication Date Title
CN108206040A (zh) 一种上电复位电路
US7787229B2 (en) CPU power control circuit
CN107664711B (zh) 掉电侦测器
CN104133382B (zh) 电源仲裁方法和具有用于访问并选择电源的控制逻辑电路的装置
CN206340343U (zh) 一种上电复位电路
US7545700B2 (en) Memory power supply circuit
KR101488383B1 (ko) 자체 구성 가능한 다중 레귤레이터 ａｓｉｃ 코어 전력 전달
TWI301976B (en) Internal voltage generating circuit in semiconductor memory device
CN105824343B (zh) 功率源电路及其驱动方法
CN101299346A (zh) 高电压产生器电路以及包括所述电路的闪存装置
US10672453B2 (en) Voltage system providing pump voltage for memory device and method for operating the same
TW201619732A (zh) 汲極穩壓器
CN107885304B (zh) 一种电压突变检测电路
CN106774599A (zh) 一种高电源抑制比的电压调节器电路
CN106054087A (zh) 一种用于无源射频标签的电源检测电路
CN106300248B (zh) 一种电流控制方式的欠压保护电路
CN203422692U (zh) 一种低压差线性稳压器及其软启动电路
CN105528008A (zh) 一种不改变芯片引脚调整芯片输出参数的方法及系统
JP2009011112A (ja) 過電流保護回路及びこれを用いた電子機器
US9046551B2 (en) Voltage detection circuit and internal voltage generator using the same
CN103135645B (zh) 一种应用于电源管理电路中的快速下电控制电路
KR102628843B1 (ko) 정전 검출 회로
CN106033243B (zh) 一种低功耗直流电压比较电路
JP2009129470A (ja) 半導体記憶装置
JP2009181433A (ja) 非接触ｉｃカード

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Applicant after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Applicant before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

GR01 Patent grant