JP2007537631A

JP2007537631A - 三次変調相殺可変回路

Info

Publication number: JP2007537631A
Application number: JP2007511819A
Authority: JP
Inventors: マンク，タジンダー
Original assignee: シリフィックワイヤレスコーポレーション
Priority date: 2004-05-12
Filing date: 2005-05-12
Publication date: 2007-12-20
Also published as: CA2467184A1; WO2005109628A1; EP1751853A1; EP1751853A4; US7710185B2; CA2566491A1; US20080007334A1; KR20070033352A

Abstract

三次相互変調を相殺するＣＭＯＳトランスコンダクタを提供する。トランスコンダクタは、トランスコンダクタンス回路及び可変ひずみ回路を含む。トランスコンダクタンス回路は入力電圧を受けて、トランスコンダクタンス成分とＩＭ３成分を有する出力電流を生成する。ひずみ回路は同一の入力電圧を受けて、トランスコンダクタンス回路のＩＭ３成分と同振幅かつ逆位相のＩＭ３成分を有する電流を生成する。制御回路はトランスコンダクタンス回路のＩＭ３の振幅とほぼ等しくなるようにそのＩＭ３成分を調節するようにひずみ回路を調整する。ひずみ回路及びトランスコンダクタンス回路はその出力電流を総和するように構成され、それによりトランスコンダクタンスを比較的変化させずに、ＩＭ３成分を効果的に相殺する。
【選択図】図２

Description

本発明は、一般に高周波（ＲＦ）回路に関する。より詳細には、本発明はＣＭＯＳ技術のトランスコンダクタンス回路の三次相互変調ひずみ項(distortion term)を調整することに関する。

無線装置は、移動データ及び通信を可能にするために多年にわたって使用されてきた。この種の装置には例えば携帯電話や無線通信可能な個人携帯情報端末（ＰＤＡ）を含んでもよい。図１は、この種の無線装置のコア構成要素の一般的なブロック図である。無線コア１０は、無線装置のアプリケーション特殊関数を制御し、高周波（ＲＦ）トランシーバ・チップ１４に対する音声またはデータ信号を生成し受信するベースバンド・プロセッサ１２を含む。ＲＦトランシーバ・チップ１４は、送信信号の周波数アップコンバージョン及び受信信号の周波数ダウンコンバージョンに関与する。ＲＦトランシーバ・チップ１４は、基地局あるいは他の移動端末から送信された信号を受信するためのアンテナ１８に接続された受信部コア１６と、及び利得回路２２を介してアンテナ１８を通じて信号を送信する送信部コア２０とを含む。当業者は、図１が簡略化されたブロック図であること、及び適切な動作あるいは機能を可能にするために必要な他の機能ブロックを含みうることを理解するであろう。

三次相互変調(ＩＭ３)は、２つ以上の信号が非線形位相あるいは「装置」において混合されて１つ以上の新たな信号を生成し、それによって相互変調プロダクトが生成されるという、ＲＦの一般的な干渉問題である。トランシーバ・チップのＲＸ部において、これらの相互変調信号は、（周波数領域の）所望の信号の上に重なることがあり、それによりＳＮ比を低減させる。ＴＸ部に関しては、相互変調は信号の拡散を起こし、それにより隣接する帯域への出力のリークを引き起こすことがある。無線装置内の様々な素子はトランスコンダクタンス・セルを使用する。これらのトランスコンダクタンス・セルは、電圧を電流に変換するが、三次高調波ひずみも加える。例えば、能動ミキサは、一般的に、混合セルに対する入力段としてトランスコンダクタンス・セルを使用し、搬送波信号の周波数変換を達成するために現代の通信システムにおいて広く使われている。ミキサにおける相互変調ひずみは、大部分の通信システムのダイナミックレンジに影響を及ぼす。トランスコンダクタンス・セルのＩＭ３は、セル（すなわち、トランジスタ）内の成分の積である電圧−電流変換関数と回路内のフィードバック量に支配される。

トランスコンダクタンス回路の出力は一般的に、以下の式により与えられる：

ここで、ｉ_ｏｕｔは出力電流であり、Ａ_１は回路のトランスコンダクタンス利得であり、ｖ_ｉｎは入力電圧であり、Ａ_ｎ（ｎ＞３）はひずみ項である。しかし、多くの通信規格は受容しうるひずみ量を規定しているため、ｉ_ｏｕｔとｖ_ｉｎの間にほぼ直線関係があることが望ましい。かかる規格に適合しない場合には、装置の不認証という結果になる可能性がある。したがって、ひずみを除去することが望ましい。

従来、ひずみ相殺は、米国特許第６，７８１，４６７号（Sun）、米国特許第５，４９７，１２３号(Main他)、S. Otaka, M. Ashida, M. Ishii, T. Lakura著「A +10dBm IIP3 SiGe Mixer with Cancellation Technique」ISSCC2004及び、B. Gilbert著「The MICROMIXER: A highly linear variant of the Gilbert mixer using a bisymmetric class-AB input stage」J. Solid- State Circuits, vol. 32, pp. 1412-1423, Sept. 1997.等の文献に示されるようにバイポーラ・トランジスタを使用する技術によって達成されていた。線形化の一般的なアプローチは、回路を追加して項Ａ_ｎをゼロにし、Ａ_１をほぼ同一の値にとどまるようにすること（ほとんどの場合、Ａ_１は減少する）である（注：理想的な増幅器Ａ_ｎ＝０（ｎは３以上）の場合）。Main他、及びOtakaにおいて、Ａ_３は互いに逆の２つの項から成立する。すなわち、

ここで、Ａ_３ ^＋とＡ_３ ⁻は回路内のコンポーネント値を使用して等しくされる。Main他においては、移相技術が使用され、ミキサ・アーキテクチャに応用されている。Otakaにおいては、Ａ_３をゼロに設定するために抵抗値が使用されている。Gilbertで使用される線形化技術は、信号に予めひずみを与える工程のみからなり、過剰な雑音を導入するひずみ増幅段を通りぬけた後、項Ａ_ｎは出力でゼロに設定される。Sunは、低雑音増幅器のためのバイポーラ・トランジスタ技術を使用する。これらの方法は全て、三次ひずみ量を低減するが、これらの従来の改良は、相補型金属酸化物半導体（ＣＭＯＳ）ベースではなく、バイポーラベースである。ＣＭＯＳ技術の利点は、コスト面と、技術がムーアの法則の比率で改良されるという事実である。これらの技術は、また、装置パラメータの製造変動の影響をうけやすい。特に、各部にいたるトランジスタ・パラメータの変動のせいで、ＩＭ３が低減しないことがある。他の技術は、回路のＩＭ３の量を低減するためにフィードバックを使用する。しかし、フィードバック回路は雑音を導入し、電流の総量と回路に必要な面積を増大させる。

かかる技術はまたＳｉＧｅあるいはＧａＡｓ装置及び技術を使用するものであり、この技術は高い線形的特徴を呈するものの、新規で高価である。従って、製造コストがこの種の装置を使用する利点を上回ることが多い。

したがって、トランスコンダクタンス回路内のＩＭ３プロダクトを調整するためのＣＭＯＳ技術を提供することが望ましい。以下に述べる本発明は、製造変動の影響を受けないようにするためにトランスコンダクタンス成分のＩＭ３トーンを低減する調整方法であり、ＣＭＯＳ技術におけるトランスコンダクタンスの改良が記載されている。

米国特許第６，７８１，４６７号明細書米国特許第５，４９７，１２３号明細書 S. Otaka, M. Ashida, M. Ishii, T. Lakura著「A +10dBm IIP3 SiGe Mixer with Cancellation Technique」ISSCC2004 B. Gilbert著「The MICROMIXER: A highly linear variant of the Gilbert mixer using a bisymmetric class-AB input stage」J. Solid- State Circuits, Vol. 32, pp. 1412-1423, Sept. 1997

したがって、本発明の目的は従来のＩＭ３相殺回路の少なくとも一つの欠点を除去あるいは緩和することである。より具体的には、本発明の目的はＣＭＯＳ回路のＩＭ３成分を調整するトランスコンダクタを提供することである。

第１の態様において、本発明は入力電圧に対応する出力電流の三次相互変調を相殺するＣＭＯＳトランスコンダクタを提供する。トランスコンダクタは、トランスコンダクタンス回路及び可変ひずみ回路を含む。トランスコンダクタンス回路は入力電圧を受けて、トランスコンダクタンス成分とＩＭ３成分を有する出力電流を生成する。ひずみ回路は同じ入力電圧を受けて、差動回路のＩＭ３成分と同振幅かつ逆位相のＩＭ３成分を有する電流を生成する。制御回路は差動回路のＩＭ３の振幅とほぼ等しくなるようにそのＩＭ３成分を調節するようにひずみ回路を調整する。ひずみ回路及び差動回路はその出力電流を総和するように構成され、それによりトランスコンダクタンスを比較的変化させずに、ＩＭ３成分を効果的に相殺する。

本発明の他の実施例では、トランスコンダクタンス・セルはトランジスタの差動対であり、ひずみ回路は制御回路により調整可能な抵抗を有するトランジスタの差動対である。制御回路は、異なる前記抵抗値に切り替えるためにデジタル論理を使用してもよい。差動回路及びひずみ回路は、トランスコンダクタンス・セル及びひずみ回路の入力に対する抵抗及び減結合コンデンサ(decoupling capacitor)により、それぞれの入力において個別にバイアスされてもよい。

本発明の第２の態様において、ＣＭＯＳミキサは、差動回路及びひずみ回路の総和電流の出力電流を切り替えるためのスイッチ回路に結合した制御回路によって調整可能な、トランスコンダクタンス回路及びひずみ回路を有するように提供される。切り替えられた出力電流は、スイッチ回路に結合した抵抗能動負荷によって、出力電圧に変換される。

本発明の第３の態様において、ＣＭＯＳ増幅器は、前記出力電流を出力電圧に変換するための能動抵抗素子に結合した制御回路によって調整可能な、差動回路及びひずみ回路を有するように提供される。

本発明の他の態様及び特徴は、添付の図面に関連する本発明の特定の実施例の以下の説明を参照することによって、当業者に自明である。

一般的に、本発明はＣＭＯＳ・ＲＦ回路の三次相互変調を相殺するためのシステムを提供する。特に、トランスコンダクタンス回路は、トランスコンダクタンス及び三次相互変調を有する入力電圧に応じて出力電流を生成し、三次相互変調は差動回路に結合した可変ひずみ回路の出力電流によって相殺され、その一方でトランスコンダクタンスは比較的変化しない。

図２は、三次相互変調を相殺するトランスコンダクタのブロック図を示す。トランスコンダクタ３０は、図１のブロックのいずれにおいても使用できる。トランスコンダクタ３０は、主トランスコンダクタンス回路３２、可変ひずみ回路３４、及び制御回路３６を有する。入力電圧Ｖ_ｉｎに基づいて、差動回路３２は、トランスコンダクタンス利得成分及びＩＭ３成分を有する出力電流を生成する。ひずみ回路３４は、主トランスコンダクタンス回路出力電流の出力電流と逆相で比較的最小のトランスコンダクタンスの出力電流を生成する。ひずみ回路電流のＩＭ３は、トランスコンダクタンス回路のＩＭ３の振幅に合致するように制御回路３６によって調整される。電流は３８において総和され、その結果ＩＭ３成分は実質的に相殺され、トランスコンダクタンス利得成分は実質的には変化しないままである。

トランスコンダクタンス回路３２は、トランジスタの差動セットである。トランジスタの差動セットの動作は周知技術である。図２に記載されたトランスコンダクタ４０の一例において、図３は、ゲートにおいて差動入力を有し、ソースにおいて接地されたＭＯＳＦＥＴ４２，４４である、トランジスタの差動セットを示す。本実施例のひずみ回路３４も、接地され、制御回路（図示せず）によって制御しうる抵抗５０又は切替可能な抵抗のセットに接続されたソースを備えた、一対のＭＯＳＦＥＴ４６，４８である。ひずみＭＯＳＦＥＴ４６，４８及び抵抗５０は、抵抗値の関数であるＩＭ３を生成する。ひずみＭＯＳＦＥＴは、最小のトランスコンダクタンス成分を有するように設計されている。出力５２，５４で総和される際に、ひずみ回路及び差動回路からの電流は可変抵抗値にしたがって実質的に相殺される。制御回路は、好ましくは、抵抗値を変えるためにデジタルスイッチ及びアナログスイッチのみからなってもよい。抵抗値は、連続的にあるいは離散的に変化することができる。制御回路は、抵抗値をアナログ的に変化させてもよい。すなわち、抵抗素子５０は能動素子からなってもよい。

図４のプロットは、可変ひずみ回路の抵抗と差動出力で測定されたＩＭ３の間の関係を示す。抵抗が変化するにつれて、２つのＩＭ３成分間の差が変化し、２つのＩＭ３成分間の差がゼロのときに最適な抵抗が見つかる。

図５は、図３に示された抵抗５０に代えて、電流源６０を使用して三次相互変調を相殺するトランスコンダクタ４０の回路を示す。本実施例では、Ｉ_ｔｕｎｅを有する同調電流源が、ＩＭ３を無効にするために使用される。電流Ｉ_ｔｕｎｅは、ひずみ回路３４によって生成されるＩＭ３成分の量を制御する。

図６は、減結合コンデンサ７２，７４及び７６，７８によって個別にバイアスされるトランスコンダクタの差動回路及びひずみ回路を示す。減結合コンデンサは、２つの入力対の間に位置する。バイアス電圧Ｖｂ１，Ｖｂ２は負荷８０，８２に印加され、それらは信号をバイアス電圧から分離するために用いられる。この種のバイアスは、ＩＭ３プロダクトの減少を促進するために用いてもよい。本実施例では、抵抗５０は図５に示す電流源６０と取り替えてもよい。本図において、ＩＭ３は抵抗５０、Ｖｂ２またはその両方によって制御される。

応用におけるトランスコンダクタの使用例が図７に示され、図７においては、回路９０はスイッチ回路９２に結合されたトランスコンダクタ４０を有し、ミキサ回路が形成される。トランスコンダクタ４０のＭＯＳＦＥＴ４２，４４，４６，４８によって生成されるトランスコンダクタンス電流は、局部発振器ＬＯ信号１０２，１０４，１０６によって（あるいは局部発振器で生成される信号から）切り替えられて、ＲＬ能動負荷１０８，１１０によって出力電圧に変換される。ＦＥＴ９４，９６，９８及び１００は、現在周知技術であるミキシング・スイッチング・カッド（mixing switching quad)を形成する。出力Ｖ_ｏｕｔ１１２，１１４は、周波数領域におけるＶ_ｉｎの下降あるいは上昇変換信号である。本応用において、トランスコンダクタ４０は可変抵抗５０の代わりに電流源を使用してもよい。本実施例のトランスコンダクタは、図６に示されるようにバイアスされてもよい。

トランスコンダクタ回路を使用する他の実施例が図８に示され、図８では、トランスコンダクタが増幅器回路１２０において使用される。ここで、能動負荷１２２，１２４は、出力１２６においてトランスコンダクタの出力電流を電圧Ｖ_ｏｕｔに変換する。

本発明の上記の実施例は、例示のみを意図するものである。変更、修正及び変形例は、本発明の範囲を超えない限度において、当業者が特定の実施例として実施可能なものであり、本発明の範囲は本願明細書に付属した請求項のみにより定義される。

図１はワイヤレス装置のコア構成要素のブロック図である。図２は三次相互変調を相殺するトランスコンダクタのブロック図である。図３は三次相互変調を相殺するトランスコンダクタの回路である。図４は可変素子の抵抗と三次変調成分の差のプロットである。図５は電流源を使用した三次相互変調を相殺するトランスコンダクタの回路である。図６は直流バイアスした主トランスコンダクタンス・セル及びひずみセルを示す、三次相互変調を相殺するトランスコンダクタの回路である。図７は三次相互変調を相殺するトランスコンダクタを使用したミキサの回路である。図８は三次相互変調を相殺するトランスコンダクタを使用した増幅器の回路である。

Claims

入力電圧に対応する出力電流の三次相互変調を相殺するＣＭＯＳトランスコンダクタであって、
前記入力電圧に応じて、トランスコンダクタンス利得成分と第１の三次相互変調成分を有する第１の電流を生成するトランスコンダクタンス回路と、
前記第１の三次相互変調成分と逆位相の第２の三次相互変調成分を有する第２の電流を生成する、前記トランスコンダクタンス回路に結合された可変ひずみ回路と、及び
前記第１の三次相互変調成分にほぼ等しくなるように前記第２の三次相互変調成分を調節するように前記ひずみ回路を調整する制御回路とからなり、前記第１及び第２の電流を総和するように構成された前記ひずみ回路とトランスコンダクタンス回路は、前記トランスコンダクタンス利得成分をほぼ有し、その前記第１及び第２の三次相互変調成分をほぼ相殺する前記出力電流を生成することを特徴とするＣＭＯＳトランスコンダクタ。
前記トランスコンダクタンス回路は第１の差動セルを含むことを特徴とする請求項１記載のＣＭＯＳトランスコンダクタ。
前記第１の差動セルは第１及び第２のトランジスタを含むことを特徴とする請求項２記載のＣＭＯＳトランスコンダクタ。
前記ひずみ回路は第２の差動入力を含むことを特徴とする請求項３記載のＣＭＯＳトランスコンダクタ。
前記第２のひずみ回路は第３及び第４のトランジスタを含むことを特徴とする請求項４記載のＣＭＯＳトランスコンダクタ。
前記ひずみ回路は前記制御回路によって調整可能な抵抗を更に含むことを特徴とする請求項４記載のＣＭＯＳトランスコンダクタ。
前記ひずみ回路は前記制御回路によって調整可能な電流源を更に含むことを特徴とする請求項４記載のＣＭＯＳトランスコンダクタ。
前記制御回路は、前記電流源あるいは前記抵抗の値を変化させるためのデジタル回路及びアナログ回路を含むことを特徴とする請求項４記載のＣＭＯＳトランスコンダクタ。
前記第１及び第２のトランジスタは減結合コンデンサによってバイアスされることを特徴とする請求項６または７記載のＣＭＯＳトランスコンダクタ。
第１の抵抗負荷は前記トランスコンダクタンス回路の入力をバイアスし、第２の抵抗負荷は前記ひずみ回路の入力をバイアスすることを特徴とする請求項９記載のＣＭＯＳトランスコンダクタ。
前記入力電圧に応じて、トランスコンダクタンス利得成分と三次の第１の三次相互変調成分を有する第１の電流を生成するトランスコンダクタンス回路と、
前記第１の三次相互変調成分と逆位相の第２の三次相互変調成分を有する第２の電流を生成する、前記トランスコンダクタンス回路に結合された可変ひずみ回路と、
振幅が前記第１の三次相互変調成分にほぼ等しくなるように前記第２の三次相互変調成分を調節するように前記ひずみ回路を調整する制御回路であって、前記第１及び第２の電流を総和するように構成された前記ひずみ回路とトランスコンダクタンス回路が、前記トランスコンダクタンス利得成分をほぼ有し、その前記第１及び第２の三次相互変調成分をほぼ相殺する前記出力電流を生成する制御回路と、及び
前記トランスコンダクタンス回路及びひずみ回路の出力に結合され、前記出力電流をスイッチするスイッチ回路とからなり、前記スイッチされた出力電流は前記スイッチ回路に結合された能動抵抗負荷によって出力電圧に変換されることを特徴とするＣＭＯＳミキサ。
前記トランスコンダクタンス回路は第１の差動セルを含むことを特徴とする請求項１１記載のＣＭＯＳミキサ。
前記第１の差動セルは第１及び第２のトランジスタを含むことを特徴とする請求項１２記載のＣＭＯＳミキサ。
前記ひずみ回路は第２の差動セルを含むことを特徴とする請求項１３記載のＣＭＯＳミキサ。
前記第２の差動セルは第３及び第４のトランジスタを含むことを特徴とする請求項１５記載のＣＭＯＳミキサ。
前記ひずみ回路は前記制御回路によって調整可能な抵抗負荷を更に含むことを特徴とする請求項１５記載のＣＭＯＳミキサ。
前記ひずみ回路は前記制御回路によって調整可能な電流源を更に含むことを特徴とする請求項１５記載のＣＭＯＳミキサ。
前記制御回路は、前記電流源あるいは前記抵抗の値を変化させるためのデジタル回路及びアナログ回路を含むことを特徴とする請求項１５記載のＣＭＯＳミキサ。
前記入力電圧に応じて、トランスコンダクタンス利得成分と三次の第１の三次相互変調成分を有する第１の電流を生成するトランスコンダクタンス回路と、
前記第１の三次相互変調成分と逆位相の第２の三次相互変調成分を有する第２の電流を生成する、前記トランスコンダクタンス回路に結合された可変ひずみ回路と、
振幅が前記第１の三次相互変調成分にほぼ等しくなるように前記第２の三次相互変調成分を調節するように前記ひずみ回路を調整する制御回路であって、前記第１及び第２の電流を総和するように構成された前記ひずみ回路とトランスコンダクタンス回路が、前記トランスコンダクタンス利得成分をほぼ有し、その前記第１及び第２の三次相互変調成分をほぼ相殺する前記出力電流を生成する制御回路と、及び
前記トランスコンダクタンス回路及びひずみ回路の出力に結合され、前記出力電流を出力電圧に変換する能動抵抗負荷とからなることを特徴とするＣＭＯＳ増幅器。
前記トランスコンダクタンス回路は第１の差動セルを含むことを特徴とする請求項１９記載のＣＭＯＳ増幅器。
前記第１の差動セルは第１及び第２のトランジスタを含むことを特徴とする請求項２０記載のＣＭＯＳ増幅器。
前記ひずみ回路は第２の差動対を含むことを特徴とする請求項２１記載のＣＭＯＳ増幅器。
前記第２の差動セルは第３及び第４のトランジスタを含むことを特徴とする請求項２２記載のＣＭＯＳ増幅器。
前記ひずみ回路は前記制御回路によって調整可能な抵抗負荷を更に含むことを特徴とする請求項２３記載のＣＭＯＳ増幅器。
前記ひずみ回路は前記制御回路によって調整可能な電流源を更に含むことを特徴とする請求項２３記載のＣＭＯＳ増幅器。
前記制御回路は、前記電流源あるいは前記抵抗の値を変化させるためのデジタル回路及びアナログ回路を含むことを特徴とする請求項２３記載のＣＭＯＳトランスコンダクタ。