JP2010278949A - 受信装置 - Google Patents
受信装置 Download PDFInfo
- Publication number
- JP2010278949A JP2010278949A JP2009131849A JP2009131849A JP2010278949A JP 2010278949 A JP2010278949 A JP 2010278949A JP 2009131849 A JP2009131849 A JP 2009131849A JP 2009131849 A JP2009131849 A JP 2009131849A JP 2010278949 A JP2010278949 A JP 2010278949A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistor
- distortion
- compensation amount
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims description 5
- 230000003321 amplification Effects 0.000 claims 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims 2
- 230000006866 deterioration Effects 0.000 abstract description 3
- 230000007423 decrease Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 9
- 101100329776 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CUR1 gene Proteins 0.000 description 6
- 101000836268 Homo sapiens U4/U6.U5 tri-snRNP-associated protein 1 Proteins 0.000 description 4
- 101100270106 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ARA2 gene Proteins 0.000 description 4
- 102100027244 U4/U6.U5 tri-snRNP-associated protein 1 Human genes 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 101100286972 Zea mays IVR1 gene Proteins 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
- H03F1/0272—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3068—Circuits generating control signals for both R.F. and I.F. stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/78—A comparator being used in a controlling circuit of an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
- H03F2203/21142—Output signals of a plurality of power amplifiers are parallel combined to a common output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45364—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates and sources only, e.g. in a cascode dif amp, only those forming the composite common source transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
【課題】雑音指数特性の劣化を抑止しつつ的確に歪み補償を行うことが可能で、受信装置のダイナミックレンズの向上を図ることが可能な受信装置を提供する。
【解決手段】受信信号を増幅する低雑音増幅器１１１と、低雑音増幅器１１１の出力に生じる歪みを、低雑音増幅器１１１の出力からバイアス信号Ｓ１１７により制御される歪み補償量に応じて補償する機能を有する歪み補償器１１２と、受信信号強度に応じた補償量をもって歪み補償を行うように、バイアス信号Ｓ１１７を生成し、バイアス信号Ｓ１１７を歪み補償器１１２に出力する歪み補償量制御部１１７とを有する。
【選択図】図１
【解決手段】受信信号を増幅する低雑音増幅器１１１と、低雑音増幅器１１１の出力に生じる歪みを、低雑音増幅器１１１の出力からバイアス信号Ｓ１１７により制御される歪み補償量に応じて補償する機能を有する歪み補償器１１２と、受信信号強度に応じた補償量をもって歪み補償を行うように、バイアス信号Ｓ１１７を生成し、バイアス信号Ｓ１１７を歪み補償器１１２に出力する歪み補償量制御部１１７とを有する。
【選択図】図１
Description
本発明は、テレビジョンチューナ等に適用可能な、たとえば低雑音増幅器を含む無線通信装置に関するものである。
低雑音増幅器は、テレビジョンチューナに代表される無線受信置内に用いられる。
特許文献１には、低雑音増幅器等の線形化に用いられる歪み補償回路について開示されている。
図１は、低雑音増幅器を構成する差動増幅器および歪み補償機能を実現する構成例を示す図である。
図１に示すように、低雑音増幅器１は、差動対トランジスタ１１を形成するｎチャネルＭＯＳ（ＮＭＯＳ）ＮＴ１およびＮＴ２、並びに電流源１２を有する。
歪み補償器２は、差動対トランジスタ２１を形成するＮＭＯＳトランジスタＮＴ３およびＮＴ４、並びに電流源２２を有する。
歪み補償器２は、差動対トランジスタ２１を形成するＮＭＯＳトランジスタＮＴ３およびＮＴ４、並びに電流源２２を有する。
以下に、図１の回路の動作原理を説明する。
二乗特性に則る絶縁ゲート型電界効果トランジスタであるＭＯＳトランジスタにより構成された差動対において、入力振幅一定の下、３次歪み成分の振幅とオーバードライブ電圧すなわち(Vgs-Vth)、トランジスタサイズすなわちＷには下記数１の関係がある。
二乗特性に則る絶縁ゲート型電界効果トランジスタであるＭＯＳトランジスタにより構成された差動対において、入力振幅一定の下、３次歪み成分の振幅とオーバードライブ電圧すなわち(Vgs-Vth)、トランジスタサイズすなわちＷには下記数１の関係がある。
ここで、αはデバイスプロセス固有の比例係数を示す。
歪み補償成立条件は歪み補償器２と低雑音増幅器１の発生するＩＭ３成分の振幅が同一であることから、数１より歪み補償器２と低雑音増幅器１のトランジスタサイズ比を１：Ｍとした場合、電流比の間には次の関係式が成立する。
歪み補償成立条件は歪み補償器２と低雑音増幅器１の発生するＩＭ３成分の振幅が同一であることから、数１より歪み補償器２と低雑音増幅器１のトランジスタサイズ比を１：Ｍとした場合、電流比の間には次の関係式が成立する。
ここで、Ｉｄは補償回路の消費電流を、Ｉｃは低雑音増幅器の消費電流をそれぞれ示している。
そして、回路構成上、補償成立状態での全利得は、比補償時の利得をＧとすると、次式のように低下する。
そして、回路構成上、補償成立状態での全利得は、比補償時の利得をＧとすると、次式のように低下する。
歪み補償器２を用いることで発生するデバイス雑音が増加する一方で利得が上記数３のように低下するため、歪み補償を施すことにより雑音指数特性が劣化することが図１の回路の問題点である。
また、数３からは一見、Ｍを最小とすることで利得の低下を免れることが可能であるかのように見える。
しかし、このような条件を実回路で実現する場合、数２よりオーバードライブ電圧が歪み補償器２と低雑音増幅器１で大きく異なることになり、プロセスばらつき、温度特性、あるいは周波数特性によりＭ値の下限が制限され、雑音指数特性の劣化は免れ得ない。
しかし、このような条件を実回路で実現する場合、数２よりオーバードライブ電圧が歪み補償器２と低雑音増幅器１で大きく異なることになり、プロセスばらつき、温度特性、あるいは周波数特性によりＭ値の下限が制限され、雑音指数特性の劣化は免れ得ない。
本発明は、雑音指数特性の劣化を抑止しつつ的確に歪み補償を行うことが可能で、受信装置のダイナミックレンズの向上を図ることが可能な受信装置を提供することにある。
本発明の観点の受信装置は、受信信号を増幅する増幅器と、上記増幅器の出力に生じる歪みを、当該増幅器の出力からバイアス信号により制御される歪み補償量に応じて補償する機能を有する歪み補償器と、受信信号強度に応じた補償量をもって歪み補償を行うように、上記バイアス信号を生成し、当該バイアス信号を上記歪み補償器に出力する歪み補償量制御部とを有する。
本発明によれば、雑音指数特性の劣化を抑止しつつ的確に歪み補償を行うことが可能で、ひいては受信装置のダイナミックレンズの向上を図ることができる。
以下、本発明の実施形態を図面に関連付けて説明する。
なお、説明は以下の順序で行う。
１．受信装置の全体構成例
２．歪み補償系の具体的な構成例
なお、説明は以下の順序で行う。
１．受信装置の全体構成例
２．歪み補償系の具体的な構成例
＜１．受信装置の全体構成例＞
図２は、本発明の実施形態に係る受信装置の構成例を示す図である。
図２は、本発明の実施形態に係る受信装置の構成例を示す図である。
本受信装置１００は、ＲＦ信号が入力される受信部１１０、および復調部１２０を有する。
受信部１１０は、低雑音増幅器１１１、歪み補償器１１２、局部発振器１１３、周波数変換部としてのミキサ１１４、ＩＦフィルタ１１５、ＩＦ可変利得アンプ（増幅器）１１６、および歪み補償量制御部１１７を有する。
低雑音増幅器１１１は、図示しないアンテナで受信された、たとえば周波数が４６ＭＨｚ〜８８６ＭＨｚのＲＦ信号を所定の利得を持って増幅し、ミキサ１１４に出力する。
低雑音増幅器１１１は、復調部１２０による利得制御信号ＳＧＣにより利得が最適値に調整される。
低雑音増幅器１１１は、受信部１１０の初段に配置されるものであり、入力信号レベルが小さいときでも音質、画質などを確保するため特にＳ／Ｎの良い増幅器すなわち雑音指数（ＮＦ）を小さくしたローノイズアンプが用いられている。
低雑音増幅器１１１は、復調部１２０による利得制御信号ＳＧＣにより利得が最適値に調整される。
低雑音増幅器１１１は、受信部１１０の初段に配置されるものであり、入力信号レベルが小さいときでも音質、画質などを確保するため特にＳ／Ｎの良い増幅器すなわち雑音指数（ＮＦ）を小さくしたローノイズアンプが用いられている。
歪み補償器１１２は、低雑音増幅器１１１の出力電流に生じる３次歪みを、この出力電流から歪み補償量制御部１１７によるバイアス信号Ｓ１１７により制御される補償電流（歪み補償量）を減算することによって補償する機能を有する。
本実施形態の受信装置１００においては、歪み補償の施された低雑音増幅器１１１の歪み補償量を受信信号強度に応じて変化させることで受信装置１００のダイナミックレンジの向上を図れる機能を有する。
また、本実施形態の無線通信装置１００は、受信信号強度に応じた補償量を可変とすることで、受信環境に対応したダイナミックレンジの最適化を可能とする機能を有する。
なお、この機能を主として実現する低雑音増幅器１１１、歪み補償器１１２、および歪み補償量制御部１１７の具体的な構成および機能については、後で詳述する。
また、本実施形態の無線通信装置１００は、受信信号強度に応じた補償量を可変とすることで、受信環境に対応したダイナミックレンジの最適化を可能とする機能を有する。
なお、この機能を主として実現する低雑音増幅器１１１、歪み補償器１１２、および歪み補償量制御部１１７の具体的な構成および機能については、後で詳述する。
局部発振器１１３は、図示しないＰＬＬ回路による所定周波数の発振信号に応じた局部発振信号ＳＬＯを生成し、生成した局部発振信号ＳＬＯをミキサ１１４に供給する。
ミキサ１１４は、低雑音増幅器１１１による受信ＲＦ信号と局部発振器１１３による局部発振信号ＳＬＯの周波数差を導出して、周波数変換によりベースバンドに変換し、中間周波（ＩＦ）信号を生成し、ＩＦ信号をＩＦフィルタ１１５に出力する。
ＩＦフィルタ１１５は、ＩＦ信号から帯域以外の信号を減衰し、かつ、ノイズを減少させてＩＦ可変利得アンプ１１６に出力する。
ＩＦ可変利得アンプ１１６は、復調部１２０において生成される利得制御信号ＳＧＣに応じた利得をもって増幅し、増幅したアナログのベースバンド信号Ｓ１１０を復調部１２０に出力する。
復調部１２０は、受信部１００から出力されたアナログの信号Ｓ１１０に基づきデジタル信号に変換されたベースバンド信号に対してデジタル信号処理を施してビデオ・オーディオ信号を後段の信号処理系に出力する。
復調部１２０は、受信部１００から出力されたアナログの信号Ｓ１１０に基づきデジタル信号に変換されたベースバンド信号に基づき受信信号電力を検出する機能を有する。
復調部１２０は、受信信号電力レベルの検出結果に基づいてＩＦ可変利得アンプ１１６の可変利得を制御する利得制御信号ＳＧＣをアナログ信号として受信部１１０に出力する。
受信部１１０に入力された利得制御信号ＳＧＣは、低雑音増幅器１１１、ＩＦ可変利得アンプ１１６、および歪み補償量制御部１１７に入力される。
復調部１２０は、受信部１００から出力されたアナログの信号Ｓ１１０に基づきデジタル信号に変換されたベースバンド信号に基づき受信信号電力を検出する機能を有する。
復調部１２０は、受信信号電力レベルの検出結果に基づいてＩＦ可変利得アンプ１１６の可変利得を制御する利得制御信号ＳＧＣをアナログ信号として受信部１１０に出力する。
受信部１１０に入力された利得制御信号ＳＧＣは、低雑音増幅器１１１、ＩＦ可変利得アンプ１１６、および歪み補償量制御部１１７に入力される。
＜２．歪み補償系の具体的な構成例＞
上記したように、本実施形態の無線通信装置１００においては、歪み補償が施される低雑音増幅器１１１の歪み補償量を受信信号強度に応じて変化させることで、受信装置１００のダイナミックレンジの向上が図られている。
この機能を主として実現する低雑音増幅器１１１、歪み補償器１１２、および歪み補償量制御部１１７の具体的な構成および機能について、以下に詳細を説明する。
上記したように、本実施形態の無線通信装置１００においては、歪み補償が施される低雑音増幅器１１１の歪み補償量を受信信号強度に応じて変化させることで、受信装置１００のダイナミックレンジの向上が図られている。
この機能を主として実現する低雑音増幅器１１１、歪み補償器１１２、および歪み補償量制御部１１７の具体的な構成および機能について、以下に詳細を説明する。
受信装置１００において、受信部１１０に関して受信信号レベルが低い場合には低雑音指数であることが要求され、受信信号レベルが高い場合には高い線形性が要求される。
また、図２に示す受信部１１０の利得は受信信号強度に応じて適切な値となるように、復調部１２０より出力される利得制御信号（電圧）ＳＧＣによって制御される。
したがって、利得制御信号電圧より受信信号強度が判別可能である。
また、図２に示す受信部１１０の利得は受信信号強度に応じて適切な値となるように、復調部１２０より出力される利得制御信号（電圧）ＳＧＣによって制御される。
したがって、利得制御信号電圧より受信信号強度が判別可能である。
図３は、利得制御信号電圧と受信信号電力の関係を示す図である。
図３において、横軸が利得制御信号電圧を、縦軸が受信信号電力をそれぞれ示している。
本実施形態においては、図３に利得制御信号電圧と受信信号電力の関係に基づいて、受信信号強度の判定基準として利得制御信号電圧を用い、歪み補償量を制御する。
図３において、横軸が利得制御信号電圧を、縦軸が受信信号電力をそれぞれ示している。
本実施形態においては、図３に利得制御信号電圧と受信信号電力の関係に基づいて、受信信号強度の判定基準として利得制御信号電圧を用い、歪み補償量を制御する。
以下に、低雑音増幅器１１１、歪み補償器１１２、および歪み補償量制御部１１７の具体的な構成および機能について説明する。
図４は、本実施形態に係る受信部の低雑音増幅器、歪み補償器、および歪み補償量制御部の具体的な構成例を示す回路図である。
図４の低雑音増幅器１１１は、第１の差動対トランジスタＤＴ１１１を形成するＮＭＯＳトランジスタＭＮ１およびＭＮ２、並びに電流源Ｉ１１１を有する。
ＮＭＯＳトランジスタＭＮ１が第１のトランジスタに相当し、ＮＭＯＳトランジスタＭＮ２が第２のトランジスタに相当する。
なお、図４において、ＴＩ１，ＴＩ２は入力端子を、ＴＯ１，ＴＯ２は出力端子をそれぞれ示している。
ＮＭＯＳトランジスタＭＮ１が第１のトランジスタに相当し、ＮＭＯＳトランジスタＭＮ２が第２のトランジスタに相当する。
なお、図４において、ＴＩ１，ＴＩ２は入力端子を、ＴＯ１，ＴＯ２は出力端子をそれぞれ示している。
ＮＭＯＳトランジスタＭＮ１のソースとＮＭＯＳトランジスタＭＮ２のソースが接続されて第１の差動対トランジスタＤＴ１１１が形成されている。
ＮＭＯＳトランジスタＭＮ１，ＭＮ２のソース同士の接続点が電流源Ｉ１１１に接続され、電流源Ｉ１１１が基準電位、たとえばグランドＧＮＤに接続されている。
ＮＭＯＳトランジスタＭＮ１のゲートが入力端子ＴＩ２に接続され、ＮＭＯＳトランジスタＭＮ２のゲートが入力端子ＴＩ１に接続されている。
ＮＭＯＳトランジスタＭＮ１のゲートにより低雑音増幅器１１１の第１の入力端子が形成され、ＮＭＯＳトランジスタＭＮ２のゲートにより低雑音増幅器１１１の第２の入力端子が形成される。
ＮＭＯＳトランジスタＭＮ１のドレインが出力端子ＴＯ１に接続され、ＮＭＯＳトランジスタＭＮ２のドレインが出力端子ＴＯ２に接続されている。
ＮＭＯＳトランジスタＭＮ１のドレインにより低雑音増幅器１１１の第１の出力端子が形成され、ＮＭＯＳトランジスタＭＮ２のドレインにより低雑音増幅器１１１の第２の出力端子が形成される。
ＮＭＯＳトランジスタＭＮ１，ＭＮ２のソース同士の接続点が電流源Ｉ１１１に接続され、電流源Ｉ１１１が基準電位、たとえばグランドＧＮＤに接続されている。
ＮＭＯＳトランジスタＭＮ１のゲートが入力端子ＴＩ２に接続され、ＮＭＯＳトランジスタＭＮ２のゲートが入力端子ＴＩ１に接続されている。
ＮＭＯＳトランジスタＭＮ１のゲートにより低雑音増幅器１１１の第１の入力端子が形成され、ＮＭＯＳトランジスタＭＮ２のゲートにより低雑音増幅器１１１の第２の入力端子が形成される。
ＮＭＯＳトランジスタＭＮ１のドレインが出力端子ＴＯ１に接続され、ＮＭＯＳトランジスタＭＮ２のドレインが出力端子ＴＯ２に接続されている。
ＮＭＯＳトランジスタＭＮ１のドレインにより低雑音増幅器１１１の第１の出力端子が形成され、ＮＭＯＳトランジスタＭＮ２のドレインにより低雑音増幅器１１１の第２の出力端子が形成される。
歪み補償器１１２は、第２の差動対トランジスタＤＴ１１２を形成するＮＭＯＳトランジスタＭＮ３およびＭＮ４、並びに電流源Ｉ１１２を形成するＮＭＯＳトランジスタＭＮ５を有する。
ＮＭＯＳトランジスタＭＮ３が第３のトランジスタに相当し、ＮＭＯＳトランジスタＭＮ４が第４のトランジスタに相当し、ＮＭＯＳトランジスタＭＮ５が第５のトランジスタに相当する。そして、ＮＭＯＳトランジスタＭＮ５のゲートが制御端子に相当する。
ＮＭＯＳトランジスタＭＮ３が第３のトランジスタに相当し、ＮＭＯＳトランジスタＭＮ４が第４のトランジスタに相当し、ＮＭＯＳトランジスタＭＮ５が第５のトランジスタに相当する。そして、ＮＭＯＳトランジスタＭＮ５のゲートが制御端子に相当する。
ＮＭＯＳトランジスタＭＮ３のソースとＮＭＯＳトランジスタＭＮ４のソースが接続されて第２の差動対トランジスタＤＴ１１２が形成されている。
ＮＭＯＳトランジスタＭＮ３，ＭＮ４のソース同士の接続点が電流源Ｉ１１１を形成するＮＭＯＳトランジスタＭＮ５のドレインに接続されている。そしてＮＭＯＳトランジスタＭＮ５のソースが基準電位、たとえばグランドＧＮＤに接続されている。
ＮＭＯＳトランジスタＭＮ３のゲートが入力端子ＴＩ１に接続され、ＮＭＯＳトランジスタＭＮ４のゲートが入力端子ＴＩ２に接続されている。
ＮＭＯＳトランジスタＭＮ３のゲートにより歪み補償器１１２の第１の入力端子が形成され、ＮＭＯＳトランジスタＭＮ４のゲートにより歪み補償器１１２の第２の入力端子が形成される。
ＮＭＯＳトランジスタＭＮ３のドレインが出力端子ＴＯ１に接続され、ＮＭＯＳトランジスタＭＮ４のドレインが出力端子ＴＯ２に接続されている。
ＮＭＯＳトランジスタＭＮ３のドレインにより歪み補償器１１２の第１の出力端子が形成され、ＮＭＯＳトランジスタＭＮ４のドレインにより歪み補償器１１２の第２の出力端子が形成される。
そして、電流源Ｉ１１２を形成するＮＭＯＳトランジスタＭＮ５のゲート（制御端子）がバイアス信号Ｓ１１７の供給ラインに接続されている。
ＮＭＯＳトランジスタＭＮ３，ＭＮ４のソース同士の接続点が電流源Ｉ１１１を形成するＮＭＯＳトランジスタＭＮ５のドレインに接続されている。そしてＮＭＯＳトランジスタＭＮ５のソースが基準電位、たとえばグランドＧＮＤに接続されている。
ＮＭＯＳトランジスタＭＮ３のゲートが入力端子ＴＩ１に接続され、ＮＭＯＳトランジスタＭＮ４のゲートが入力端子ＴＩ２に接続されている。
ＮＭＯＳトランジスタＭＮ３のゲートにより歪み補償器１１２の第１の入力端子が形成され、ＮＭＯＳトランジスタＭＮ４のゲートにより歪み補償器１１２の第２の入力端子が形成される。
ＮＭＯＳトランジスタＭＮ３のドレインが出力端子ＴＯ１に接続され、ＮＭＯＳトランジスタＭＮ４のドレインが出力端子ＴＯ２に接続されている。
ＮＭＯＳトランジスタＭＮ３のドレインにより歪み補償器１１２の第１の出力端子が形成され、ＮＭＯＳトランジスタＭＮ４のドレインにより歪み補償器１１２の第２の出力端子が形成される。
そして、電流源Ｉ１１２を形成するＮＭＯＳトランジスタＭＮ５のゲート（制御端子）がバイアス信号Ｓ１１７の供給ラインに接続されている。
前述したように、歪み補償器１１２は、低雑音増幅器１１１の出力電流に生じる３次歪みを、この出力電流から歪み補償量制御部１１７によるバイアス信号Ｓ１１７により制御される補償電流（歪み補償量）を減算することによって補償する。
具体的には、歪み補償器１１２は、バイアス信号Ｓ１１７に応じて電流源Ｉ１１２としてのＮＭＯＳトランジスタＭＮ５のゲートレベルが制御され、電流量が制御される。
具体的には、歪み補償器１１２は、バイアス信号Ｓ１１７に応じて電流源Ｉ１１２としてのＮＭＯＳトランジスタＭＮ５のゲートレベルが制御され、電流量が制御される。
歪み補償量制御部１１７は、第１および第２の基準電流源Ｉ１１３，Ｉ１１４、ＮＭＯＳトランジスタＭＮ６〜ＭＮ１４、ｐチャネルＭＯＳ（ＰＭＯＳ）トランジスタＭＰ１，ＭＰ２、抵抗素子Ｒ１〜Ｒ５、および演算増幅器（オペアンプ）ＯＰＡ１を有する。
そして、基準電流源Ｉ１１３，Ｉ１１４、ＮＭＯＳトランジスタＭＮ６〜ＭＮ１０、およびＰＭＯＳトランジスタＭＰ１により補償量制御回路１１７１が形成される。
また、ＮＭＯＳトランジスタＭＮ１１〜ＭＮ１４、ＰＭＯＳトランジスタＭＰ２、抵抗素子Ｒ１〜Ｒ５、およびオペアンプＯＰＡ１により受信信号強度判別部１１７２が形成される。
図４において、ＴＧ１は利得制御信号ＳＧＣの入力端子を、ＴＲ１は参照電圧Ｖｒｅｆの入力端子を、ＴＣ１は制御信号Ａの入力端子を、ＴＣ２は制御信号Ｂの入力端子を、ＴＣ３は制御信号Ｃの入力端子を、ＴＣ４は制御信号Ｄの入力端子をそれぞれ示している。
そして、基準電流源Ｉ１１３，Ｉ１１４、ＮＭＯＳトランジスタＭＮ６〜ＭＮ１０、およびＰＭＯＳトランジスタＭＰ１により補償量制御回路１１７１が形成される。
また、ＮＭＯＳトランジスタＭＮ１１〜ＭＮ１４、ＰＭＯＳトランジスタＭＰ２、抵抗素子Ｒ１〜Ｒ５、およびオペアンプＯＰＡ１により受信信号強度判別部１１７２が形成される。
図４において、ＴＧ１は利得制御信号ＳＧＣの入力端子を、ＴＲ１は参照電圧Ｖｒｅｆの入力端子を、ＴＣ１は制御信号Ａの入力端子を、ＴＣ２は制御信号Ｂの入力端子を、ＴＣ３は制御信号Ｃの入力端子を、ＴＣ４は制御信号Ｄの入力端子をそれぞれ示している。
補償量制御回路１１７１において各構成要素は、以下のように接続されて配置されている。
基準電流源Ｉ１１３，Ｉ１１４は電源ＶＤＤに接続されている。
ＮＭＯＳトランジスタＭＮ６のドレインおよびゲートが第１の基準電流源Ｉ１１３に接続され、その接続点が歪み補償器１１２の電流源Ｉ１１２を形成するＮＭＯＳトランジスタＭＮ５のゲートに接続されている。ＮＭＯＳトランジスタＭＮ５のソースが基準電位であるグランドＧＮＤに接続されている。
そして、ＮＭＯＳトランジスタＭＮ６とＮＭＯＳトランジスタＭＮ５によりカレントミラー回路ＣＵＲ１が形成されている。
基準電流源Ｉ１１３，Ｉ１１４は電源ＶＤＤに接続されている。
ＮＭＯＳトランジスタＭＮ６のドレインおよびゲートが第１の基準電流源Ｉ１１３に接続され、その接続点が歪み補償器１１２の電流源Ｉ１１２を形成するＮＭＯＳトランジスタＭＮ５のゲートに接続されている。ＮＭＯＳトランジスタＭＮ５のソースが基準電位であるグランドＧＮＤに接続されている。
そして、ＮＭＯＳトランジスタＭＮ６とＮＭＯＳトランジスタＭＮ５によりカレントミラー回路ＣＵＲ１が形成されている。
ＮＭＯＳトランジスタＭＮ７のドレインが第１の基準電流源Ｉ１１３とＮＭＯＳトランジスタＭＮ６のドレインおよびゲートとの接続点に接続され、ソースがグランドＧＮＤに接続されている。
ＮＭＯＳトランジスタＭＮ７のゲートがＮＭＯＳトランジスタＭＮ８のゲートおよびドレインに接続されている。ＮＭＯＳトランジスタＭＮ８のゲートおよびドレインが第２の基準電流源Ｉ１１４に接続され、ソースがグランドＧＮＤに接続されている。
ＮＭＯＳトランジスタＭＮ７とＮＭＯＳトランジスタＭＮ８によりカレントミラー回路ＣＵＲ２が形成されている。
ＮＭＯＳトランジスタＭＮ７のゲートがＮＭＯＳトランジスタＭＮ８のゲートおよびドレインに接続されている。ＮＭＯＳトランジスタＭＮ８のゲートおよびドレインが第２の基準電流源Ｉ１１４に接続され、ソースがグランドＧＮＤに接続されている。
ＮＭＯＳトランジスタＭＮ７とＮＭＯＳトランジスタＭＮ８によりカレントミラー回路ＣＵＲ２が形成されている。
ＮＭＯＳトランジスタＭＮ９のドレインが第２の基準電流源Ｉ１１４とＮＭＯＳトランジスタＭＮ８のドレインおよびゲートとの接続点に接続され、ソースがグランドＧＮＤに接続されている。
ＮＭＯＳトランジスタＭＮ９のゲートがＮＭＯＳトランジスタＭＮ１０のゲートおよびドレインに接続されている。ＮＭＯＳトランジスタＭＮ１０のゲートおよびドレインが電流源として機能するＰＭＯＳトランジスタＭＰ１のドレインに接続され、ソースがグランドＧＮＤに接続されている。ＰＭＯＳトランジスタＭＰ１のソースが電源ＶＤＤに接続されている。
ＮＭＯＳトランジスタＭＮ９とＮＭＯＳトランジスタＭＮ１０によりカレントミラー回路ＣＵＲ３が形成されている。
ＮＭＯＳトランジスタＭＮ９のゲートがＮＭＯＳトランジスタＭＮ１０のゲートおよびドレインに接続されている。ＮＭＯＳトランジスタＭＮ１０のゲートおよびドレインが電流源として機能するＰＭＯＳトランジスタＭＰ１のドレインに接続され、ソースがグランドＧＮＤに接続されている。ＰＭＯＳトランジスタＭＰ１のソースが電源ＶＤＤに接続されている。
ＮＭＯＳトランジスタＭＮ９とＮＭＯＳトランジスタＭＮ１０によりカレントミラー回路ＣＵＲ３が形成されている。
補償量制御回路１１７１において、第１の基準電流源Ｉ１１３による第１の基準電流ＩＲ１は、カレントミラー回路ＣＵＲ１側に流れる経路ａとカレントミラー回路ＣＵＲ２側に流れる経路ｂに分岐されている。
そして、経路ｂ側のカレントミラー回路ＣＵＲ２による電流量が減少すると経路ａ側のカレントミラー回路ＣＵＲ１による電流量が増加する。
一方、経路ｂ側のカレントミラー回路ＣＵＲ２による電流量が増大すると経路ａ側のカレントミラー回路ＣＵＲ１による電流量が減少する。
そして、経路ｂ側のカレントミラー回路ＣＵＲ２による電流量が減少すると経路ａ側のカレントミラー回路ＣＵＲ１による電流量が増加する。
一方、経路ｂ側のカレントミラー回路ＣＵＲ２による電流量が増大すると経路ａ側のカレントミラー回路ＣＵＲ１による電流量が減少する。
第２の基準電流源Ｉ１１４による第２の基準電流ＩＲ２は、カレントミラー回路ＣＵＲ２側に流れる経路ｃとカレントミラー回路ＣＵＲ３側に流れる経路ｄに分岐されている。
そして、経路ｄ側のカレントミラー回路ＣＵＲ３による電流量が減少すると経路ｃ側のカレントミラー回路ＣＵＲ２による電流量が増加する。
一方、経路ｄ側のカレントミラー回路ＣＵＲ３による電流量が増大すると経路ｃ側のカレントミラー回路ＣＵＲ２による電流量が減少する。
そして、経路ｄ側のカレントミラー回路ＣＵＲ３による電流量が減少すると経路ｃ側のカレントミラー回路ＣＵＲ２による電流量が増加する。
一方、経路ｄ側のカレントミラー回路ＣＵＲ３による電流量が増大すると経路ｃ側のカレントミラー回路ＣＵＲ２による電流量が減少する。
また、電流源を形成するＰＭＯＳトランジスタＭＰ１によるカレントミラー回路ＣＵＲ３への電流量は、オペアンプＯＰＡ１の出力に応じて増減する。
受信信号強度判別部１１７２において各構成要素は、以下のように接続されて配置されている。
オペアンプＯＰＡ１の反転入力端子（−）が利得制御信号ＳＧＣの入力端子ＴＧ１に接続され、非反転入力端子（＋）が抵抗素子Ｒ１の一端に接続され、その接続点によりノードＮＤ１が形成されている。
抵抗素子Ｒ１の他端が参照電圧Ｖｒｅｆの入力端子ＴＲ１に接続されている。
オペアンプＯＰＡ１の出力端子がＰＭＯＳトランジスタＭＰ１、ＭＰ２のゲートに接続されている。
ＰＭＯＳトランジスタＭＰ２のソースが電源ＶＤＤに接続され、ドレインがノードＮＤ１に接続されている。ＰＭＯＳトランジスタＭＰ２は、ＰＭＯＳトランジスタＭＰ１と同様に、オペアンプＯＰＡ１の出力レベルに応じた電流ＩＶＲ２（＝ＩＶＲ１）をノードＮＤ１側に流す。
オペアンプＯＰＡ１の反転入力端子（−）が利得制御信号ＳＧＣの入力端子ＴＧ１に接続され、非反転入力端子（＋）が抵抗素子Ｒ１の一端に接続され、その接続点によりノードＮＤ１が形成されている。
抵抗素子Ｒ１の他端が参照電圧Ｖｒｅｆの入力端子ＴＲ１に接続されている。
オペアンプＯＰＡ１の出力端子がＰＭＯＳトランジスタＭＰ１、ＭＰ２のゲートに接続されている。
ＰＭＯＳトランジスタＭＰ２のソースが電源ＶＤＤに接続され、ドレインがノードＮＤ１に接続されている。ＰＭＯＳトランジスタＭＰ２は、ＰＭＯＳトランジスタＭＰ１と同様に、オペアンプＯＰＡ１の出力レベルに応じた電流ＩＶＲ２（＝ＩＶＲ１）をノードＮＤ１側に流す。
抵抗素子Ｒ２の一端がノードＮＤ１に接続され、他端がスイッチとしてのＮＭＯＳトランジスタＭＮ１４のドレインに接続されている。ＮＭＯＳトランジスタＭＮ１４のソースがグランドＧＮＤに接続され、ゲートが制御信号Ａの入力端子ＴＣ１に接続されている。
抵抗素子Ｒ３の一端がノードＮＤ１に接続され、他端がスイッチとしてのＮＭＯＳトランジスタＭＮ１３のドレインに接続されている。ＮＭＯＳトランジスタＭＮ１３のソースがグランドＧＮＤに接続され、ゲートが制御信号Ｂの入力端子ＴＣ２に接続されている。
抵抗素子Ｒ４の一端がノードＮＤ１に接続され、他端がスイッチとしてのＮＭＯＳトランジスタＭＮ１２のドレインに接続されている。ＮＭＯＳトランジスタＭＮ１２のソースがグランドＧＮＤに接続され、ゲートが制御信号Ｃの入力端子ＴＣ３に接続されている。
抵抗素子Ｒ５の一端がノードＮＤ１に接続され、他端がスイッチとしてのＮＭＯＳトランジスタＭＮ１１のドレインに接続されている。ＮＭＯＳトランジスタＭＮ１１のソースがグランドＧＮＤに接続され、ゲートが制御信号Ｄの入力端子ＴＣ４に接続されている。
抵抗素子Ｒ３の一端がノードＮＤ１に接続され、他端がスイッチとしてのＮＭＯＳトランジスタＭＮ１３のドレインに接続されている。ＮＭＯＳトランジスタＭＮ１３のソースがグランドＧＮＤに接続され、ゲートが制御信号Ｂの入力端子ＴＣ２に接続されている。
抵抗素子Ｒ４の一端がノードＮＤ１に接続され、他端がスイッチとしてのＮＭＯＳトランジスタＭＮ１２のドレインに接続されている。ＮＭＯＳトランジスタＭＮ１２のソースがグランドＧＮＤに接続され、ゲートが制御信号Ｃの入力端子ＴＣ３に接続されている。
抵抗素子Ｒ５の一端がノードＮＤ１に接続され、他端がスイッチとしてのＮＭＯＳトランジスタＭＮ１１のドレインに接続されている。ＮＭＯＳトランジスタＭＮ１１のソースがグランドＧＮＤに接続され、ゲートが制御信号Ｄの入力端子ＴＣ４に接続されている。
本実施形態において、抵抗素子Ｒ２，Ｒ３，Ｒ４，Ｒ５の抵抗値は異なる値に設定されている。
また、制御信号Ａ，Ｂ，Ｃ，Ｄは、たとえば仕様に応じていずれか一つの制御信号がハイレベル（Ｈ）に設定される。
そして、ハイレベルの制御信号によってスイッチとしてのＮＭＯＳトランジスタＭＮ１１〜ＭＮ１４のいずれかがオンする。オンしたＮＭＯＳトランジスタＭＮ１４，ＭＮ１３，ＭＮ１２，ＭＮ１１に接続された抵抗素子Ｒ２，Ｒ３，Ｒ４，Ｒ５のいずれかと抵抗素子Ｒ１とで参照電圧Ｖｒｅｆが分圧されて、オペアンプＯＰＡ１の非反転入力端子（＋）に供給される。
また、制御信号Ａ，Ｂ，Ｃ，Ｄは、たとえば仕様に応じていずれか一つの制御信号がハイレベル（Ｈ）に設定される。
そして、ハイレベルの制御信号によってスイッチとしてのＮＭＯＳトランジスタＭＮ１１〜ＭＮ１４のいずれかがオンする。オンしたＮＭＯＳトランジスタＭＮ１４，ＭＮ１３，ＭＮ１２，ＭＮ１１に接続された抵抗素子Ｒ２，Ｒ３，Ｒ４，Ｒ５のいずれかと抵抗素子Ｒ１とで参照電圧Ｖｒｅｆが分圧されて、オペアンプＯＰＡ１の非反転入力端子（＋）に供給される。
次に、上記構成による図４の回路の動作を、歪み補償量制御部１１７の動作を中心に説明する。
なお、図５は、歪み補償器に流れる電流の受信信号電力依存性を示す図である。
図５において、横軸が受信信号電力を、縦軸が歪み補償器に流れる電流をそれぞれ示している。
なお、図５は、歪み補償器に流れる電流の受信信号電力依存性を示す図である。
図５において、横軸が受信信号電力を、縦軸が歪み補償器に流れる電流をそれぞれ示している。
オペアンプＯＰＡ１に入力された利得制御信号ＳＧＣは、参照電圧Ｖｒｅｆを、抵抗素子Ｒ１とＲ２〜Ｒ５の抵抗群の分圧比により決定されるノードＮＤ１に発現する電圧と比較される。
利得制御信号ＳＧＣが分圧された参照電圧より高い場合にはＰＭＯＳトランジスタＭＰ１およびＭＰ２に利得制御信号ＳＧＣに比例した電流が流れる。
この電流ＩＶＲ１は、ＮＭＯＳトランジスタＭＮ１０，ＭＮ９により第１の基準電流源Ｉ１１４の第２の基準電流ＩＲ２から減算される。
さらに、減算された第２の基準電流がＮＭＯＳトランジスタＭＮ７、ＭＮ８により第１の基準電流源Ｉ１１３の第１の基準電流ＩＲ１から減算される。
その結果、歪み補償器１１２は受信信号強度に対応して図５に示す電流が流れることとなる。
利得制御信号ＳＧＣが分圧された参照電圧より高い場合にはＰＭＯＳトランジスタＭＰ１およびＭＰ２に利得制御信号ＳＧＣに比例した電流が流れる。
この電流ＩＶＲ１は、ＮＭＯＳトランジスタＭＮ１０，ＭＮ９により第１の基準電流源Ｉ１１４の第２の基準電流ＩＲ２から減算される。
さらに、減算された第２の基準電流がＮＭＯＳトランジスタＭＮ７、ＭＮ８により第１の基準電流源Ｉ１１３の第１の基準電流ＩＲ１から減算される。
その結果、歪み補償器１１２は受信信号強度に対応して図５に示す電流が流れることとなる。
たとえば、オペアンプＯＰＡ１の比較結果に応じて、ＰＭＯＳトランジスタＭＰ１による電流が増大した場合、経路ｄを介する電流が減少し、経路ｃを介するカレントミラー回路ＣＵＲ２への電流は増大する。
これにより、経路ｂによる電流が減少し、経路ａを介するカレントミラー回路ＣＵＲ１への電流は増大する。
また、オペアンプＯＰＡ１の比較結果に応じて、ＰＭＯＳトランジスタＭＰ１による電流が減少した場合、経路ｄを介する電流が増大し、経路ｃを介するカレントミラー回路ＣＵＲ２への電流は減少する。
これにより、経路ｂによる電流が増大し、経路ａを介するカレントミラー回路ＣＵＲ１への電流は減少する。
これにより、経路ｂによる電流が減少し、経路ａを介するカレントミラー回路ＣＵＲ１への電流は増大する。
また、オペアンプＯＰＡ１の比較結果に応じて、ＰＭＯＳトランジスタＭＰ１による電流が減少した場合、経路ｄを介する電流が増大し、経路ｃを介するカレントミラー回路ＣＵＲ２への電流は減少する。
これにより、経路ｂによる電流が増大し、経路ａを介するカレントミラー回路ＣＵＲ１への電流は減少する。
また、制御信号Ａ〜ＤはＣＭＯＳレベルの信号であり、前述の動作に加えて抵抗素子Ｒ１と抵抗素子Ｒ２〜Ｒ５よりなる抵抗分圧器の分圧比を変化させる役割をもつ。
これによって、たとえば所要ＣＮが異なる変調フォーマットに対応して歪み補償量の入力電力依存性を適切な値とすることを可能とする。
これによって、たとえば所要ＣＮが異なる変調フォーマットに対応して歪み補償量の入力電力依存性を適切な値とすることを可能とする。
図６は、雑音指数の受信信号電力依存性を示す図である。
図６において、横軸が受信信号電力を、縦軸が雑音指数をそれぞれ示している。
また、図６において、Ｘ，Ｙ，Ｚで示す曲線は、歪み補償有りの場合であって、歪み補償量の電界依存性を制御する場合の特性を示している。
図６において、横軸が受信信号電力を、縦軸が雑音指数をそれぞれ示している。
また、図６において、Ｘ，Ｙ，Ｚで示す曲線は、歪み補償有りの場合であって、歪み補償量の電界依存性を制御する場合の特性を示している。
歪み補償器１１２に流れる電流が低下すれば回路の利得は増加し、図６に示すように、雑音指数特性は受信信号強度の低下にともない向上することとなる。
また、前述の機構により雑音指数が向上し始める入力信号レベルが補償量の入力電力依存性を変化させることによって変化していることがわかる。
なお、受信信号強度の低下に伴い歪み補償量は低下することとなるが、受信信号強度が低下するために歪み成分そのものも同時に低下するために、信号品質は雑音指数の向上による寄与により損なわれない。
また、前述の機構により雑音指数が向上し始める入力信号レベルが補償量の入力電力依存性を変化させることによって変化していることがわかる。
なお、受信信号強度の低下に伴い歪み補償量は低下することとなるが、受信信号強度が低下するために歪み成分そのものも同時に低下するために、信号品質は雑音指数の向上による寄与により損なわれない。
図７は、希望波と妨害波パワー比を一定とした場合の信号対ビート比を示す図である。
図７において、横軸が受信信号電力を、縦軸が信号対ビート比をそれぞれ示している。
また、図７において、Ｘ，Ｙ，Ｚで示す曲線は、歪み補償有りの場合であって、歪み補償量の電界依存性を制御する場合の特性を示している。
図７において、横軸が受信信号電力を、縦軸が信号対ビート比をそれぞれ示している。
また、図７において、Ｘ，Ｙ，Ｚで示す曲線は、歪み補償有りの場合であって、歪み補償量の電界依存性を制御する場合の特性を示している。
図７から、雑音指数特性と同様に、補償量の入力電力依存性を変化させることによって変化していることがわかる。
図８は、本発明を適用した場合の効果を説明するための図である。
図８においては、テレビジョン放送波を受信装置１００で受信する場合の一例を示している。
図８中、エリアＡＲＡ１は、放送塔２００に近く受信信号強度が高い地域である。
また、エリアＡＲＡ２は、放送塔２００から遠く受信信号強度が低い地域である。
そして、図８（Ａ）は歪み補償機能を有していない場合のテレビジョン２１０における映像の表示状態を示している。
図８（Ｂ）は、歪み補償を有する場合のテレビジョン２１０における映像の表示状態を示している。
図８（Ｃ）は、本実施形態のように、歪み補償および信号強度判別機能を有する場合のテレビジョン２１０における映像の表示状態を示している。
図８中、エリアＡＲＡ１は、放送塔２００に近く受信信号強度が高い地域である。
また、エリアＡＲＡ２は、放送塔２００から遠く受信信号強度が低い地域である。
そして、図８（Ａ）は歪み補償機能を有していない場合のテレビジョン２１０における映像の表示状態を示している。
図８（Ｂ）は、歪み補償を有する場合のテレビジョン２１０における映像の表示状態を示している。
図８（Ｃ）は、本実施形態のように、歪み補償および信号強度判別機能を有する場合のテレビジョン２１０における映像の表示状態を示している。
歪み補償機能を有していない場合、図８（Ａ）に示すように、放送塔２００に近く受信信号強度が高い地域であるエリアＡＲＡ１のテレビジョン２１０では映像は映らない（放映状態が良くない）。
放送塔２００から遠く受信信号強度が低い地域であるエリアＡＲＡ２のテレビジョン２１０では、映像は映る。
放送塔２００から遠く受信信号強度が低い地域であるエリアＡＲＡ２のテレビジョン２１０では、映像は映る。
歪み補償機能を有している場合、図８（Ｂ）に示すように、放送塔２００に近く受信信号強度が高い地域であるエリアＡＲＡ１のテレビジョン２１０では映像は映る。
放送塔２００から遠く受信信号強度が低い地域であるエリアＡＲＡ２のテレビジョン２１０では、映像は映らない。
放送塔２００から遠く受信信号強度が低い地域であるエリアＡＲＡ２のテレビジョン２１０では、映像は映らない。
歪み補償および信号強度判別機能を有する場合、図８（Ｃ）に示すように、放送塔２００に近く受信信号強度が高い地域であるエリアＡＲＡ１のテレビジョン２１０では映像は映る。
放送塔２００から遠く受信信号強度が低い地域であるエリアＡＲＡ２のテレビジョン２１０においても映像は映る。
放送塔２００から遠く受信信号強度が低い地域であるエリアＡＲＡ２のテレビジョン２１０においても映像は映る。
以上説明したように、本実施形態によれば、歪み補償技術を応用し、歪み補償量を利得制御電圧と比較して制御する。
利得制御電圧は受信信号強度と比例関係にあることから受信信号強度が低い場合には雑音指数特性を改善し、受信信号強度が高い場合には歪み特性を改善する。
これによって受信装置のダイナミックレンジの向上を図ることが可能となる。
利得制御電圧は受信信号強度と比例関係にあることから受信信号強度が低い場合には雑音指数特性を改善し、受信信号強度が高い場合には歪み特性を改善する。
これによって受信装置のダイナミックレンジの向上を図ることが可能となる。
１００・・・受信装置、１１０・・・受信部、１１１・・・低雑音増幅器、ＤＴ１１・・・差動対トランジスタ、Ｉ１１１・・・電流源、１１２・・・歪み補償器、ＤＴ２・・・差動対トランジスタ、Ｉ１１２・・・電流源、１１３・・・局部発振器、１１４・・・ミキサ、１１５・・・ＩＦフィルタ、１１６・・・ＩＦ可変利得アンプ、１１７・・・歪み補償量制御部、１２０・・・復調部、ＭＮ１〜ＭＮ１４・・・ＮＭＯＳトランジスタ、ＭＰ１，ＭＰ２・・・ＰＭＯＳトランジスタ、Ｉ１１３，Ｉ１１４・・・基準電流源、ＯＰＡ１・・・オペアンプ、Ｒ１〜Ｒ５・・・抵抗素子。
Claims (7)
- 受信信号を増幅する増幅器と、
上記増幅器の出力に生じる歪みを、当該増幅器の出力からバイアス信号により制御される歪み補償量に応じて補償する機能を有する歪み補償器と、
受信信号強度に応じた補償量をもって歪み補償を行うように、上記バイアス信号を生成し、当該バイアス信号を上記歪み補償器に出力する歪み補償量制御部と
を有する受信装置。 - 受信信号のレベルを検出し、検出した受信信号レベルに応じて受信信号の増幅利得を制御するための利得制御信号を生成し、当該利得制御信号を、少なくとも上記歪み補償量制御部に供給する復調部、を有し、
上記歪み補償量制御部は、
上記可変利得信号とあらかじめ設定した参照電圧に応じた信号とを比較し、可変利得信号レベルが上記参照信号に応じた信号レベルより高い場合に、受信信号強度に応じた補償量をもって歪み補償を行うように、上記バイアス信号を生成し、当該バイアス信号を上記歪み補償器に出力する
請求項１記載の受信装置。 - 上記増幅器による受信信号を局部発振信号に応じて周波数変換する周波数変換部と、
上記周波数変換部による受信信号レベルを利得制御信号に応じた利得をもって調整する可変利得増幅器と、
受信信号のレベルを検出し、検出した受信信号電力に応じて受信信号の増幅利得を制御するための利得制御信号を生成し、当該利得制御信号を、少なくとも上記可変利得増幅器および上記歪み補償量制御部に供給する復調部と、を有し、
上記歪み補償量制御部は、
上記可変利得信号とあらかじめ設定した参照電圧に応じた信号とを比較し、可変利得信号レベルが上記参照信号に応じた信号レベルより高い場合に、受信信号強度に応じた補償量をもって歪み補償を行うように、上記バイアス信号を生成し、当該バイアス信号を上記歪み補償器に出力する
請求項１記載の受信装置。 - 上記歪み補償量制御部は、
可変利得信号レベルが上記参照信号に応じた信号レベルより高い場合に、上記利得制御信号に比例した電流を生成し、当該生成した電流に応じて上記バイアス信号を生成する
請求項２または３記載の受信装置。 - 上記歪み補償量制御部は、
第１の基準電流を供給する第１の基準電流源と、
第２の基準電流を供給する第２の基準電流源と、を含み、
上記利得制御信号に比例した電流が上記第２の基準電流から減算され、当該減算された第２の基準電流が上記第１の基準電流から減算され、当該減算された第１の基準電流に応じた電流がバイアス信号として上記歪み補償器に供給され、
上記歪み補償器には、
受信信号強度に対応した電流が流れる
請求項４記載の受信装置。 - 上記歪み補償量制御部は、
上記参照信号に応じた信号レベルを可変である
請求項２から５のいずれか一に記載の受信装置。 - 上記増幅器は、
第１のトランジスタと第２のトランジスタにより形成された第１の差動対トランジスタと、
上記第１の差動対トランジスタに接続された電流源と、を含み、
上記歪み補償器は、
第３のトランジスタと第４のトランジスタにより形成された第２の差動対トランジスタと、
上記第２の差動対トランジスタに接続され、制御端子に上記バイアス信号が供給される電流源としての第５のトランジスタと、を含み、
上記第１のトランジスタと上記第４のトランジスタの制御端子に共通の第１の入力信号が供給され、
上記第２のトランジスタと上記第３のトランジスタの制御端子に共通の第２の入力信号が供給され、
上記第１のトランジスタの出力端子と上記第３のトランジスタの出力端子が接続され、
上記第２のトランジスタの出力端子と上記第４の出力端子が接続されている
請求項１から６のいずれか一に記載の受信装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009131849A JP5293411B2 (ja) | 2009-06-01 | 2009-06-01 | 受信装置 |
| US12/801,035 US8649751B2 (en) | 2009-06-01 | 2010-05-18 | Receiver |
| CN201010189403.7A CN101902233B (zh) | 2009-06-01 | 2010-05-25 | 接收器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009131849A JP5293411B2 (ja) | 2009-06-01 | 2009-06-01 | 受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010278949A true JP2010278949A (ja) | 2010-12-09 |
| JP5293411B2 JP5293411B2 (ja) | 2013-09-18 |
Family
ID=43219538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009131849A Expired - Fee Related JP5293411B2 (ja) | 2009-06-01 | 2009-06-01 | 受信装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8649751B2 (ja) |
| JP (1) | JP5293411B2 (ja) |
| CN (1) | CN101902233B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412789B (zh) * | 2011-11-29 | 2014-10-01 | 中国科学院微电子研究所 | 一种低噪声放大器的元件参数确定方法及低噪声放大器 |
| CN105591655A (zh) * | 2014-10-22 | 2016-05-18 | 北京信威通信技术股份有限公司 | 动态抗干扰的接收机装置及方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08130428A (ja) * | 1994-10-28 | 1996-05-21 | Sony Corp | 可変利得増幅器 |
| JP2002111412A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 増幅回路 |
| JP2003051727A (ja) * | 2001-08-06 | 2003-02-21 | Clarion Co Ltd | 高周波増幅回路 |
| JP2003060457A (ja) * | 2001-08-21 | 2003-02-28 | Sharp Corp | 可変利得増幅器 |
| JP2004064491A (ja) * | 2002-07-30 | 2004-02-26 | Toyota Industries Corp | 利得可変増幅器 |
| JP2007537631A (ja) * | 2004-05-12 | 2007-12-20 | シリフィック ワイヤレス コーポレーション | 三次変調相殺可変回路 |
| JP2008017058A (ja) * | 2006-07-04 | 2008-01-24 | Sharp Corp | 電圧−電流変換回路並びにその設計方法および設計システム |
| JP2009089218A (ja) * | 2007-10-02 | 2009-04-23 | Panasonic Corp | 信号受信機とその調整方法並びに無線通信装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400224B1 (ko) * | 2001-06-27 | 2003-10-01 | 삼성전자주식회사 | 오프셋 보상 기능을 갖는 버스트 모드 수신 장치 및 그의데이타 복원 방법 |
| US6670901B2 (en) * | 2001-07-31 | 2003-12-30 | Motorola, Inc. | Dynamic range on demand receiver and method of varying same |
| US7599670B2 (en) * | 2005-07-21 | 2009-10-06 | Microsoft Corporation | Dynamic bias for receiver controlled by radio link quality |
| JP4792273B2 (ja) * | 2005-10-18 | 2011-10-12 | 株式会社日立国際電気 | 増幅器 |
| US7474158B1 (en) * | 2006-04-10 | 2009-01-06 | Rf Micro Devices, Inc. | Dynamic match low noise amplifier with reduced current consumption in low gain mode |
| KR101400862B1 (ko) * | 2007-09-19 | 2014-05-28 | 삼성전자주식회사 | 무선통신시스템에서 저잡음 증폭 장치 및 방법 |
| US7911269B2 (en) * | 2009-01-19 | 2011-03-22 | Qualcomm Incorporated | Ultra low noise high linearity LNA for multi-mode transceiver |
-
2009
- 2009-06-01 JP JP2009131849A patent/JP5293411B2/ja not_active Expired - Fee Related
-
2010
- 2010-05-18 US US12/801,035 patent/US8649751B2/en not_active Expired - Fee Related
- 2010-05-25 CN CN201010189403.7A patent/CN101902233B/zh not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08130428A (ja) * | 1994-10-28 | 1996-05-21 | Sony Corp | 可変利得増幅器 |
| JP2002111412A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 増幅回路 |
| JP2003051727A (ja) * | 2001-08-06 | 2003-02-21 | Clarion Co Ltd | 高周波増幅回路 |
| JP2003060457A (ja) * | 2001-08-21 | 2003-02-28 | Sharp Corp | 可変利得増幅器 |
| JP2004064491A (ja) * | 2002-07-30 | 2004-02-26 | Toyota Industries Corp | 利得可変増幅器 |
| JP2007537631A (ja) * | 2004-05-12 | 2007-12-20 | シリフィック ワイヤレス コーポレーション | 三次変調相殺可変回路 |
| JP2008017058A (ja) * | 2006-07-04 | 2008-01-24 | Sharp Corp | 電圧−電流変換回路並びにその設計方法および設計システム |
| JP2009089218A (ja) * | 2007-10-02 | 2009-04-23 | Panasonic Corp | 信号受信機とその調整方法並びに無線通信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101902233B (zh) | 2014-07-02 |
| US20100301941A1 (en) | 2010-12-02 |
| JP5293411B2 (ja) | 2013-09-18 |
| CN101902233A (zh) | 2010-12-01 |
| US8649751B2 (en) | 2014-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6347497B2 (ja) | 広範な入力電流レンジを伴うトランスインピーダンス増幅器のための装置及び方法 | |
| US7869777B2 (en) | Method and system for a second order input intercept point (IIP2) correction | |
| KR101127461B1 (ko) | 고도의 선형 가변이득 증폭기 | |
| JP4095398B2 (ja) | 増幅器及びこれを用いた無線通信装置 | |
| JP3971368B2 (ja) | 信号強度検波回路およびそれを用いた増幅率制御システム。 | |
| TWI508433B (zh) | 應用於無線接收器的放大器與相關方法 | |
| US7358810B2 (en) | Buffer amplifier | |
| US20060040636A1 (en) | Mixer capable of detecting or controlling common mode voltage thereof | |
| US7948314B2 (en) | Tunable linear operational transconductance amplifier | |
| US7378908B2 (en) | Variable gain differential amplifier, and variable degeneration impedance control device and method for use in the same | |
| JP5293411B2 (ja) | 受信装置 | |
| KR100657755B1 (ko) | 연산증폭기 | |
| KR101002777B1 (ko) | 능수동 주파수 변환기 및 그 구동 방법 | |
| KR20080025910A (ko) | 저잡음 차동 증폭기 | |
| JP4867066B2 (ja) | 増幅回路 | |
| JP2008258789A (ja) | 低雑音増幅器 | |
| US8653892B2 (en) | Systematic intermodulation distortion calibration for a differential LNA | |
| JP5239875B2 (ja) | バイアス電流生成回路、増幅器及び通信送受信回路 | |
| JP2011188343A (ja) | 半導体集積回路装置 | |
| JP2007096779A (ja) | 半導体装置 | |
| JP2008066865A (ja) | 差動信号補償回路及び無線受信機 | |
| JP4598459B2 (ja) | 入力回路 | |
| JP2005236479A (ja) | Ｒｓｓｉ回路 | |
| JP2005269139A (ja) | 半導体集積回路 | |
| JP2004336625A (ja) | ミキサー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130527 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |