JP2013081201A - デブースト電流経路を有するマルチ線形性モードlna - Google Patents
デブースト電流経路を有するマルチ線形性モードlna Download PDFInfo
- Publication number
- JP2013081201A JP2013081201A JP2012256111A JP2012256111A JP2013081201A JP 2013081201 A JP2013081201 A JP 2013081201A JP 2012256111 A JP2012256111 A JP 2012256111A JP 2012256111 A JP2012256111 A JP 2012256111A JP 2013081201 A JP2013081201 A JP 2013081201A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- deboost
- current
- fet
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3252—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using multiple parallel paths between input and output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/492—A coil being added in the source circuit of a transistor amplifier stage as degenerating element
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】修正された微分重ね合わせ低ノイズ増幅器は、メイン電流経路とキャンセル電流経路を含む。キャンセル経路の三次歪みは、メイン経路の三次歪みをキャンセルするために使用される。新規な一側面では、分離されたソース・ディジェネレーション・インダクタが、2つの電流経路の各々につきあり、これにより他方の電流経路に影響を与えることなく、一方の電流経路の調整を容易にする。第2の新規な側面では、LNA負荷を通過しないデブースト電流経路が設けられる。デブースト電流は、ヘッドルームの問題を生じさせることなく、ネガティブ・フィードバックを増加させる。第3の新規な側面では、キャンセル電流経路及び/またはデブースト電流経路がプログラマブルにディセーブルとされて、高線形性を求めない動作モードにおいて電力消費を低減し、ノイズ量を改善する。
【選択図】図5
Description
一般に適用出来、そして上記説明された具体的な実施形態に限定されない。例えば、図1
1の負荷416はタンク回路よりもむしろpチャネルトランジスタであって良い。pチャ
ネルトランジスタは、高いインピーダンスと小さいダイ(die)面積を有するブロードバ
ンドの負荷であるため、好ましい場合がある。従って、説明された具体的な実施形態の種
々の特徴の種々の変形、適合、及び組み合わせが、以下で説明される特許請求の範囲を逸
脱しない範囲で、実施され得る。
[付記1]
飽和領域にバイアスされ、ゲートが入力ノードに結合された第1電界効果トランジスタ(FET)と、
サブスレショルド領域にバイアスされ、ゲートが前記第1FETの前記ゲートに結合され、ドレインが前記第1FETのドレインに結合された第2FETと、
前記第1FETのソースをグランドノードに結合する第1ディジェネレーション・インダクタンス(degeneration inductance)と、
前記第2FETのソースをグランドノードに結合し、少なくとも1ナノヘンリーの第2ディジェネレーション・インダクタンスと
を備える微分重ね合わせ(DS)低ノイズ増幅器。
[付記2]
前記第1ソース・ディジェネレーション・インダクタンスは第1のスパイラル(spiral)・インダクタであり、
前記第2ソース・ディジェネレーション・インダクタンスは第2のスパイラル・インダクタである、付記1のDS LNA。
[付記3]
前記グランドノードは表面実装マイクロバンプ(surface-mount microbump)を含み、
前記第1ディジェネレーション・インダクタンスは、前記第2ディジェネレーション・インダクタに結合されるタップを含まない、付記1のDS LNA。
[付記4]
前記第2FETの前記ゲートは、前記第1FETの前記ゲートに容量結合され、
前記第1FETの前記ゲートは、前記入力ノードに容量結合される、付記1のDS LNA。
[付記5]
負荷と、
前記第1FETの前記ドレインに結合されたソースと、前記負荷に結合されたドレインとを有するカスコード・トランジスタと
を更に備える付記1のDS LNA。
[付記6]
前記入力ノードは入力信号を受信し、
前記第1FETは、第1の三次歪み信号を生成し、
前記第2FETは、第2の三次歪み信号を生成し、
前記第2の三次歪み信号は、少なくとも部分的に、前記第1の三次歪み信号をキャンセルする、付記1のDS LNA。
[付記7]
負荷と、
第1ソース・ディジェネレーション・インダクタ(source degeneration inductor)と、
飽和領域にバイアスされ、ゲートが入力ノードに結合され、ソースが前記第1ソース・ディジェネレーション・インダクタに結合されたメイン・トランジスタと、
飽和領域にバイアスされ、ゲートが前記メイン・トランジスタの前記ゲートに結合されたデブースト(deboost)・トランジスタと
を備え、前記メイン・トランジスタは、前記負荷を介し、前記メイン・トランジスタを介し、そして前記第1ソース・ディジェネレーション・インダクタを介して流れるメイン電流を制御し、
デブースト電流が、前記負荷を介して流れること無く、前記デブースト・トランジスタを介し、そして前記第1ソース・ディジェネレーション・インダクタを介して流れる、低ノイズ増幅器。
[付記8]
ソースが前記デブースト・トランジスタのドレインに結合され、ドレインが電源電圧ノードに結合されたデブースト・カスコード・トランジスタを更に備える、付記7の低ノイズ増幅器。
[付記9]
前記デブースト・カスコード・トランジスタのゲートは、バイアス電圧ノードまたはグランドノードの選択可能ないずれか一方に結合される、付記7の低ノイズ増幅器。
[付記10]
サブスレショルド領域にバイアスされ、前記メイン・トランジスタのドレインに結合されたドレインを有するキャンセル・トランジスタを更に備える、付記7の低ノイズ増幅器。
[付記11]
前記キャンセル・トランジスタのソースに結合された第1リード(lead)と、グランドノードに結合された第2リードとを有する第2ソース・ディジェネレーション・インダクタを更に備え、
前記グランドノードは前記第1ソース・ディジェネレーション・インダクタに結合される、付記10の低ノイズ増幅器。
[付記12]
前記負荷はタンク回路である、付記7の低ノイズ増幅器。
[付記13]
前記負荷はPチャネルトランジスタである、付記7の低ノイズ増幅器。
[付記14]
前記キャンセル・トランジスタにバイアス電流を供給するバイアス回路を更に備え、
前記バイアス電流は、モード制御信号の値に依存して、第1電流値または第2電流値のいずれかを有するようにプログラム可能である、付記10の低ノイズ増幅器。
[付記15]
前記デブースト電流が前記デブースト・トランジスタを介して流れないように、前記デブースト・カスコード・トランジスタをディセーブルにする手段を更に備える、付記8の低ノイズ増幅器。
[付記16]
(a)負荷を介して、そして飽和領域にバイアスされた第1トランジスタを介して、そして第1ソース・ディジェネレーション・インダクタを介して、グランドノードに第1電流を流すことと、
(b)前記負荷を介して、そしてサブスレショルド領域にバイアスされた第2トランジスタを介して、そして第2ソース・ディジェネレーション・インダクタを介して、前記グランドノードに第2電流を流すことと
を備え、前記負荷、前記第1トランジスタ、前記第2トランジスタ、前記第1ソース・ディジェネレーション・インダクタ、及び前記第2ソース・ディジェネレーション・インダクタは共に、低ノイズ増幅器の一部を形成し、
前記第2ソース・ディジェネレーション・インダクタは、少なくとも1ナノヘンリーのインダクタンスを有する、方法。
[付記17]
(c)モード信号を受信し、前記モード信号が第1の値を有する場合には、前記第2電流が流れるように前記第2トランジスタをイネーブルにし、前記モード信号が第2の値を有する場合には、前記第2電流が流れないように前記第2トランジスタをディセーブルにすること、を更に備える付記16の方法。
[付記18]
(a)負荷、飽和領域にバイアスされたメイン・トランジスタ、及びソース・ディジェネレーション・インダクタンスを備え、前記メイン・トランジスタが、前記負荷を介し、前記メイン・トランジスタを介し、そして前記ソース・ディジェネレーション・インダクタンスを介して流れるメイン電流を制御する低ノイズ増幅器、への入力信号を受信することと、
(b)デブースト電流を流すことが可能なデブースト・トランジスタを設けることと
を備え、前記デブースト電流は、前記負荷を介して流れることなく、前記デブースト・トランジスタを介し、そして前記ソース・ディジェネレーション・インダクタンスを介して流れる、方法。
[付記19]
(c)モード信号を受信し、前記モード信号が第1の値を有する場合には、前記デブースト電流が流れるように前記デブースト・トランジスタをイネーブルにし、前記モード信号が第2の値を有する場合には、前記デブースト電流が流れないように前記デブースト・トランジスタをディセーブルにすること、を更に備える付記18の方法。
[付記20]
負荷、飽和領域にバイアスされたメイン・トランジスタ、及びソース・ディジェネレーション・インダクタンスを備え、前記メイン・トランジスタが、前記負荷を介し、前記メイン・トランジスタを介し、そして前記ソース・ディジェネレーション・インダクタンスを介して流れる第1電流を制御する、ソース・ディジェネレート(source degenerated)低ノイズ増幅器と、
前記負荷を介して流れる前記第1電流を増加させることなく、前記ソース・ディジェネレーション・インダクタンスを介して流れる電流を選択的に増加させる手段と
を備える装置。
[付記21]
前記手段は、デブースト電流を制御するデブースト・トランジスタを備え、
前記デブースト電流は、前記負荷を介して流れることなく、前記デブースト・トランジスタを介し、そして前記ソース・ディジェネレーション・インダクタンスを介して流れる、付記20の低ノイズ増幅器。
Claims (21)
- 飽和領域にバイアスされ、ゲートが入力ノードに結合された第1電界効果トランジスタ(FET)と、
サブスレショルド領域にバイアスされ、ゲートが前記第1FETの前記ゲートに結合され、ドレインが前記第1FETのドレインに結合された第2FETと、
前記第1FETのソースをグランドノードに結合する第1ディジェネレーション・インダクタンス(degeneration inductance)と、
前記第2FETのソースをグランドノードに結合し、少なくとも1ナノヘンリーの第2ディジェネレーション・インダクタンスと
を備える微分重ね合わせ(DS)低ノイズ増幅器。 - 前記第1ソース・ディジェネレーション・インダクタンスは第1のスパイラル(spiral)・インダクタであり、
前記第2ソース・ディジェネレーション・インダクタンスは第2のスパイラル・インダクタである、請求項1のDS LNA。 - 前記グランドノードは表面実装マイクロバンプ(surface-mount microbump)を含み、
前記第1ディジェネレーション・インダクタンスは、前記第2ディジェネレーション・インダクタに結合されるタップを含まない、請求項1のDS LNA。 - 前記第2FETの前記ゲートは、前記第1FETの前記ゲートに容量結合され、
前記第1FETの前記ゲートは、前記入力ノードに容量結合される、請求項1のDS LNA。 - 負荷と、
前記第1FETの前記ドレインに結合されたソースと、前記負荷に結合されたドレインとを有するカスコード・トランジスタと
を更に備える請求項1のDS LNA。 - 前記入力ノードは入力信号を受信し、
前記第1FETは、第1の三次歪み信号を生成し、
前記第2FETは、第2の三次歪み信号を生成し、
前記第2の三次歪み信号は、少なくとも部分的に、前記第1の三次歪み信号をキャンセルする、請求項1のDS LNA。 - 負荷と、
第1ソース・ディジェネレーション・インダクタ(source degeneration inductor)と、
飽和領域にバイアスされ、ゲートが入力ノードに結合され、ソースが前記第1ソース・ディジェネレーション・インダクタに結合されたメイン・トランジスタと、
飽和領域にバイアスされ、ゲートが前記メイン・トランジスタの前記ゲートに結合されたデブースト(deboost)・トランジスタと
を備え、前記メイン・トランジスタは、前記負荷を介し、前記メイン・トランジスタを介し、そして前記第1ソース・ディジェネレーション・インダクタを介して流れるメイン電流を制御し、
デブースト電流が、前記負荷を介して流れること無く、前記デブースト・トランジスタを介し、そして前記第1ソース・ディジェネレーション・インダクタを介して流れる、低ノイズ増幅器。 - ソースが前記デブースト・トランジスタのドレインに結合され、ドレインが電源電圧ノードに結合されたデブースト・カスコード・トランジスタを更に備える、請求項7の低ノイズ増幅器。
- 前記デブースト・カスコード・トランジスタのゲートは、バイアス電圧ノードまたはグランドノードの選択可能ないずれか一方に結合される、請求項7の低ノイズ増幅器。
- サブスレショルド領域にバイアスされ、前記メイン・トランジスタのドレインに結合されたドレインを有するキャンセル・トランジスタを更に備える、請求項7の低ノイズ増幅器。
- 前記キャンセル・トランジスタのソースに結合された第1リード(lead)と、グランドノードに結合された第2リードとを有する第2ソース・ディジェネレーション・インダクタを更に備え、
前記グランドノードは前記第1ソース・ディジェネレーション・インダクタに結合される、請求項10の低ノイズ増幅器。 - 前記負荷はタンク回路である、請求項7の低ノイズ増幅器。
- 前記負荷はPチャネルトランジスタである、請求項7の低ノイズ増幅器。
- 前記キャンセル・トランジスタにバイアス電流を供給するバイアス回路を更に備え、
前記バイアス電流は、モード制御信号の値に依存して、第1電流値または第2電流値のいずれかを有するようにプログラム可能である、請求項10の低ノイズ増幅器。 - 前記デブースト電流が前記デブースト・トランジスタを介して流れないように、前記デブースト・カスコード・トランジスタをディセーブルにする手段を更に備える、請求項8の低ノイズ増幅器。
- (a)負荷を介して、そして飽和領域にバイアスされた第1トランジスタを介して、そして第1ソース・ディジェネレーション・インダクタを介して、グランドノードに第1電流を流すことと、
(b)前記負荷を介して、そしてサブスレショルド領域にバイアスされた第2トランジスタを介して、そして第2ソース・ディジェネレーション・インダクタを介して、前記グランドノードに第2電流を流すことと
を備え、前記負荷、前記第1トランジスタ、前記第2トランジスタ、前記第1ソース・ディジェネレーション・インダクタ、及び前記第2ソース・ディジェネレーション・インダクタは共に、低ノイズ増幅器の一部を形成し、
前記第2ソース・ディジェネレーション・インダクタは、少なくとも1ナノヘンリーのインダクタンスを有する、方法。 - (c)モード信号を受信し、前記モード信号が第1の値を有する場合には、前記第2電流が流れるように前記第2トランジスタをイネーブルにし、前記モード信号が第2の値を有する場合には、前記第2電流が流れないように前記第2トランジスタをディセーブルにすること、を更に備える請求項16の方法。
- (a)負荷、飽和領域にバイアスされたメイン・トランジスタ、及びソース・ディジェネレーション・インダクタンスを備え、前記メイン・トランジスタが、前記負荷を介し、前記メイン・トランジスタを介し、そして前記ソース・ディジェネレーション・インダクタンスを介して流れるメイン電流を制御する低ノイズ増幅器、への入力信号を受信することと、
(b)デブースト電流を流すことが可能なデブースト・トランジスタを設けることと
を備え、前記デブースト電流は、前記負荷を介して流れることなく、前記デブースト・トランジスタを介し、そして前記ソース・ディジェネレーション・インダクタンスを介して流れる、方法。 - (c)モード信号を受信し、前記モード信号が第1の値を有する場合には、前記デブースト電流が流れるように前記デブースト・トランジスタをイネーブルにし、前記モード信号が第2の値を有する場合には、前記デブースト電流が流れないように前記デブースト・トランジスタをディセーブルにすること、を更に備える請求項18の方法。
- 負荷、飽和領域にバイアスされたメイン・トランジスタ、及びソース・ディジェネレーション・インダクタンスを備え、前記メイン・トランジスタが、前記負荷を介し、前記メイン・トランジスタを介し、そして前記ソース・ディジェネレーション・インダクタンスを介して流れる第1電流を制御する、ソース・ディジェネレート(source degenerated)低ノイズ増幅器と、
前記負荷を介して流れる前記第1電流を増加させることなく、前記ソース・ディジェネレーション・インダクタンスを介して流れる電流を選択的に増加させる手段と
を備える装置。 - 前記手段は、デブースト電流を制御するデブースト・トランジスタを備え、
前記デブースト電流は、前記負荷を介して流れることなく、前記デブースト・トランジスタを介し、そして前記ソース・ディジェネレーション・インダクタンスを介して流れる、請求項20の低ノイズ増幅器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/969,375 US7696828B2 (en) | 2008-01-04 | 2008-01-04 | Multi-linearity mode LNA having a deboost current path |
US11/969,375 | 2008-01-04 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010541506A Division JP5237392B2 (ja) | 2008-01-04 | 2008-12-27 | デブースト電流経路を有するマルチ線形性モードlna |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013081201A true JP2013081201A (ja) | 2013-05-02 |
JP5450774B2 JP5450774B2 (ja) | 2014-03-26 |
Family
ID=40551396
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010541506A Expired - Fee Related JP5237392B2 (ja) | 2008-01-04 | 2008-12-27 | デブースト電流経路を有するマルチ線形性モードlna |
JP2012256112A Expired - Fee Related JP5559290B2 (ja) | 2008-01-04 | 2012-11-22 | デブースト電流経路を有するマルチ線形性モードlna |
JP2012256111A Expired - Fee Related JP5450774B2 (ja) | 2008-01-04 | 2012-11-22 | デブースト電流経路を有するマルチ線形性モードlna |
JP2012256110A Active JP5420747B2 (ja) | 2008-01-04 | 2012-11-22 | デブースト電流経路を有するマルチ線形性モードlna |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010541506A Expired - Fee Related JP5237392B2 (ja) | 2008-01-04 | 2008-12-27 | デブースト電流経路を有するマルチ線形性モードlna |
JP2012256112A Expired - Fee Related JP5559290B2 (ja) | 2008-01-04 | 2012-11-22 | デブースト電流経路を有するマルチ線形性モードlna |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012256110A Active JP5420747B2 (ja) | 2008-01-04 | 2012-11-22 | デブースト電流経路を有するマルチ線形性モードlna |
Country Status (7)
Country | Link |
---|---|
US (1) | US7696828B2 (ja) |
EP (1) | EP2243217A2 (ja) |
JP (4) | JP5237392B2 (ja) |
KR (1) | KR101126051B1 (ja) |
CN (1) | CN101939907B (ja) |
TW (1) | TW200943695A (ja) |
WO (1) | WO2009088813A2 (ja) |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7936214B2 (en) * | 2008-03-28 | 2011-05-03 | Medtronic, Inc. | Third order derivative distortion cancellation for ultra low power applications |
US7936220B2 (en) * | 2008-12-12 | 2011-05-03 | Qualcomm, Incorporated | Techniques for improving amplifier linearity |
US7911269B2 (en) * | 2009-01-19 | 2011-03-22 | Qualcomm Incorporated | Ultra low noise high linearity LNA for multi-mode transceiver |
US8175568B2 (en) * | 2009-03-24 | 2012-05-08 | Qualcomm Incorporated | Method of improving battery life |
US7978011B1 (en) * | 2009-04-09 | 2011-07-12 | Zoran Corporation | Systems and methods for mitigating distortion in single-ended amplifiers |
US7948294B2 (en) * | 2009-05-29 | 2011-05-24 | Mediatek Inc. | Mixer with high linearity |
US8102213B2 (en) * | 2009-07-23 | 2012-01-24 | Qualcomm, Incorporated | Multi-mode low noise amplifier with transformer source degeneration |
US8242847B1 (en) | 2009-08-05 | 2012-08-14 | Marvell International Ltd. | Method and apparatus for improving amplifier linearity |
US8310312B2 (en) * | 2009-08-11 | 2012-11-13 | Qualcomm, Incorporated | Amplifiers with improved linearity and noise performance |
US9431975B2 (en) | 2011-04-04 | 2016-08-30 | The Trustees Of Columbia University In The City Of New York | Circuits for providing class-E power amplifiers |
DE102011002238A1 (de) * | 2011-04-21 | 2012-10-25 | Rheinisch-Westfälische Technische Hochschule Aachen | Lineare Verstärkeranordnung für hochfrequente Signale |
US8963613B2 (en) * | 2011-08-11 | 2015-02-24 | Qualcomm Incorporated | Canceling third order non-linearity in current mirror-based circuits |
US8400224B1 (en) * | 2011-10-28 | 2013-03-19 | Broadcom Corporation | Programmable low noise amplifier and methods for use therewith |
US8373503B1 (en) * | 2011-12-12 | 2013-02-12 | Linear Technology Corporation | Third order intermodulation cancellation for RF transconductors |
KR101387975B1 (ko) | 2012-12-21 | 2014-04-24 | 연세대학교 산학협력단 | 저잡음 증폭기 |
US8903343B2 (en) * | 2013-01-25 | 2014-12-02 | Qualcomm Incorporated | Single-input multiple-output amplifiers with independent gain control per output |
US9350310B2 (en) | 2013-05-24 | 2016-05-24 | Qualcomm Incorporated | Receiver front end for carrier aggregation |
US9276532B2 (en) * | 2013-08-28 | 2016-03-01 | Analog Devices, Inc. | High speed amplifier |
US9271239B2 (en) * | 2014-02-14 | 2016-02-23 | Qualcomm Incorporated | Current-efficient low noise amplifier (LNA) |
US10063197B2 (en) | 2014-03-05 | 2018-08-28 | The Trustees Of Columbia University In The City Of New York | Circuits for power-combined power amplifier arrays |
US9413296B2 (en) | 2014-04-04 | 2016-08-09 | Qualcomm Incorporated | Amplifier with enhanced linearity |
US9723560B2 (en) | 2014-05-22 | 2017-08-01 | Qualcomm Incorporated | Multi-stage amplifier with RC network |
US9614541B2 (en) | 2014-10-01 | 2017-04-04 | The Trustees Of Columbia University In The City Of New York | Wireless-transmitter circuits including power digital-to-amplitude converters |
US9385901B2 (en) * | 2014-11-13 | 2016-07-05 | Qualcomm Incorporated | Receiver front end architecture for intra band carrier aggregation |
CN104579196B (zh) * | 2015-01-28 | 2018-06-05 | 中国科学院微电子研究所 | 一种射频信号放大器 |
US9444413B2 (en) * | 2015-02-04 | 2016-09-13 | Telefonaktiebolaget Lm Ericsson (Publ) | High bandwidth amplifier |
US10003451B2 (en) * | 2015-10-08 | 2018-06-19 | Macom Technology Solutions Holdings, Inc. | Dual-input, high power handling, power combining LNA for full duplex communications systems |
CN109314496B (zh) * | 2016-03-14 | 2023-01-17 | 美国亚德诺半导体公司 | 用于宽带放大器的有源线性化 |
US9813030B1 (en) * | 2016-07-01 | 2017-11-07 | Wais M. Ali | Wideband single-ended IM3 distortion nulling |
JP6623133B2 (ja) * | 2016-09-05 | 2019-12-18 | 株式会社東芝 | 高周波半導体増幅回路 |
CN110199479B (zh) * | 2016-09-26 | 2023-10-31 | 天工方案公司 | 用于射频应用的主辅场效应晶体管配置 |
EP3346608B1 (en) | 2017-01-09 | 2021-05-26 | Nxp B.V. | Rf amplifier |
GB201701391D0 (en) * | 2017-01-27 | 2017-03-15 | Nordic Semiconductor Asa | Radio receivers |
US10038418B1 (en) | 2017-04-04 | 2018-07-31 | Psemi Corporation | Optimized multi gain LNA enabling low current and high linearity including highly linear active bypass |
US11881828B2 (en) | 2017-04-04 | 2024-01-23 | Psemi Corporation | Tunable effective inductance for multi-gain LNA with inductive source degeneration |
US10978583B2 (en) * | 2017-06-21 | 2021-04-13 | Cree, Inc. | Semiconductor devices having a plurality of unit cell transistors that have smoothed turn-on behavior and improved linearity |
US10418949B2 (en) * | 2017-10-20 | 2019-09-17 | Maxscend Microelectronics Company Limited | Low noise amplifier and radio frequency amplification method using the same |
CN112106293B (zh) * | 2018-05-17 | 2024-01-02 | 株式会社村田制作所 | 放大电路 |
JP2020005177A (ja) | 2018-06-29 | 2020-01-09 | 株式会社東芝 | 高周波増幅回路 |
US10541654B1 (en) * | 2018-07-09 | 2020-01-21 | Qualcomm Incorporated | Amplification with post-distortion compensation |
CN109474242A (zh) * | 2018-09-26 | 2019-03-15 | 安徽矽芯微电子科技有限公司 | 一种毫米波低噪声放大器电路 |
KR102463983B1 (ko) * | 2018-12-26 | 2022-11-07 | 삼성전자 주식회사 | 누설 전류를 차단하기 위한 증폭기 및 상기 증폭기를 포함하는 전자 장치 |
JP2020129721A (ja) | 2019-02-07 | 2020-08-27 | 株式会社東芝 | 高周波増幅回路 |
CN110149096A (zh) * | 2019-06-18 | 2019-08-20 | 杭州中科微电子有限公司 | 一种高线性度的低噪声放大器 |
CN113346847A (zh) * | 2021-06-17 | 2021-09-03 | 西安电子科技大学重庆集成电路创新研究院 | 高线性度可变增益放大器 |
CN113556090A (zh) * | 2021-07-28 | 2021-10-26 | 深圳昂瑞微电子技术有限公司 | 线性度优化电路以及包括其的低噪声放大器 |
CN116547907A (zh) * | 2021-12-01 | 2023-08-04 | 华为技术有限公司 | 一种放大器及其控制方法、电子设备 |
US20230318556A1 (en) * | 2022-03-31 | 2023-10-05 | Mediatek Inc. | Variable gain low noise amplifier and method for controlling gain of variable gain low noise amplifier |
CN114710138B (zh) * | 2022-06-08 | 2022-09-20 | 成都嘉纳海威科技有限责任公司 | 一种多通道放大衰减移相串口控制多功能芯片 |
US20230412135A1 (en) * | 2022-06-17 | 2023-12-21 | Apple Inc. | Variable gain amplifier with subthreshold biasing |
US20240072651A1 (en) * | 2022-08-25 | 2024-02-29 | Apple Inc. | Power supply noise reduction by current cancellation circuit |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007053762A (ja) * | 2005-08-17 | 2007-03-01 | Integrant Technologies Inc | 線型性及び周波数帯域を向上した増幅回路 |
WO2008102788A1 (ja) * | 2007-02-20 | 2008-08-28 | Nagoya Industrial Science Research Institute | プログラマブル低雑音増幅装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4791521A (en) * | 1987-04-07 | 1988-12-13 | Western Digital Corporation | Method and apparatus for reducing transient noise by premagnetization of parasitic inductance |
US6803824B2 (en) * | 2001-12-18 | 2004-10-12 | Anadigics, Inc. | Dynamic matching in cascode circuits |
JP2003283263A (ja) * | 2002-03-26 | 2003-10-03 | Sharp Corp | 高周波増幅回路 |
JP3959371B2 (ja) * | 2002-05-31 | 2007-08-15 | 株式会社東芝 | 可変インダクタ |
US6781467B2 (en) * | 2003-01-24 | 2004-08-24 | Qualcomm Incorporated | High linearity low noise amplifier |
US7853235B2 (en) * | 2004-02-11 | 2010-12-14 | Qualcomm, Incorporated | Field effect transistor amplifier with linearization |
US7356317B2 (en) * | 2004-07-14 | 2008-04-08 | Silicon Storage Technology, Inc. | Adaptive-biased mixer |
KR100680302B1 (ko) * | 2004-12-20 | 2007-02-07 | 인티그런트 테크놀로지즈(주) | 선형성 및 주파수대역이 향상된 멀티플 게이티드트랜지스터를 이용한 증폭회로. |
JP2006295738A (ja) * | 2005-04-13 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 増幅器、及びそれを搭載する受信回路 |
KR100614928B1 (ko) * | 2005-08-17 | 2006-08-25 | 삼성전기주식회사 | 선형화를 위한 미분 중첩회로 |
US7788608B2 (en) * | 2006-10-07 | 2010-08-31 | Active-Semi, Inc. | Microbump function assignment in a buck converter |
-
2008
- 2008-01-04 US US11/969,375 patent/US7696828B2/en active Active
- 2008-12-27 CN CN200880126290.7A patent/CN101939907B/zh active Active
- 2008-12-27 EP EP08869334A patent/EP2243217A2/en not_active Withdrawn
- 2008-12-27 WO PCT/US2008/088382 patent/WO2009088813A2/en active Application Filing
- 2008-12-27 KR KR1020107017348A patent/KR101126051B1/ko not_active IP Right Cessation
- 2008-12-27 JP JP2010541506A patent/JP5237392B2/ja not_active Expired - Fee Related
- 2008-12-31 TW TW097151662A patent/TW200943695A/zh unknown
-
2012
- 2012-11-22 JP JP2012256112A patent/JP5559290B2/ja not_active Expired - Fee Related
- 2012-11-22 JP JP2012256111A patent/JP5450774B2/ja not_active Expired - Fee Related
- 2012-11-22 JP JP2012256110A patent/JP5420747B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007053762A (ja) * | 2005-08-17 | 2007-03-01 | Integrant Technologies Inc | 線型性及び周波数帯域を向上した増幅回路 |
WO2008102788A1 (ja) * | 2007-02-20 | 2008-08-28 | Nagoya Industrial Science Research Institute | プログラマブル低雑音増幅装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20100108583A (ko) | 2010-10-07 |
CN101939907A (zh) | 2011-01-05 |
TW200943695A (en) | 2009-10-16 |
JP5450774B2 (ja) | 2014-03-26 |
EP2243217A2 (en) | 2010-10-27 |
US7696828B2 (en) | 2010-04-13 |
US20090174481A1 (en) | 2009-07-09 |
JP5559290B2 (ja) | 2014-07-23 |
JP2013081202A (ja) | 2013-05-02 |
WO2009088813A9 (en) | 2010-05-14 |
WO2009088813A2 (en) | 2009-07-16 |
JP2011509048A (ja) | 2011-03-17 |
CN101939907B (zh) | 2014-11-05 |
WO2009088813A3 (en) | 2009-09-03 |
JP2013081200A (ja) | 2013-05-02 |
JP5420747B2 (ja) | 2014-02-19 |
JP5237392B2 (ja) | 2013-07-17 |
KR101126051B1 (ko) | 2012-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5420747B2 (ja) | デブースト電流経路を有するマルチ線形性モードlna | |
KR101126052B1 (ko) | 저잡음 및 저입력 커패시턴스 차동 mds lna | |
US7746169B2 (en) | LNA having a post-distortion mode and a high-gain mode | |
JP5350440B2 (ja) | アクティブポストディストーション線形化を有する増幅器 | |
JP5612034B2 (ja) | アクティブポストディストーション線形化を有する差動増幅器 | |
US20120286874A1 (en) | Positive feedback common gate low noise amplifier | |
US10903798B2 (en) | Ultrawideband very low noise amplifier with noise reduction and current reuse | |
US7710185B2 (en) | Tuneable circuit for canceling third order modulation | |
KR20090046033A (ko) | 트랜스컨덕터 회로 장치 및 설계 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5450774 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |