JP5238491B2 - 送信基底帯域におけるdcオフセット補正のためのシステム及び方法 - Google Patents

送信基底帯域におけるdcオフセット補正のためのシステム及び方法 Download PDF

Info

Publication number
JP5238491B2
JP5238491B2 JP2008504186A JP2008504186A JP5238491B2 JP 5238491 B2 JP5238491 B2 JP 5238491B2 JP 2008504186 A JP2008504186 A JP 2008504186A JP 2008504186 A JP2008504186 A JP 2008504186A JP 5238491 B2 JP5238491 B2 JP 5238491B2
Authority
JP
Japan
Prior art keywords
offset
path
signal
feedback
transmission path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008504186A
Other languages
English (en)
Other versions
JP2008535388A (ja
JP2008535388A5 (ja
Inventor
ラーマン、マヒブール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of JP2008535388A publication Critical patent/JP2008535388A/ja
Publication of JP2008535388A5 publication Critical patent/JP2008535388A5/ja
Application granted granted Critical
Publication of JP5238491B2 publication Critical patent/JP5238491B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B1/0475Circuits with means for limiting noise, interference or distortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)
  • Transceivers (AREA)

Description

本開示は、一般的に、無線周波数(RF)送信に関し、特に、RF送信に存在するDCオフセットの修正に関する。
無線周波数(RF)送受信機の送信基底帯域経路における直流(DC)オフセットは、誤差ベクトルの大きさ(EVM)性能並びに送信信号に関連する搬送波抑制性能を低下させることがある。これらのDCオフセットは、通常、回路レベル不整合及び送信基底帯域信号経路のプロセス関連変動の結果として存在する。そのようなDCオフセットは、例えば、デジタル・アナログ変換器(DAC)、利得増幅器、基底帯域アナログフィルタから生じる。
DCオフセットによってもたらされる信号処理の困難に鑑みて、多数の手法が、送信信号のDCオフセットを低減するために開発されている。これらの従来の手法は、通常、アナログ基底帯域補正ループ、高精度のRF電力検出器、又はDCオフセットを補正するRF復調器の形態で数多くの追加回路を用いており、これによって、RF送受信システムにおけるDCオフセット較正を実現する複雑さ及びコストが増大する。従って、DCオフセット補正用の改善された手法は、利点がある。
図1−4は、伝送システムにおけるDCオフセット較正用の代表的な手法を示す。少なくとも一実施形態において、フィードバック信号を用いてフィードフォワード経路(即ち、送信経路)に存在するDCオフセットを決定することで、フィードバック経路を含む閉ループDCオフセット較正を用いることによって、RF送受信機はRF送受信機の送信経路によりもたらされるDCオフセットを調整する。しかしながら、通常、DCオフセットは、フィードバック経路に本来備わっていることから、フィードバック信号に存在するDCオフセットには、フィードフォワード/送信経路によって付与されるDCオフセット並びにフィードバック経路によって付与されるDCオフセットの双方が含まれる。従って、閉ループの全DCオフセットの内のフィードバック経路に帰する部分が決定され、また、RF送受信機によって送信される信号は、フィードフォワード経路によって後でもたらされるDCオフセットを補償するように、総閉ループDCオフセットの残りのDCオフセット成分に基づいて調整される。少なくとも一実施形態において、フィードバック経路は、RF送受信機の受信経路の一部を利用する。更に、一実施形態において、DCオフセット調整量は、閉ループDCオフセット補正を再実行せずに、送信基底帯域利得設定値の変化を補償するように更新する。
本開示は、添付図面を参照することによって、更に理解が深まり、また、その数多くの特徴及び利点が当業者に明らかになる。
異なる図において同じ参照符号を用いて、同じ又は類似の構成を示す。
説明を簡単にするために、本明細書に開示する代表的な手法については、直交振幅変調(QAM)に準拠するシステム、広帯域符号分割多元接続(WCDMA)に準拠するシステム、高速ダウンリンク・データ・パケット・アクセス(HSDPA)に準拠するシステム及び直交周波数分割多重(OFDM)に準拠するシステム等の直交伝送変調システムに照らして説明する。そのようなシステムは、例えば、第3世代(3G)、3.5世代(3.5G)、及び第4世代(4G)携帯電話、IEEE802.16準拠装置等に実装される。しかしながら、当業者は、本開示の技術思想又は範囲から逸脱することなく、本明細書に提供された指針を用いて、開示された手法を任意の様々な伝送システムに利用してよい。
次に、図1において、本開示の少なくとも一実施形態に基づくDCオフセット較正を実現する代表的な伝送システム100を示す。伝送システム100は、例えば、音声コンテンツ、映像コンテンツ、データ等を表すRFベースの信号を送信及び受信するように動作可能な3G又は4G携帯電話を表す。図示された例において、システム100には、データ伝送部101(例えば、RF送受信機)及び処理部102が含まれる。少なくとも一実施形態において、データ伝送部101は、処理部102によって提供され他の伝送システムによって用いられる情報を表す発信信号(本明細書において送信信号と称する)の送信に用いられ、また、更に、他の伝送システムによって提供される情報を表す着信信号(本明細書において受信信号と称する)の受信に用いられる。従って、処理部102には、例えば、マイクロプロセッサ、マイクロコントローラ等、情報を処理もしくは操作するために用いられる1つ又は複数の構成要素を含む。
図示された例において、データ伝送部101には、送受信信号の虚数成分(I)用の送信経路及び受信経路が含まれ、また、送受信信号の実数成分(Q)用の送信経路及び受信経路が含まれる。更に、上記したように、閉ループDCオフセット較正手法が用いられ、これによって、送信経路は、閉ループのフィードフォワード経路を表し、また、受信経路の一部は、閉ループのフィードバック経路として用いられる。
送信信号103の虚数成分(TX_I信号成分105)及び実数成分(TX_Q信号成分107)は、それぞれDCオフセット較正モジュール106及び108に提供される。TX_I信号成分105は、それが、送信/フィードフォワード経路110によって処理され、送受信(T/R)切り換え器114及びRFアンテナ116を介して、適合虚数信号成分113として送信される際、DCオフセット較正モジュール106によって調整もしくは較正され、信号成分105にもたらされたDCオフセットを補償する。同様に、TX_Q信号成分107は、それが、送信/フィードフォワード経路112によって処理され、T/R切り換え器114及びRFアンテナ116を介して、適合実数信号成分115として送信される際、DCオフセット較正モジュール108によって調整もしくは較正され、信号成分107にもたらされたDCオフセットを補償する。
更に、少なくとも一実施形態において、信号成分113及び115は、それぞれ受信/フィードバック経路118及び120を介して、DCオフセット較正モジュール106及び108にそれぞれフィードバックされる。受信/フィードバック経路118によって出力されるフィードバック信号は、本明細書では、虚数成分フィードバック信号127と称し、受信/フィードバック経路120によって出力されるフィードバック信号は、本明細書では、実数成分フィードバック信号129と称する。較正モードにおいて(例えば、経路118及び120及びDCオフセット較正モジュール106及び108に提供されるFB_CAL信号を用いて設定される)、較正信号は、経路118の入力に提供され、また、結果的に生じる処理済較正信号は、それぞれフィードバック信号127及び129として提供される。フィードバック/較正信号127及び129を用いて、DCオフセット較正モジュール106及び108は、経路118及び120によってもたらされるDCオフセットを決定する。閉ループフィードバックモードにおいて(例えば、FB_CAL信号を用いて設定される)、フィードバック信号127及び129に存在する全DCオフセットは、較正モード中、決定される際、予め調整されて、118及び120に配置された基底帯域経路に帰するDCオフセットが実質的に除去され、こうして、調整されたフィードバック信号127及び129の残りのDCオフセットは、経路110及び112に帰するDCオフセット(フィードフォワードオフセットと呼ぶ)を表す。従って、DCオフセット較正モジュール106は、それが、送信/フィードフォワード経路110によって処理される際、経路110に帰属するフィードフォワードDCオフセットに基づいて、結果的に生じる調整済信号109にもたらされるDCオフセットを少なくとも部分的に補償するように、信号成分105を調整する。例えば、送信/フィードフォワード経路110によって信号109にもたらされるDCオフセットが、+10ミリボルト(mV)のDCオフセットを信号109にもたらすと判断されるとすると、DCオフセット較正モジュール106は、送信/フィードフォワード経路113によって出力される信号成分113に存在する全DCオフセットが、0V又はその付近になるように、信号成分105を−10mVだけ移動する。同様に、DCオフセット較正モジュール108によって出力される結果的に生じる信号111が、それが処理され送信/フィードフォワード経路112によって送信される際、信号111に後でもたらされるDCオフセットの一部を補償するDCオフセットを有するように、DCオフセット較正モジュール108は、経路112に帰するフィードフォワードDCオフセットに基づいて、信号成分107を調整する。
回路不整合及びプロセス関連変動等の受信/フィードバック経路118及び120の様々な特性のために、受信/フィードバック経路118及び120は、フィードバック信号127及び129にそれぞれ追加のDCオフセットをもたらす。従って、フィードバック信号127及び129に存在するDCオフセットは、通常、全閉ループ(即ち、フィードフォワード経路及びフィードバック経路の双方)によってもたらされる総DCオフセットを表す。しかしながら、送信信号103の虚数及び実数成分(即ち、信号成分105及び107)は、送信に備えて、それぞれ送信/フィードフォワード経路110及び112によって処理されるだけである。従って、DCオフセット較正モジュール106及び108が、フィードバック信号127及び129における全DCオフセットに基づいて、それぞれ信号成分105及び107を調整する場合、結果的に生じる調整済信号109及び111は、過剰又は過小に補正されることがある。説明のために、送信/フィードフォワード経路110が、+5mVのDCオフセット信号109をもたらし(即ち、結果的に生じる信号成分113が、+5mVのDCオフセットを有する)、また、受信/フィードバック経路118が、結果的に生じる信号成分113に+5mVDCをもたらす(即ち、結果的に生じる信号127が、+10mVの総DCオフセットを有する)と仮定する。DCオフセット補償モジュールが、信号成分105を−10mVだけ調整して、全体的なDCオフセットを補償する場合、結果的に生じる信号成分113は、送信/フィードフォワード経路が、単に+5mVのDCオフセットを追加すると、−5mVの誤ったDCオフセットを有する(DCオフセット較正モジュール106による−10mV調整と比較して)。従って、少なくとも一実施形態において、DCオフセット較正モジュール106及び108は、較正モード中(例えば、電源投入時又はトレーニング期間中)、受信/フィードバック経路118及び120に帰するフィードバック信号127及び129における代表的なDCオフセットをそれぞれ決定する。閉ループDC較正モードに入ると、フィードバック信号127及び129は、受信/フィードバック経路118及び120に帰する全DCオフセットの一部を補償するように調整される。そして、信号成分105及び107は、送信/フィードフォワード経路110及び112によって後でもたらされるDCオフセットを補償するように、調整済フィードバック信号に存在する残りのDCオフセットに基づいて調整される。
少なくとも一実施形態において、受信/フィードバック経路118及び120は、送信/フィードフォワード経路110及び112のDCオフセット較正用のフィードバック経路として、また、RFアンテナ116を介して受信された信号用の受信経路の双方として、動作する。受信経路として構成された場合(例えば、FB_SEL信号に基づいて)、T/R切り換え器114は、受信信号の虚数信号成分117の受信/フィードバック経路118への経路設定と、受信信号の実数信号成分119の受信/フィードバック経路120への経路設定とを行う。経路118によって出力される結果的に生じるデジタル虚数信号成分121及び経路120によって出力されるデジタル実数信号成分123(共に受信信号125を表す)は、処理部102に提供されて更に処理される。経路118及び120をフィードバック経路及び受信経路双方として用いることによって、送受信機100の全体的な複雑さ、コスト及び消費電力は、低減する。
送信/フィードフォワード経路110及び112は、伝送システムの増幅用の1つ又は複数の利得段を用いる。これらの利得段は、通常、送信信号及び送信環境の特性に応じて、利得設定値(TX_GAIN)を修正するAGCコントローラ122によって制御される。経路110及び112の利得段の利得設定値における利得は、経路110及び112によってもたらされるDCオフセットを変更することを認識されるであろう。従って、本明細書に詳細に記載したように、DCオフセット較正モジュール106及び108は、AGCコントローラ122によって信号送信される利得設定値への変更に応じて、信号成分105及び107に適用されるDCオフセット補正を動的に調整する。
次に、図2において、本開示の少なくとも一実施形態に基づいて、データ伝送部201としての図1のデータ伝送部101の代表的な実施例を示す。送信信号103の虚数成分(TX_I信号成分105)を処理する場合、データ伝送部201は、DAC222、利得段224(例えば、増幅器)、アナログフィルタ226、ミキサ228、局部発振器230、減算器232及び電力増幅器234を含む、DCオフセット較正モジュール206(図1、DCオフセット較正モジュール106に類似)及び送信/フィードフォワード経路(例えば、図1、送信/フィードフォワード経路110)を実装する。送信信号103の実数成分(TX_Q信号成分107)を処理する場合、データ伝送部201は、DAC236、利得段238、アナログフィルタ240、ミキサ242、局部発振器230、減算器232及び電力増幅器234を含む、DCオフセット較正モジュール208(図1、DCオフセット較正モジュール108に類似)及び送信/フィードフォワード経路(例えば、図1、送信/フィードフォワード経路112)を実装する。
信号を受信する場合、データ伝送部201には、低雑音増幅器244、ミキサ246、アナログフィルタ250、入力バッファ256及びADC258を含む、虚数成分受信経路(例えば、図1、受信/フィードバック経路118)が含まれる。実数成分受信経路(例えば、図1、受信/フィードバック経路120)の場合、データ伝送部201には、低雑音増幅器244、ミキサ260、局部発振器248、フィルタ262、入力バッファ268及びADC270が含まれる。
少なくとも一実施形態において、データ伝送部201は、閉ループDCオフセット較正を実装し、これによって、送信経路によって生成された信号成分113及び115は、それぞれフィードバック信号127及び129として、DCオフセット較正モジュール206及び208にフィードバックされる。結果的に生じる調整済信号109及び111のそれぞれの処理において、送信/フィードフォワード経路によってもたらされるDCオフセットを補償するように、フィードバック信号127及び129の全体的なDCオフセットに基づいて、また、受信/フィードバック経路に寄与し得る全DCオフセットの成分に基づいて、DC較正モジュール206及び208は、信号成分105及び107をそれぞれ調整する。
図2によって示されるように、データ伝送部201は、データ伝送部201の受信経路の一部を、送信信号成分113及び115用に用いられるフィードバック経路として利用する。データ伝送部201の受信/フィードバック経路には、受信/フィードバック経路が、3つのモード、即ち、他のシステムから無線信号を受信する受信モード、フィードバック経路に帰するフィードバック信号の全DCオフセットの成分を決定する較正モード、及びこれによって、送受信経路によって出力された適合信号成分がDCオフセット較正モジュール206及び208にフィードバックされる閉ループモードでの動作を可能にする多重化装置又は他の種類の切り換え器を含む。更に詳細に後述するように、説明のために、虚数受信/フィードバック経路には、例えば、フィルタ226の出力に接続され信号成分113を受信する1つの入力を有し、また、較正信号253を受信するために接続された(例えば、一定のゼロ入力を有するように接地に接続された)他の入力を有する多重化装置252を含む。虚数受信/フィードバック経路には、更に、多重化装置252の出力に接続された1つの入力を有し、また、例えば、フィルタ250の出力に接続され受信信号の虚数成分117を受信する他の入力を有する多重化装置254を含む。同様に、実数受信/フィードバック経路には、例えば、フィルタ240の出力に接続され信号成分115を受信する1つの入力を有し、また、較正信号253を受信するように接続された他の入力を有する多重化装置264を含む。実数受信/フィードバック経路には、更に、多重化装置264の出力に接続された1つの入力を有し、また、例えば、フィルタ262の出力に接続され受信信号の実数成分119を受信する他の入力を有する多重化装置266を含む。
各多重化装置252及び264には、例えば、モードコントローラ280によって提供されたFB_CAL信号を受信する選択入力が含まれる。各多重化装置254及び266には、例えば、モードコントローラ280によって提供されたFB_SEL信号を受信する選択入力が含まれる。モードコントローラ280は、処理部102(図1)から提供された情報に基づいて制御される。
FB_CAL及びFB_SEL信号の値の組合せに依存して、受信/フィードバック経路は、3つのモード、即ち、受信信号を処理するための受信モード、信号成分113及び115をDCオフセット較正モジュール206及び208にそれぞれフィードバックするためのフィードバックモード、及びフィードバック経路によってもたらされるDCオフセットを決定するための較正モードで動作するように構成される。表1は、図2によって示す特定の実施例を基準にして、FB_CAL及びFB_SEL信号の値と動作モードとの間の関係について記載する。
Figure 0005238491
表1が示すように、多重化装置254及び266は、FB_SEL信号によって操作されて、フィルタ250及び262の出力それぞれと、多重化装置252及び264の出力それぞれとから選択を実行する。従って、多重化装置254及び266を用いて、受信経路又はフィードバック経路間でデータ伝送部201の受信/フィードバック経路を切り換える。多重化装置252及び264は、FB_CAL信号によって操作され、それぞれ信号成分113及び115間で又は較正信号253を選択する。従って、多重化装置254及び252を用いて、閉ループフィードバック経路又は較正経路間でデータ伝送部201の受信/フィードバック経路を切り換える。
更に詳細に後で記載するように、データ伝送部201が較正モードに設定される場合、較正信号253は、受信/フィードバック経路によって処理され、それぞれ信号127及び129として、DCオフセット較正モジュール206及び208に提供される。しかしながら、本例におけるフィードバック信号127及び129には、送信/フィードバック経路によってもたらされるDCオフセットが含まれないことから、較正モードの間フィードバック信号127及び129に存在するDCオフセットは、データ伝送部201の受信/フィードバック経路のみに帰属し、従って、DCオフセット較正モジュール206及び208は、較正モードの間フィードバック信号127及び129に存在するDCオフセットに基づいて、閉ループフィードバックモードの間フィードバック信号127及び129に存在する全DCオフセットの成分を決定する。その結果、全DCオフセットの残りの成分は、送受信経路に帰属し、また、DCオフセット較正モジュール206及び208は、データ伝送部201の送信/フィードフォワード経路によって、結果的に生じる調整済信号109及び111に後でもたらされるDCオフセットを補償するように、それぞれ信号成分105及び107を調整する。
次に、図3において、本開示の少なくとも一実施形態に基づいて、DCオフセット較正モジュール206の代表的な実施例を示す。DCオフセットモジュール208は、送信信号の実数成分を処理するために、同様に構成されることを認識されるであろう。
図示された例において、DCオフセット較正モジュール206には、虚数フィードバック信号127を受信する入力と、例えば、モードコントローラ280(図2)からFB_CAL信号を受信するイネーブル入力と、を有する低域通過フィルタ302(即ち、移動平均フィルタ)が含まれる。フィルタ302の出力は、FB_CAL信号を受信する第2入力を有するラッチ304の入力に接続される。FB_CAL信号がアサートされ、データ伝送部201が較正モードであることを示す場合、フィルタ302は、虚数成分(FB_I)用のフィードバック信号127に存在するDCオフセット(DC_Avg)の移動平均を計算する。本明細書に詳細に記載されように、フィードバック信号127を提供するフィードバック経路には、較正信号(例えば、図2、多重化装置252への入力に提供される一定のゼロ入力)を供給する。本例において、フィードバック信号に存在するDCオフセットは、フィードバック経路に帰属し、また、較正モード中に決定される平均DCオフセットは、フィードバック経路によってもたらされた平均DCオフセットを表す。
FB_CAL信号がディアサートされる場合、ラッチ304は、フィルタ302によって出力される平均DCオフセットを表す値をラッチし、減算器306の第1入力にその値を提供する。減算器306の第2入力は、フィードバック信号127を受信し、減算器306の出力は、フィルタ302によって計算された平均DCオフセットだけ調整されたフィードバック信号127の表現を提供する。減算器306によって出力される結果的に生じる較正された信号307は、フィードバック経路によってもたらされたDCオフセットを補償するフィードバック信号127への調整量を表すことを認識されるであろう。
較正されたフィードバック信号307は、乗算器316の入力に提供される。乗算器316の他の入力は、較正された信号307がこれによって変倍される倍率を表す信号309を受信する。一実施形態において、信号309は、利得段224によって提供される信号変倍を予め補償するように、利得段224の送信利得設定値(TX_GAIN)に反比例する(図1)。従って、乗算器316は、アナログ利得段224の利得状態が変更された後でも、実質的に一定のループ帯域幅を維持する。乗算器316の出力は、開ループ利得段318に提供し得る。開ループ利得段318は、プログラムされた値(LOOP_BW)によって入力を変倍して、ループ帯域幅を設定する。従って、開ループ利得段318は、ループ動態を制御し得る。減算器320及び累算器レジスタ330が含まれる累算器は、利得段318の出力に接続される。累算器は、補正された入力信号のDCオフセットを測定する低域通過フィルタとして機能する。
更に、累算器は、アナログ基底帯域利得制御段224(図2)の状態を変更することによって生じたDCオフセット変動を動的に補正するための手法を実現する。TX_GAIN信号は、アナログ基底帯域利得制御段224の状態を規定する。基底帯域利得制御状態がAGCシステムによって変更された場合、減算器310と共に、ユニット遅延ブロック308は、減算器310の出力における利得の変化(デシベル単位)を決定する。減算器310の出力における状態の変化によって、パルス発生器ユニット328は、多重化装置326の制御入力において、パルスを生成する。このパルスによって、累算器レジスタ330は、減算器310の出力において演算された利得変化の量(デシベル単位)に依存して、その現コンテンツの変倍されたバージョンによって動的にロードされる。示された変倍値は、次のように決定される。減算器310の出力における利得変化の量(デシベル単位)は、“dB−線形変換”ブロック322を用いて線形スケールに変換され、そして、累算器レジスタ330の出力が乗算された後、その結果は、パルス発生器ユニット328によってパルスが生成されると、多重化装置326を介してこの同じレジスタにフィードバックされる。累算器レジスタのこの動的な補償によって、アナログ利得制御段224の状態を変更することによってもたらされたDCオフセット変化の即座の補償が行われ、これによって、閉ループDC補正を再実行する必要性がなくなる。乗算器324及び多重化装置326を用いる動的な補償方式は、通常、D/A変換器222によるDCオフセットが既知である時、又は、その雑音限度を基準にして相対的に重要でないと推定される時、用いられる。このことは、D/A変換器における回路レベル整合を改善することによって達成される。
累算器レジスタ330の出力は、データ伝送部201の送信経路に帰する信号307において検出されたDCオフセットを表す(DC_FB)。従って、累算器レジスタ330の出力は、減算器332の1つの入力に提供され、減算器332の他の入力は、TX_I信号成分105を受信する。減算器332の出力は、調整済信号109として、DAC222(図2)に提供され、デジタル形式からアナログ形式に変換される。調整済信号109としての減算器332の出力は、送信経路によってもたらされたDCオフセットを補償するように調整されたTXI信号成分105を表し、送信経路は、TXI信号成分105の表現を提供し送信するために用いられることを認識されるであろう。更に、フィルタ302、ラッチ304及び減算器306を用いることによって、閉ループのフィードバック経路によってもたらされるDCオフセットは、フィードバック信号127から低減又は解消され、これによって、送信経路に帰するDCオフセットの更に正確な計算が可能になり、また、これによって、更に正確なDCオフセット補償を送信信号に適用することが可能になる。乗算器316で実施される動的な変倍によって、アナログ利得制御段224の利得状態が変更された後でさえも、一定のループ帯域幅を確実に維持する。更に、乗算器324は、多重化装置と共に、閉ループDC補正を再実行せずに、アナログ利得制御段224の利得状態を変更することによって生じたDCオフセット変動を直ちに補償する。
次に、図4において、本開示の少なくとも一実施形態に基づいて、DCオフセットを補正するための代表的な方法400を示す。図3のように、方法400について、送信信号の虚数成分を処理することに関連して説明し、また、同じ原理が、送信信号の実数成分の処理に同様に適用し得る。
方法400は、ステップ402で始まり、ここで、データ伝送部201は、電源投入又はトレーニング状態に入る。ステップ404において、データ伝送部201は、較正モードに設定される。図2及び3の実施例において、処理部102(図1)は、モードコントローラ280に信号を提供して、較正モードに入る予定であることを示す。これに応じて、モードコントローラ280は、FB_CAL信号をアサートし(例えば、FB_CAL=1)、また、FB_SEL信号をアサートし(例えば、FB_SEL=1)、これにより、多重化装置252への入力において受信された較正信号253(例えば、一定のゼロ入力)は、多重化装置244、入力バッファ256、ADC258を介して伝搬され、結果的に生じるフィードバック信号127が、DCオフセット較正モジュール206に提供される。ステップ406において、フィードバック経路に帰するDCオフセットの表現が、決定される。図3のフィルタ302を参照して記載したように、フィードバック経路に帰するDCオフセットは、較正期間の一部における移動平均として計算される。
ステップ408において、データ伝送部201は、閉ループDCオフセット較正モードに設定される。図2及び3の実施例において、処理部102は、モードコントローラ280に信号を提供して、閉ループDCオフセット較正モードに入る予定であることを示す。これに応じて、モードコントローラ280は、FB_CAL信号をディアサートし(例えば、FB_CAL=0)、また、FB_SEL信号をアサートし(例えば、FBSEL=1)、これにより、送信/フィードフォワード経路によって出力される送信信号成分113は、多重化装置252及び254、入力バッファ256、及びADC258を介してフィードバックされ、フィードバック信号127となる。
ステップ410において、送信/フィードフォワード経路に帰する総閉ループDCオフセットの量が、決定される。図3のDCオフセット補償モジュール206の実施例によって示すように、送信/フィードフォワード経路に帰するDCオフセットは、フィードバック経路に帰する平均DCオフセット(ステップ406において決定)をフィードバック信号成分107から除去又は減算することによって決定し、これによって、結果的に生じる調整済信号307における残りのあらゆるDCオフセットが、フィードフォワード経路に帰属する。
ステップ414において、送信/フィードフォワード経路の送信利得が変化したかどうか判断する。変化が起こっていない場合、ループは、ホールド状態に維持され、これによって、送信信号成分105は、結果的に生じる調整済信号109が、送信に備えて送信/フィードフォワード経路によって処理される際、このDCオフセットを予め補正するように、累算器レジスタ330に記憶された現DCオフセット値(このDCオフセット値は、送受信経路に帰するDCオフセットを表す)に基づいて、調整される。
利得の変化が起こった場合、送信/フィードフォワード経路に帰するDCオフセットは、ステップ418において、送信経路利得に基づいて変倍される。少なくとも一実施形態において、フィードフォワード経路DCオフセットは、図3によって示すように、利得に反比例して変倍される。変倍されたフィードフォワード経路DCオフセットを表す値は、累算器レジスタ330に提供され、累算器レジスタは、(例えば、クロックサイクルの間、イネーブル信号を提供することによって)イネーブル状態になり、その値を記憶する。ステップ420において、累算器レジスタ330は、ホールド状態になり、送信信号成分105は、累算器レジスタ330に記憶された変倍されたDCオフセット値に基づいて調整される。
本開示の他の実施形態、用途、及び利点は、本明細書の考察及び本明細書に開示する本開示の実践から当業者には明らかになるであろう。明細書及び図面は、単に例示と見なすべきであり、また、本開示の範囲は、従って、以下の請求項及びこれらの等価物によってのみ限定されるものである。
本開示の少なくとも一実施形態に基づく直流(DC)オフセット較正を利用する代表的な伝送システムを示すブロック図。 本開示の少なくとも一実施形態に基づく図1の伝送システムのRF送受信機の代表的な実施例を示すブロック図。 本開示の少なくとも一実施形態に基づく代表的なDCオフセット較正モジュールを示すブロック図。 本開示の少なくとも一実施形態に基づくDCオフセット較正用の代表的な方法を示すフロー図。

Claims (5)

  1. 無線周波数(RF)送受信機の送信経路に係る直流(DC)オフセットを決定する方法であって、
    第1閉ループ経路は、第1経路及び第2経路を含み、前記第1経路は、前記RF送受信機の前記送信経路の一部を含み、前記第2経路は、前記送信経路の出力に結合された入力を有する受信経路の一部を含むフィードバック経路を含み、
    前記第2経路に基づく、第1直流(DC)オフセットを決定する工程と、
    前記第1経路及び前記第2経路に基づく、第2直流オフセットを決定する工程と、
    前記第1直流オフセット及び前記第2直流オフセットを前記送信経路に備えられた直流オフセット較正モジュールに入力し、前記第1直流オフセット及び前記第2直流オフセットに基づいて所望のループ帯域幅を維持するように前記送信経路に関連する直流(DC)オフセットを決定する工程と
    を備える方法。
  2. 無線周波数(RF)送受信機の送信経路を較正するための方法であって、
    前記RF送受信機の閉ループ経路は、第1経路及び第2経路を含み、前記第1経路は、前記RF送受信機の送信経路の一部を含み、前記第2経路は、前記送信経路の出力に結合された入力を有する受信経路の一部を含むフィードバック経路を含み、
    第1モードにおいて、
    前記第2経路に第1較正信号を提供する工程と、前記第1較正信号を提供することに応じて、前記第2経路によって出力される第1フィードバック信号に基づいて、前記第2経路に関連する第1直流(DC)オフセットを決定する工程とを備え、
    第2モードにおいて、
    第2較正信号を、前記閉ループ経路に提供する工程と、前記第2較正信号を提供することに応じて、前記閉ループによって出力される第2フィードバック信号に基づいて、前記閉ループに関連する第2直流(DC)オフセットを決定する工程とを備え、
    前記第1直流オフセット及び前記第2直流オフセットを前記送信経路に備えられた直流オフセット較正回路に入力する工程と、
    前記第1直流オフセット及び前記第2直流オフセットに基づいて所望のループ帯域幅を維持するように前記送信経路に関連する直流(DC)オフセットを動的に決定する工程と、
    前記送信経路に関連する直流オフセットに基づいて、送信信号を調整する工程と
    を備える方法。
  3. 無線周波数(RF)送受信機であって、
    RFアンテナに結合された出力を含む送信経路と、
    前記送信経路の前記出力に結合された入力を含むフィードバック経路と、
    前記フィードバック経路の出力に結合された第1入力、第1信号を受信する第2入力、前記送信経路の入力に接続された出力及び少なくとも第1及び第2モードのいずれかをスイッチするように構成された少なくとも1つの多重化装置を含む前記送信経路に設けられた直流(DC)オフセット較正モジュールを備え、
    前記DCオフセット較正モジュールは、
    前記第1モードにおいて、前記フィードバック経路の第1直流(DC)オフセットを決定し、
    前記第2モードにおいて、前記送信経路及び前記フィードバック経路に基づいて、第2直流(DC)オフセットを決定し、
    第3モードにおいて、前記第1及び第2直流オフセットに基づいて一定のループ帯域幅を維持するように前記送信経路に関連する直流オフセットを動的に決定する、
    無線周波数(RF)送受信機。
  4. 前記送信経路に関連する直流オフセットは、前記送信経路の利得段の利得に反比例して変倍されることを特徴とする請求項1又は2に記載の方法。
  5. 前記送信経路に関連する直流オフセットは、前記送信経路の利得段の利得に反比例して変倍されることを特徴とする請求項3に記載された無線周波数送受信機。
JP2008504186A 2005-04-01 2006-03-24 送信基底帯域におけるdcオフセット補正のためのシステム及び方法 Expired - Fee Related JP5238491B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/096,520 2005-04-01
US11/096,520 US7369820B2 (en) 2005-04-01 2005-04-01 System and method for DC offset correction in transmit baseband
PCT/US2006/010739 WO2006107614A2 (en) 2005-04-01 2006-03-24 System and method for dc offset correction in transmit baseband

Publications (3)

Publication Number Publication Date
JP2008535388A JP2008535388A (ja) 2008-08-28
JP2008535388A5 JP2008535388A5 (ja) 2009-05-14
JP5238491B2 true JP5238491B2 (ja) 2013-07-17

Family

ID=37071200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008504186A Expired - Fee Related JP5238491B2 (ja) 2005-04-01 2006-03-24 送信基底帯域におけるdcオフセット補正のためのシステム及び方法

Country Status (4)

Country Link
US (1) US7369820B2 (ja)
EP (1) EP1869785B1 (ja)
JP (1) JP5238491B2 (ja)
WO (1) WO2006107614A2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2005101209A (ru) * 2002-06-20 2005-08-27 Квэлкомм Инкорпорейтед (US) Смещения по постоянному току в системах связи
US8559559B2 (en) * 2002-06-20 2013-10-15 Qualcomm, Incorporated Method and apparatus for compensating DC offsets in communication systems
DE602005016387D1 (de) * 2004-04-13 2009-10-15 Maxlinear Inc Doppel-umsetzungsempfänger mit programmierbarer zwischenfrequenz und kanalauswahl
EP1810411A2 (en) * 2004-10-12 2007-07-25 Maxlinear, Inc. A receiver architecture with digitally generated intermediate frequency
US20060078069A1 (en) * 2004-10-12 2006-04-13 Maxlinear, Inc. Hybrid receiver architecture using upconversion followed by direct downconversion
ATE457099T1 (de) * 2004-12-10 2010-02-15 Maxlinear Inc Empfängerarchitektur und mischer mit oberwellenunterdrückung
KR100735366B1 (ko) * 2005-08-23 2007-07-04 삼성전자주식회사 무선 송수신장치에서 자가 보상장치 및 방법
US8036622B2 (en) * 2005-09-28 2011-10-11 Qualcomm, Incorporated DC offset cancellation circuit for a receiver
KR100860670B1 (ko) * 2005-10-20 2008-09-26 삼성전자주식회사 무선 송수신장치에서 자가 보상방법
TWI311244B (en) * 2006-04-07 2009-06-21 Hon Hai Prec Ind Co Ltd System for cancelling dc offset
US7675983B2 (en) * 2006-04-14 2010-03-09 Freescale Semiconductor, Inc. Mitigation of DC distortion in OFDM receivers
EP2077008A4 (en) 2006-10-24 2012-01-04 Nokia Corp TRANSFER WITHOUT INTERRUPTION OF RADIOPHONE EMISSIONS
US7856048B1 (en) * 2006-11-20 2010-12-21 Marvell International, Ltd. On-chip IQ imbalance and LO leakage calibration for transceivers
US8189707B1 (en) 2007-05-09 2012-05-29 Rf Micro Devices, Inc. DC offset correction of a radio frequency receiver used with a continuous transmission radio frequency signal
EP2195931A1 (en) 2007-10-01 2010-06-16 Maxlinear, Inc. I/q calibration techniques
EP3346611B1 (en) 2008-02-28 2021-09-22 pSemi Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
CA2681988C (en) * 2008-10-08 2016-01-12 Research In Motion Limited Method and system for supplemental channel request messages in a wireless network
US8073406B2 (en) * 2008-12-16 2011-12-06 Mediatek Inc. Amplitude modulation circuit in polar transmitter and method for calibrating amplitude offset in polar transmitter
KR20110036371A (ko) * 2009-10-01 2011-04-07 삼성전자주식회사 오디오 증폭기
JP4802283B2 (ja) * 2010-01-08 2011-10-26 株式会社エヌ・ティ・ティ・ドコモ 無線通信装置及び無線通信方法
US9130642B2 (en) * 2010-03-18 2015-09-08 Mediatek Inc. Frequency-selective circuit with mixer module implemented for controlling frequency response, and related signal processing apparatus and method
CN104380609B (zh) * 2012-06-28 2016-02-17 意法-爱立信有限公司 一种直流消除方法、装置和接收机
TWI473443B (zh) * 2012-07-12 2015-02-11 Issc Technologies Corp 具有補償直流偏移之直接轉換收發器與其操作方法
US10763977B2 (en) * 2015-03-09 2020-09-01 Sony Corporation Device and method for determining a DC component
US9780889B1 (en) * 2016-03-25 2017-10-03 QUALCOMM Incorporaeted Techniques for RF transceiver self-calibration
DE102016110344A1 (de) * 2016-06-03 2017-12-07 Infineon Technologies Ag Rf-empfänger mit eingebauter selbsttestfunktion
WO2018084889A1 (en) * 2016-11-02 2018-05-11 Peregrine Semiconductor Corporation Mismatch detection using replica circuit
US10591627B2 (en) * 2016-11-08 2020-03-17 Frederick Energy Products, Llc Managing vehicle movement in aisles by use of magnetic vectors
US10305433B2 (en) 2017-02-28 2019-05-28 Psemi Corporation Power amplifier self-heating compensation circuit
US10056874B1 (en) 2017-02-28 2018-08-21 Psemi Corporation Power amplifier self-heating compensation circuit
JP2019114906A (ja) * 2017-12-22 2019-07-11 ルネサスエレクトロニクス株式会社 半導体装置及び半導体システム
CN114063699B (zh) * 2020-07-31 2022-11-25 星宸科技股份有限公司 直流失调校准系统及其方法
US11431379B1 (en) * 2021-03-31 2022-08-30 Teradyne, Inc. Front-end module
US11894866B2 (en) * 2022-03-09 2024-02-06 Apple Inc. Split input amplifier for protection from DC offset
TWI839001B (zh) * 2022-12-05 2024-04-11 立積電子股份有限公司 直流偏移校正裝置及其直流偏移校正方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02294120A (ja) * 1989-05-09 1990-12-05 Sony Corp デジタル信号のdcオフセット除去回路
US5584059A (en) 1993-06-30 1996-12-10 Motorola, Inc. DC offset reduction in a zero-if transmitter
US5675287A (en) 1996-02-12 1997-10-07 Motorola, Inc. Digital DC correction circuit for a linear transmitter
US6385238B1 (en) * 1997-12-03 2002-05-07 Kabushiki Kaisha Toshiba Adaptive equalization and baseline wander correction circuit
US6434204B1 (en) 1999-03-04 2002-08-13 Lucent Technologies Inc. Method and system for DC offset correction of a quadrature modulated RF signal
US6356217B1 (en) * 2000-02-29 2002-03-12 Motorola, Inc. Enhanced DC offset correction through bandwidth and clock speed selection
US6606483B1 (en) * 2000-10-10 2003-08-12 Motorola, Inc. Dual open and closed loop linear transmitter
US6407630B1 (en) * 2001-01-04 2002-06-18 Silicon Integrated Systems Corporation DC offset cancelling circuit applied in a variable gain amplifier
US6560447B2 (en) * 2001-03-05 2003-05-06 Motorola, Inc. DC offset correction scheme for wireless receivers
JP2002319989A (ja) * 2001-04-19 2002-10-31 Matsushita Electric Ind Co Ltd Dcオフセット・位相補正装置及び無線通信装置
EP1384085A2 (en) * 2001-04-30 2004-01-28 Nptest, Inc. Voltage acquisition with open-loop charged-particle-beam probe system
US6941121B2 (en) * 2001-05-18 2005-09-06 Rf Micro Devices, Inc. Method for calibrating a DC offset cancellation level for direct conversion receivers
US7313198B2 (en) * 2002-03-12 2007-12-25 Motorola Inc. Self calibrating transmit path correction system
US7079595B2 (en) * 2002-04-29 2006-07-18 Broadcom Corporation Radio receiver having direct DC offset compensation
JP2005020119A (ja) * 2003-06-24 2005-01-20 Renesas Technology Corp 通信用半導体集積回路および無線通信システム並びにゲインおよびオフセットの調整方法
US20050020217A1 (en) * 2003-07-23 2005-01-27 Ramin Khoini-Poorfard Communication terminal with low carrier feedthrough and communication system using such a terminal
US7593707B2 (en) * 2004-11-01 2009-09-22 Broadcom Corp. Method and system for compensation of DC offset in an RF receiver
US7274232B2 (en) * 2005-03-17 2007-09-25 Realtek Semiconductor Corp. Variable delay clock synthesizer

Also Published As

Publication number Publication date
JP2008535388A (ja) 2008-08-28
EP1869785A4 (en) 2013-01-23
EP1869785B1 (en) 2014-12-10
US7369820B2 (en) 2008-05-06
US20060223457A1 (en) 2006-10-05
WO2006107614A3 (en) 2007-11-08
EP1869785A2 (en) 2007-12-26
WO2006107614A2 (en) 2006-10-12

Similar Documents

Publication Publication Date Title
JP5238491B2 (ja) 送信基底帯域におけるdcオフセット補正のためのシステム及び方法
JP5600325B2 (ja) 受信機の直交位相信号経路における自動利得制御を管理するための回路、システム、および方法
JP5274747B2 (ja) 通信装置のための利得制御
WO2009147891A1 (ja) カーテシアンループを用いた無線送信装置
JP4327848B2 (ja) 送信機により生成された無線通信信号などの振幅および位相特性の調整
JP2009044525A (ja) カーテシアンループを用いた無線送信装置
TWI513248B (zh) 補償同相正交不匹配的方法與裝置
JP2007104007A (ja) 直交変調器及び直交変調器におけるベクトル補正方法
US20100237949A1 (en) Method and system for enhancing efficiency by modulating power amplifier gain
US7496163B2 (en) AGC system, AGC method, and receiver using the AGC system
JP5441817B2 (ja) 送信回路及び送信方法
EP1811655A1 (en) A power amplifier distortion compensation apparatus and method thereof
JP2007174101A (ja) デジタル信号受信装置
JP2008053895A (ja) 無線受信機及びその利得制御方法
JP2004007083A (ja) 送信装置
JP2008098781A (ja) 通信装置
KR101008614B1 (ko) 수신기에서의 자동 이득 제어 장치
JP2006527533A (ja) 増幅器の位相オフセットを補償する方法およびシステム
JP2009296073A (ja) カーテシアンループを用いた無線送信装置
JP2006086894A (ja) 無線送信回路、無線受信回路及びアレーアンテナ方式の無線装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090324

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110701

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110701

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110722

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111209

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120309

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120611

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130128

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130401

R150 Certificate of patent or registration of utility model

Ref document number: 5238491

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees